KR101375098B1 - 시험용 캐리어 - Google Patents

시험용 캐리어 Download PDF

Info

Publication number
KR101375098B1
KR101375098B1 KR1020120106871A KR20120106871A KR101375098B1 KR 101375098 B1 KR101375098 B1 KR 101375098B1 KR 1020120106871 A KR1020120106871 A KR 1020120106871A KR 20120106871 A KR20120106871 A KR 20120106871A KR 101375098 B1 KR101375098 B1 KR 101375098B1
Authority
KR
South Korea
Prior art keywords
region
die
film
base
base film
Prior art date
Application number
KR1020120106871A
Other languages
English (en)
Other versions
KR20130036708A (ko
Inventor
키요토 나카무라
타카시 후지사키
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20130036708A publication Critical patent/KR20130036708A/ko
Application granted granted Critical
Publication of KR101375098B1 publication Critical patent/KR101375098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

접촉불량의 발생을 억제하면서 단자의 위치 정밀도를 확보하는 것이 가능한 시험용 캐리어를 제공한다.
시험용 캐리어(10)는, 다이(90)의 전극(91)에 접촉하는 범프(44)를 한쪽의 주면에 갖는 베이스 필름(40)과, 베이스 필름(40)에 포개진 커버 필름(70)을 구비하고, 베이스 필름(40)과 커버 필름(70)의 사이에 다이(90)가 수용되고, 베이스 필름(40)은 제1 두께(t1)를 갖는 제1 영역(40a)과, 제1 두께(t1)보다도 얇은 제2 두께(t2)를 갖는 제2 영역(40b)을 갖고 있고, 제2 영역(40b)은 적어도 다이(90)의 에지(92)의 일부에 대향하고 있다.

Description

시험용 캐리어{CARRIER FOR TESTING}
다이칩에 형성된 집적회로 등의 전자회로를 시험하기 위하여, 상기 다이칩이 일시적으로 실장되는 시험용 캐리어에 관한 것이다.
폴리이미드로 이루어지는 필름상에, 시험대상의 칩의 전극패턴에 대응한 콘택트 패드와, 상기 콘택트 패드에 접속되고, 외부의 시험장치와의 접촉을 하기 위한 배선 패턴을 형성하여 구성되는 콘택트시트를 갖는 시험용 캐리어가 알려져 있다(예를 들면 특허문헌1 참조).
특허문헌 1 : 특개평 7-263504호 공보
상기의 시험용 캐리어에서, 콘택트시트의 필름이 지나치게 두꺼우면, 상기 필름의 강성이 높아지기 때문에 칩의 에지(edge)에 필름이 얹혀서, 에지 근방에 위치하는 전극패턴과, 콘택트 패드가 전기적으로 도통하지 않고, 접촉불량이 발생하는 문제가 있다.
한편, 콘택트시트의 필름이 지나치게 얇으면, 필름 자체의 신장이나, 배선형성 시의 응력에 의해 필름에 발생하는 주름에 기인하여, 콘택트 패드의 위치 정밀도가 저하되는 문제가 있다.
본 발명이 해결하고자 하는 과제는, 접촉불량의 발생을 억제하면서 단자의 위치 정밀도를 확보하는 것이 가능한 시험용 캐리어를 제공하는 것이다.
[1] 본 발명에 따른 시험용 캐리어는, 전자부품의 전극에 접촉하는 단자를 한쪽의 주면에 갖는 필름모양의 제1 부재와, 상기 제1 부재에 포개진 제2 부재를 구비하고, 상기 제1 부재와 상기 제2 부재의 사이에 상기 전자부품을 수용하는 시험용 캐리어로서, 상기 제1 부재는 제1 두께를 갖는 제1 영역과, 상기 제1 두께보다도 얇은 제2 두께를 갖는 제2 영역을 갖고 있고, 상기 제2 영역은 적어도 상기 전자부품의 외주연의 일부에 대향하여 있는 것을 특징으로 한다.
[2] 상기 발명에서, 상기 제2 영역은 적어도 상기 전자부품의 외주연에서의 상기 전극 근방의 부분에 대향하여 있어도 좋다.
[3] 상기 발명에서, 상기 제2 영역은 상기 전자부품의 모든 상기 전극에 대향하여 있어도 좋다.
[4] 상기 발명에서, 상기 제2 영역은 상기 제1 부재를 다른쪽의 주면으로부터 박육화함으로써 형성되어 있어도 좋다.
[5] 상기 발명에서, 상기 제1 부재는, 상기 제1 수지층과, 상기 제1 수지층에 적층된 제2 수지층을 적어도 갖고 있고, 상기 제2 영역은 상기 제1 부재로부터 상기 제2 수지층이 제거됨으로써 형성되어 있어도 좋다.
[6] 상기 발명에서, 상기 피시험 전자부품은, 반도체 웨이퍼로부터 다이싱된 다이이더라도 좋다.
본 발명에서는, 제1 부재에서 전자부품의 외주연의 일부에 대향하여 있는 제2 영역이 제1 영역보다도 얇게 되어 있다. 따라서, 전자부품의 외주연에 제1 부재가 얹히는 것을 방지할 수가 있으므로, 접촉불량의 발생을 억제할 수가 있다.
한편, 제1 부재에서 제1 영역이 제2 영역보다도 두껍게 되어 있으므로, 제1 부재에 발생하는 신장이나 주름을 억제할 수가 있어, 단자의 위치 정밀도를 확보할 수가 있다.
도 1은 본 발명의 실시형태에서의 디바이스 제조공정의 일부를 도시한 플로우 차트.
도 2는 본 발명의 실시형태에서의 시험용 캐리어의 분해 사시도.
도 3은 본 발명의 실시형태에서의 시험용 캐리어의 단면도.
도 4는 본 발명의 실시형태에서의 시험용 캐리어의 분해 단면도.
도 5는 도 4의 V부의 확대도.
도 6(a)는 본 발명의 실시형태에서의 시험용 캐리어의 베이스 부재를 도시한 평면도이고, 도 6(b)는 도 6(a)의 VIB-VIB선에 따른 단면도.
도 7(a)는 도 3의 VII부의 확대도이고, 도 7(b)는 종래의 시험용 캐리어의 확대도.
도 8은 본 발명의 실시형태에서의 베이스 필름의 변형예를 도시한 단면도.
도 9는 본 발명의 실시형태에서의 베이스 필름의 다른 변형예를 도시한 평면도.
도 10은 본 발명의 실시형태에서의 시험용 캐리어의 제1 변형예를 도시한 분해 단면도.
도 11은 본 발명의 실시형태에서의 시험용 캐리어의 제2 변형예를 도시한 분해 단면도.
도 12는 본 발명의 실시형태에서의 시험용 캐리어의 제3 변형예를 도시한 분해 단면도.
도 13은 본 발명의 실시형태에서의 시험용 캐리어의 제4 변형예를 도시한 분해 단면도.
도 14는 본 발명의 실시형태에서의 시험용 캐리어의 제5 변형예를 도시한 분해 단면도.
도 15는 본 발명의 실시형태에서의 시험용 캐리어의 제6 변형예를 도시한 분해 단면도.
이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.
도 1은 본 실시형태에서의 디바이스 제조공정의 일부를 도시한 플로우 차트이다.
본 실시형태에서는 반도체 웨이퍼의 다이싱 후(도 1의 스텝(S10)의 후)로서 최종 패키징의 전(스텝(S50)의 전)에, 다이(90)에 조립된 전자회로의 시험을 수행한다(스텝(S20~S40)).
본 실시형태에서는, 우선, 캐리어 조립장치(미도시)에 의해 다이(90)를 시험용 캐리어(10)에 일시적으로 실장한다(스텝(S20)). 다음에서, 상기 시험용 캐리어(10)를 통하여 다이(90)와 시험장치(미도시)를 전기적으로 접속함으로써, 다이(90)에 조립된 전자회로의 시험을 실행한다(스텝(S30)). 그리고, 상기 시험이 종료되면, 시험용 캐리어(10)로부터 다이(90)를 취출한 후(스텝(S40))에, 상기 다이(90)를 정식 패키징함으로써, 디바이스가 최종품으로서 완성된다(스텝(S50)).
이하에, 본 실시형태에서 다이(90)가 일시적으로 실장되는(임시 패키징되는) 시험용 캐리어(10)의 구성에 대하여, 도 2 ~ 도 15를 참조하면서 설명한다.
도 2 도 5는 본 실시형태에서의 시험용 캐리어를 도시한 도면이고, 도 6(a)는 본 실시형태에서의 시험용 캐리어의 베이스 부재를 도시한 평면도, 도 6(b)는 도 6(a)의 VIB-VIB선에 따른 단면도, 도 7(a)는 도 3의 VII부의 확대도, 도 7(b)는 종래의 시험용 캐리어의 확대도, 도 8 및 도 9는 본 실시형태에서의 베이스 필름의 변형예를 도시한 도면이고, 도 10 ~ 도 15는 본 실시형태에서의 시험용 캐리어의 제1 변형예를 도시한 분해 단면도이다.
본 실시형태에서의 시험용 캐리어(10)는, 도 2 ~ 도 4에 도시한 바와 같이, 다이(90)가 재치되는 베이스 부재(20)와, 상기 베이스 부재(20)를 덮는 커버 부재(50)를 구비하고 있다. 상기 시험용 캐리어(10)는, 대기압보다도 감압된 상태에서 베이스 부재(20)와 커버 부재(50)의 사이에 다이(90)를 끼워 넣음으로써, 다이(90)를 홀드한다.
베이스 부재(20)는 베이스 프레임(30)과, 베이스 필름(40)을 구비하고 있다. 본 실시형태에서의 베이스 필름(40)이 본 발명에서의 제1 부재의 일례에 상당한다.
베이스 프레임(30)은, 높은 강성(적어도 베이스 필름(40)이나 커버 필름(70)보다도 높은 강성)을 갖고, 중앙에 개구(31)가 형성된 리지드 기판이다. 상기 베이스 프레임(30)을 구성하는 재료로는 예를 들면, 폴리아미드이미드수지, 세라믹스, 글라스 등을 예시할 수 있다.
한편, 베이스 필름(40)은 가요성을 갖는 필름이고, 중앙개구(31)를 포함한 베이스 프레임(30)의 전면에 접착제(미도시)를 통하여 첩부되어 있다. 이와 같이, 본 실시형태에서는 가요성을 갖는 베이스 필름(40)에, 강성이 높은 베이스 프레임(30)이 첩부되어 있으므로, 베이스 부재(20)의 핸들링성의 향상이 도모된다. 한편, 베이스 프레임(30)을 생략하고, 베이스 필름(40)만으로 베이스 부재(20)를 구성하여도 좋다.
도 5에 도시한 바와 같이, 상기 베이스 필름(40)은 배선 패턴(41)이 형성된 베이스층(42)과, 접착층(미도시)을 통하여 상기 베이스층(42)을 피복하는 커버층(43)을 갖고 있다. 베이스 필름(40)의 베이스층(42) 및 커버층(43)은 모두, 예를 들면 폴리이미드필름으로 구성되어 있다. 배선 패턴(41)은 예를 들면, 베이스층(42)상에 적층된 동박을 에칭함으로써 형성되어 있다. 한편, 커버층(43)을 생략하고, 배선 패턴(41)을 베이스 필름(40)상으로 노출시켜도 좋다.
도 5에 도시한 바와 같이, 배선 패턴(41)의 일단은, 커버층(43)에 형성된 개구(431)를 통하여 노출되어 있고, 다이(90)의 전극 패드(91)가 접속되는 범프(44)가 그 위에 형성되어 있다. 상기 범프(44)는 예를 들면 동(Cu)이나 니켈(Ni) 등으로 구성되어 있고, 예를 들면 세미 애디티브법(Semi Additive Process)에 의해 배선 패턴(41)의 단부상에 형성되어 있다. 상기 범프(44)는 다이(90)의 전극 패드(91)에 대응하도록 배치되어 있다.
한편, 베이스 프레임(30)에서 배선 패턴(41)의 타단에 대응하는 위치에는, 스루홀(32)이 관통하고 있다. 배선 패턴(41)은 베이스층(42)에 형성된 개구(421)를 통하여, 스루홀(32)에 접속되어 있고, 상기 스루홀(32)은 베이스 프레임(30)의 하면에 형성된 외부단자(33)에 접속되어 있다. 상기 외부단자(33)에는 다이(90)에 조립된 전자회로의 시험의 때에, 시험장치의 콘택터(미도시)가 접촉하게 된다.
한편, 도 5에는 2개의 전극 패드(91)밖에 도시되어 있지 않지만, 실제로는 다이(90)에 다수의 전극 패드(91)가 형성되어 있고, 베이스 필름(40)상에도 다수의 범프(44)가 상기 전극 패드(91)에 대응하도록 배치되어 있다. 본 실시형태에서의 범프(44)가 본 발명에서의 단자의 일례에 상당하고, 본 실시형태에서의 다이(90)가 본 발명에서의 전자부품의 일례에 상당하고, 본 실시형태에서의 전극 패드(91)가 본 발명에서의 전극의 일례에 상당하고, 본 실시형태에서의 다이(90)의 에지(92)(도 7(a) 등 참조)가 본 발명에서의 전자부품의 외주연의 일례에 상당한다.
또한, 배선 패턴(41)은, 상기 구성에 한정되지 않는다. 특별히 도시하지 않지만, 예를 들면, 배선 패턴(41)의 일부를, 베이스 필름(40)의 표면에 잉크젯 인쇄에 의해 리얼타임으로 형성하여도 좋다. 혹은, 배선 패턴(41)의 전부를 잉크젯 인쇄에 의해 형성하여도 좋다. ;
본 실시형태에서는 도 6(a) 및 도 6(b)에 도시한 바와 같이, 베이스 필름(40)이 제1 두께(t1)를 갖는 제1 영역(40a)과, 제2 두께(t2)를 갖는 제2 영역(40b)을 갖고 있고, 제1 두께(t1)보다도 제2 두께(t2) 쪽이 얇게 되어 있다(t2<t1).
베이스 필름(40)의 제2 영역(40b)은, 예를 들면 웨트(wet) 에칭 등에 의해 베이스 필름(40)을 외측면(401)에서 박육화함으로써 형성되어 있고, 도 6(a)에 도시한 바와 같이, 평면에서 바라볼 때, 다이(90)의 모든 전극 패드(91)와, 다이(90)의 에지(92)의 일부를 포함하는 직사각형으로 구획되어 있다. 이에 대하여, 제1 영역(40a)은 베이스 필름(40)에서 제2 영역(40b)을 제외한 모든 영역이고, 상기 제1 영역(40a)에서는 베이스 필름(40)은 박육화되어 있지 않다. 한편, 도 6(a) 및 도 6(b)에서, 범프(44)나 배선 패턴(41)은 도시되어 있지 않다.
도 7(b)에 도시한 바와 같이, 베이스 필름(40')이 두께우면, 상기 베이스 필름(40')의 강성이 높아지므로 다이(90)의 에지(92)에 베이스 필름(40')이 얹혀서, 일부의 전극 패드(91)가 들떠서, 다이(90)의 에지(92) 근방에 위치하는 전극 패드(91)와, 범프(44)가 전기적으로 도통하지 않고, 접촉불량이 발생한다.
이에 대하여, 본 실시형태에서는, 도 7(a)에 도시한 바와 같이, 베이스 필름(40)이 제2 영역(40b)을 갖고 있으므로, 베이스 필름(40)이 다이(90)의 에치(92)에 얹히는 것을 방지할 수가 있어, 접촉불량의 발생을 억제할 수가 있다.
한편, 특별히 도시하지 않지만, 베이스 필름의 두께가 얇아지면, 베이스 필름 자체의 신장이나, 배선 형성 시의 응력에 의해 베이스 필름에 발생한 주름에 기인하여, 범프의 위치 정밀도가 저하된다.
이에 대하여, 본 실시형태에서는, 베이스 필름(40)이 제1 영역(40a)을 갖고 있으므로, 베이스 필름(40)에 신장이나 주름이 발생하는 것을 제어할 수가 있어, 범프(44)의 위치 정밀도를 확보할 수가 있다.
한편, 베이스 필름(40)에 제2 영역(40b)을 형성하는 방법은, 상기에 한정되지 않는다. 예를 들면, 도 8에 도시한 바와 같이, 베이스 필름(40)이 얇은 베이스층(42B)을 복수 갖고, 상기 베이스층(40B)의 층수를 다르게 함으로써, 베이스 필름(40)에 제2 영역(40b)을 형성하여도 좋다. 본 예에서의 복수의 베이스층(42B)이, 본 발명에서의 제1 및 제2 수지층의 일례에 상당한다. 한편, 도 8에 커버층(43)은 도시되어 있지 않다.
또한, 베이스 필름(40)에서의 제2 영역(40b)의 위치는, 상기에 특별히 한정되지 않고, 도 9에 도시한 바와 같이, 평면에서 바라볼 때, 제2 영역(40b)이 다이(90)의 에지(92)에서 전극 패드(91)가 가깝게 존재하는 부분을 적어도 포함하고 있으면 좋다.
도 2 ~ 도 4에 도시한 바와 같이, 커버 부재(50)는 커버 프레임(60)과, 커버 필름(70)을 구비하고 있다. 본 실시형태에서의 커버 필름(70)이 본 발명에서의 제2 부재의 일례에 상당한다.
커버 프레임(60)은 높은 강성(적어도 베이스 필름(40)이나 커버 필름(70)보다도 높은 강성)을 갖고, 중앙에 개구(61)가 형성된 리지드판이다. 본 실시형태에서는, 상기 커버 프레임(60)도, 상술한 베이스 프레임(30)과 동일하게, 예를 들면, 폴리아미드이미드수지, 세라믹스, 글라스 등으로 구성되어 있다.
한편, 커버 필름(70)는 가요성을 갖는 필름이고, 중앙개구(61)를 포함한 커버 프레임(60)의 전면에 접착제(미도시)에 의해 첩부되어 있다. 본 실시형태에서는, 가요성을 갖는 커버 필름(70)에, 강성이 높은 커버 프레임(60)이 첩부되어 있으므로, 커버 부재(50)의 핸들링성의 향상이 도모된다. 한편, 커버 부재(50)를 커버 필름(70)만으로 구성하여도 좋다. 혹은, 개구(61)가 형성되어 있지 않은 리지드판만으로 커버 부재(50)를 구성하여도 좋다.
한편, 범프(44)의 위치나 외부단자(33)의 위치는 상기에 한정되지 않고, 이하에 설명하는 도 10 ~ 도 15에 도시한 구성이더라도 좋고, 이것을 조합한 구성이더라도 좋다.
예를 들면, 도 10에 도시한 제1 변형예와 같이, 범프(44) 및 외부단자(33)를 모두 베이스 필름(40)의 상면에 형성하여도 좋다. 이 경우에는 범프(44)와 외부단자(33)를 접속하는 도전로(12)는 베이스 필름(40)만으로 형성된다.
또한, 도 11에 도시한 제2 변형예와 같이, 범프(44)를 베이스 필름(40)의 상면에 형성하고, 외부단자(33)를 베이스 필름(40)의 하면에 형성하여도 좋다. 이 경우도, 도전로(12)는 베이스 필름(40)만으로 형성된다.
또한, 도 12에 도시한 제3 변형예와 같이, 범프(44)를 커버 필름(70)의 하면에 형성하고, 외부단자(33)를 커버 프레임(60)의 상면에 형성하여도 좋다. 이 경우에는, 도전로(12)는 커버 필름(70)과 커버 프레임(60)에 형성된다. 한편, 특별히 도시하지 않지만, 본 예에서, 도 10이나 도 11과 동일한 요령으로, 외부단자(33)를 커버 필름(70)의 하면이나 상면에 형성하여도 좋다.
또한, 도 13에 도시한 제4 변형예와 같이, 범프(44)를 커버 필름(70)의 하면에 형성하고, 외부단자(33)를 베이스 필름(30)의 하면에 형성하여도 좋다. 이 경우에는, 도전로(12)는 커버 필름(70), 베이스 필름(40) 및 베이스 프레임(30)에 형성된다.
나아가서, 다이(90)가 상면 및 하면의 양쪽에 전극 패드(91)를 갖는 경우에는, 도 14에 도시한 제5 변형예와 같이, 범프(44)를 베이스 필름(40) 및 커버 필름(70)의 양쪽에 형성하는 동시에, 외부단자(33)를 베이스 프레임(30) 및 커버 프레임(60)의 양쪽에 형성하여도 좋다.
한편, 도 12 ~ 도 14에 도시한 변형예 3 ~ 5와 같이, 커버 필름(70)에 범프(44)를 형성하는 경우에는, 상기 커버 필름(70)에 상술한 제1 영역과 제2 영역을 형성한다.
이상에 설명한 시험용 캐리어(10)는 다음과 같이 조립된다.
즉, 우선, 전극 패드(91)를 범프(44)에 맞춘 상태에서, 다이(90)를 베이스 부재(20)의 베이스 필름(40)상에 재치한다.
다음에서, 대기압에 비하여 감압된 환경 하에서, 베이스 부재(20)상에 커버 부재(50)를 포개고, 베이스 부재(20)와 커버 부재(50)의 사이에 다이(90)를 끼워 넣는다. 이때, 베이스 부재(20)의 베이스 필름(30)과, 커버 부재(50)의 커버 필름(70)이 직접 접촉되도록, 베이스 부재(20)상에 커버 부재(50)를 포갠다.
부연하자면, 다이(90)가 비교적 두꺼운 경우에는, 도 15에 도시한 제6 변형예와 같이, 베이스 프레임(30)과 커버 프레임(60)이 직접 접촉하도록, 베이스 부재(20)에 커버 부재(50)를 포개도 좋다.
다음에서, 베이스 부재(20)와 커버 부재(50)의 사이에 다이(90)를 끼워 넣은 상태 그대로, 시험용 캐리어(10)를 대기압 환경으로 되돌림으로써, 베이스 부재(20)와 커버 부재(50)의 사이에 형성된 수용공간(11)(도 3 참조)내에 다이(90)가 홀드된다.
한편, 다이(90)의 전극 패드(91)와 베이스 필름(40)의 범프(44)는 땀납 등으로 고정되어 있다. 본 실시형태에서는 수용공간(11)이 대기압에 비하여 부압으로 되어 있으므로, 다이(90)가 베이스 필름(40)과 커버 필름(70)에 의해 압압되어, 다이(90)의 전극 패드(91)와 베이스 필름(40)의 범프(44)가 서로 접촉되어 있다.
한편, 도 3에 도시한 바와 같이, 베이스 부재(20)와 커버 부재(50)는 위치 어긋남을 방지하는 동시에 밀폐성을 향상시키기 위하여, 접착부(80)로 서로 고정되어 있어도 좋다. 상기 접착부(80)를 구성하는 접착제(81)로는, 예를 들면 자외선 경화형 접착제 등을 예시할 수가 있다.
상기 접착제(81)는 도 2 및 도 4 ~ 도 5에 도시한 바와 같이, 베이스 부재(20)에서 커버 부재(50)의 외주부에 대응하는 위치에 미리 도포되어 있고, 베이스 부재(20)에 커버 부재(50)를 덮은 후에 자외선을 조사하여 상기 접착제(81)를 경화시킴으로써, 접착부(80)가 형성된다.
한편, 베이스 부재(20)와 커버 부재(50)를 접착부(80)로 접착한 상태에서, 시험용 캐리어(10)를 외부에서 압압함으로써, 다이(90)의 전극 패드(91)와 범프(44)를 접촉시키는 경우에는, 수용공간(11)을 감압하지 않더라도 좋다.
이상과 같이, 본 실시형태에서는 제2 영역(40b)에 의해, 베이스 필름(40)이 다이(90)의 에지(92)에 얹히는 것을 방지할 수가 있으므로, 접촉불량의 발생을 억제할 수가 있다.
또한, 본 실시형태에서는 제1 영역(40a)에 의해, 베이스 필름(40)의 신장이나 주름의 발생을 억제할 수가 있으므로, 범프(44)의 위치 정밀도를 확보할 수가 있다.
나아가서, 본 실시형태에서는 제2 영역(40b)이 다이(90)의 모든 전극 패드(91)에 대향하고 있으므로, 다이(90)의 휘어짐이나 범프(44)의 높이 격차를 흡수할 수가 있다.
이상 설명한 실시 형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시 형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물을 포함하는 취지이다.
10…시험용 캐리어
11…수용공간
12…도전로
20…베이스 부재
30…베이스 프레임
31…중앙개구
32…스루홀
33…외부단자
40…베이스 필름
40a…제1 영역
40b…제2 영역
401…외측면
41…배선 패턴
42…베이스층
421…개구
43…커버층
431…개구
44…범프
50…커버 부재
60…커버 프레임
61…중앙개구
70…커버 필름
80…접착부
81…접착제
90…다이
91…전극 패드
92…에지

Claims (6)

  1. 전자부품의 전극에 접촉하는 단자를 한쪽의 주면에 갖는 필름모양의 제1 부재와,
    상기 제1 부재에 포개진 제2 부재를 구비하고,
    상기 제1 부재와 상기 제2 부재의 사이에 상기 전자부품을 수용하는 시험용 캐리어로서,
    상기 제1 부재는,
    제1 두께를 갖는 제1 영역과,
    상기 제1 두께보다도 얇은 제2 두께를 갖는 제2 영역을 갖고 있고,
    상기 제2 영역은 적어도 상기 전자부품의 외주연의 일부에 대향하여 있는 것을 특징으로 하는 시험용 캐리어.
  2. 청구항 1에 있어서,
    상기 제2 영역은 적어도 상기 전자부품의 외주연에서의 상기 전극 근방의 부분에 대향하고 있는 것을 특징으로 하는 시험용 캐리어.
  3. 청구항 1에 있어서,
    상기 제2 영역은 상기 전자부품의 모든 상기 전극에 대향하고 있는 것을 특징으로 하는 시험용 캐리어.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 제2 영역은 상기 제1 부재를 다른쪽의 주면으로부터 박육화함으로써 형성되어 있는 것을 특징으로 하는 시험용 캐리어.
  5. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 제1 부재는,
    상기 제1 수지층과,
    상기 제1 수지층에 적층된 제2 수지층을 적어도 갖고 있고,
    상기 제2 영역은 상기 제1 부재로부터 상기 제2 수지층이 제거됨으로써 형성되어 있는 것을 특징으로 하는 시험용 캐리어.
  6. 청구항 1에 있어서
    상기 전자부품은 반도체 웨이퍼로부터 다이싱된 다이인 것을 특징으로하는 시험용 캐리어.
KR1020120106871A 2011-10-04 2012-09-26 시험용 캐리어 KR101375098B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011220358A JP5752002B2 (ja) 2011-10-04 2011-10-04 試験用キャリア
JPJP-P-2011-220358 2011-10-04

Publications (2)

Publication Number Publication Date
KR20130036708A KR20130036708A (ko) 2013-04-12
KR101375098B1 true KR101375098B1 (ko) 2014-03-18

Family

ID=47991722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120106871A KR101375098B1 (ko) 2011-10-04 2012-09-26 시험용 캐리어

Country Status (4)

Country Link
US (1) US8952383B2 (ko)
JP (1) JP5752002B2 (ko)
KR (1) KR101375098B1 (ko)
TW (1) TWI476849B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263504A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体集積回路装置の試験用キャリア
JPH07283346A (ja) * 1994-04-15 1995-10-27 Toshiba Corp 半導体装置及びその製造方法
JP2000249739A (ja) 1999-02-26 2000-09-14 Nec Corp テストキャリア及びベアチップの検査方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
JP3226628B2 (ja) * 1992-10-15 2001-11-05 三菱電機株式会社 テープキャリア、それを用いた半導体装置及びその製造方法
CN1420538A (zh) * 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
JP2000180469A (ja) 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
JP3565086B2 (ja) * 1999-04-16 2004-09-15 富士通株式会社 プローブカード及び半導体装置の試験方法
US7489148B2 (en) * 2006-07-28 2009-02-10 Advanced Inquiry Systems, Inc. Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
JP2011086880A (ja) * 2009-10-19 2011-04-28 Advantest Corp 電子部品実装装置および電子部品の実装方法
JP5616119B2 (ja) 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
JP5702701B2 (ja) 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5629670B2 (ja) 2011-04-20 2014-11-26 株式会社アドバンテスト 試験用キャリア

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263504A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体集積回路装置の試験用キャリア
JPH07283346A (ja) * 1994-04-15 1995-10-27 Toshiba Corp 半導体装置及びその製造方法
JP2000249739A (ja) 1999-02-26 2000-09-14 Nec Corp テストキャリア及びベアチップの検査方法

Also Published As

Publication number Publication date
KR20130036708A (ko) 2013-04-12
TWI476849B (zh) 2015-03-11
TW201320214A (zh) 2013-05-16
US20130082259A1 (en) 2013-04-04
US8952383B2 (en) 2015-02-10
JP2013079879A (ja) 2013-05-02
JP5752002B2 (ja) 2015-07-22

Similar Documents

Publication Publication Date Title
US9030223B2 (en) Test carrier
KR101402621B1 (ko) 소켓 및 전자부품 시험장치
JP5629670B2 (ja) 試験用キャリア
KR101418751B1 (ko) 시험용 캐리어
KR101375098B1 (ko) 시험용 캐리어
KR101444088B1 (ko) 시험용 캐리어
KR101561444B1 (ko) 시험용 캐리어
KR101494248B1 (ko) 시험용 캐리어 및 시험용 캐리어의 조립방법
JP5847933B2 (ja) 試験用キャリア、良否判定装置、及び良否判定方法
WO2013183478A1 (ja) 試験用キャリア

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee