CN114424678A - 布线构造 - Google Patents
布线构造 Download PDFInfo
- Publication number
- CN114424678A CN114424678A CN202080065866.4A CN202080065866A CN114424678A CN 114424678 A CN114424678 A CN 114424678A CN 202080065866 A CN202080065866 A CN 202080065866A CN 114424678 A CN114424678 A CN 114424678A
- Authority
- CN
- China
- Prior art keywords
- pad
- region
- signal line
- trench
- wiring configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003989 dielectric material Substances 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 15
- 230000003287 optical effect Effects 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000013307 optical fiber Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
Abstract
布线构造(100)使用球栅阵列(90)进行安装。基体(80)由电介质构成。第一差动线路(131)设置于基体(80)中,具有第一信号线路(11)以及第二信号线路(12)。第二差动线路(132)设置于基体(80)中,具有第三信号线路(13)以及第四信号线路(14)。第一焊盘(21)与第一信号线路(11)连接。第二焊盘(22)与第二信号线路(12)连接。第三焊盘(23)隔着接地区域(20)与第二焊盘(22)相邻,与第三信号线路(13)连接。第四焊盘与第四信号线路连接。接地区域(20)包含第二焊盘(22)与第三焊盘(23)之间的夹设部(20i)、以及从夹设部(20i)偏离的非夹设部(20n)。基体(80)具有沟槽(TR)。
Description
技术领域
本发明涉及布线构造,尤其涉及使用球栅阵列(BGA)安装到电路基板上的布线构造。
背景技术
作为安装电子部件用的封装体等布线构造的技术之一,存在BGA技术。根据该技术,使用呈格子状排列的球状的导电性球,典型地使用焊料球。例如,日本特开2008-283622号公报(专利文献1)公开了通过BGA技术而连接的多层电介质基板。多层电介质基板具有焊料球搭载用的焊盘、以及与该焊盘连接并通过多层电介质基板内的柱状导体。
在先技术文献
专利文献
专利文献1:日本特开2008-283622号公报
发明内容
发明所要解决的课题
近年来,要求布线构造的高密度化。即,对于布线构造内的被供给信号的信号线路、以及被供给接地电位的接地部,要求微细化。与该微细化对应地,如果也同样地减小用于将布线构造安装于电路基板的导电性球,则有可能无法确保基于导电性球的布线构造的安装可靠性。具体而言,第一,如果导电性球的尺寸过小,则接合强度降低。第二,导电性球在布线构造与电路基板之间缓和应力的功能降低。特别是在布线构造主要由陶瓷构成且电路基板主要由树脂构成的情况下,两者之间的热膨胀系数的差异较大,所以热应力的缓和的必要性较高。因此,与布线构造内的微细化相比,导电性球的小型化存在极限。因此,随着高密度化进展,导电性球的尺寸容易与布线构造中的信号线路的剖面相比变得相对较大。因此,与布线构造中的信号线路和与其相邻的信号线路或接地部之间的间隔相比,导电性球间的间隔容易变得较窄。
布线构造以及安装其的电路基板的特性阻抗通常大致相同。在布线构造中的布线间隔充分而导电性球间的间隔过小的情况下,与布线构造以及电路基板的特性阻抗相比,在由导电性球构成的BGA接合部处特性阻抗局部地降低。由于该局部降低,产生特性阻抗的不匹配。随着信号频率变得越高,特性阻抗的不匹配会对传输特性造成不良影响。
本发明是为了解决以上那样的课题而做出的,其目的在于提供一种能够在维持安装可靠性的同时得到良好的高频传输特性的布线构造。
用于解决课题的手段
一个实施方式的布线构造是使用球栅阵列安装到电路基板上的布线构造。布线构造具有:基体、第一差动线路、第二差动线路、接地区域、第一焊盘、第二焊盘、第三焊盘以及第四焊盘。基体由电介质构成,并具有与电路基板对置的对置面。第一差动线路设置于基体中,到达对置面,并具有第一信号线路以及第二信号线路。第二差动线路设置于基体中,到达对置面,并具有第三信号线路以及第四信号线路。接地区域设置于对置面上,并被赋予接地电位。第一焊盘设置于对置面上,并与第一信号线路连接。第二焊盘设置于对置面上,并与第二信号线路连接。第三焊盘设置于对置面上,隔着接地区域与第二焊盘相邻,并与第三信号线路连接。第四焊盘设置于对置面上,并与第四信号线路连接。接地区域包含第二焊盘与第三焊盘之间的夹设部、以及从夹设部偏离的非夹设部。基体的对置面包含第一焊盘与第二焊盘之间的第一区域、第二焊盘与夹设部之间的第二区域、以及第一焊盘和第二焊盘各自与非夹设部之间的第三区域。基体的对置面在第一区域、第二区域以及第三区域中的至少任意一个区域具有沟槽。
发明效果
根据上述布线构造,布线的特性阻抗在沟槽附近增大。由此,能够抑制因导电性球彼此的接近而引起的特性阻抗的局部降低所引起的对高频传输特性的不良影响。因此,不需要为了避免导电性球彼此的接近而过度地减小导电性球的尺寸,由此能够维持安装可靠性。根据以上,能够在维持安装可靠性的同时得到良好的高频传输特性。
本发明的目的、特征、方面以及优点通过以下的详细说明和附图将会变得更加清楚。
附图说明
图1是概略性地示出本发明的实施方式1中的电子设备的结构的剖视图。
图2是本发明的实施方式1中的布线构造的一部分结构的电路图。
图3是与图1的虚线部III-III对应的局部剖视图。
图4是概略性地示出本发明的实施方式1中的布线构造的结构的局部俯视图。
图5是概略性地示出本发明的实施方式2中的布线构造的结构的局部俯视图。
图6是示出将特性阻抗表示为时域反射(TDR:Time Domain Reflectometry)的模拟结果的曲线图。
图7是示出反射系数与频率的关系的模拟结果的曲线图。
图8是示出传输系数与频率的关系的模拟结果的曲线图。
具体实施方式
以下,基于附图对本发明的实施方式进行说明。
<实施方式1>
图1是概略性地示出本实施方式1中的电子设备900的结构的剖视图。电子设备900具有封装体100(布线构造)、BGA90、印刷基板200(电路基板)、电子部件300、光纤310以及盖体400。BGA90用于封装体100与印刷基板200之间的电连接且机械连接,包含呈格子状排列的焊料球91(导电性球)。
如图所示,封装体100是使用BGA90安装到印刷基板200上的封装体。封装体100具有由电介质构成的基体(详细后述),该基体具有底部101以及框部102。底部101具有供电子部件300安装的安装面SM。框部102包围安装面SM上的空间CV。框部102具有用于供光纤310通过的贯通孔部110。作为变形例,也可以取代贯通孔部110而设置透光部。透光部是由透光性材料构成的窗部。
在本实施方式中,电子部件300包含相互电连接的集成电路(IC)301以及光学部件302。IC301的动作频率可以为高频,例如可以为55GHz以上。光学部件302例如是光电二极管。光纤310与光学部件302连接,并穿过贯通孔部110向空间CV外延伸。
图2是封装体100(图1)的一部分结构的电路图。图3是与虚线部III-III(图1)对应的局部剖视图。图4是概略性地示出封装体100的结构的局部俯视图。
封装体100具有由电介质构成的基体80。基体80由电介质构成,例如由陶瓷构成。基体80具有安装面SM和对置面SP。在将封装体100安装到印刷基板200时,对置面SP隔着BGA90与印刷基板200对置。在安装面SM上,安装电子部件300(图1)。
封装体100在基体80中具有差动线路131(第一差动线路)、差动线路132(第二差动线路)、以及接地部10,它们分别到达对置面SP以及安装面SM。接地部10用于差动线路131以及差动线路132各自的电屏蔽,被赋予接地电位(基准电位)。另外,接地电位只要在使用电子设备900时被赋予即可。差动线路131具有信号线路11(第一信号线路)以及信号线路12(第二信号线路),差动线路132具有信号线路13(第三信号线路)以及信号线路14(第四信号线路)。
封装体100在基体80的对置面SP上,具有接地区域20、焊盘21(第一焊盘)、焊盘22(第二焊盘)、焊盘23(第三焊盘)以及焊盘24(第四焊盘),它们分别与接地部10、信号线路11、信号线路12、信号线路13以及信号线路14连接。焊盘23隔着接地区域20与焊盘22相邻。对接地区域20赋予接地电位。接地区域20包含焊盘22与焊盘23之间的夹设部20i、以及从夹设部偏离的非夹设部20n。
如图4所示,基体80的对置面SP包含:焊盘21与焊盘22之间的区域R1(第一区域);焊盘22与夹设部20i之间的区域R2(第二区域);以及焊盘21以及焊盘22各自与非夹设部20n之间的区域R3(第三区域)。基体80的对置面SP在区域R1、区域R2以及区域R3中的至少任意一个区域具有沟槽TR。沟槽TR可以至少位于区域R1。此外,沟槽TR可以至少位于区域R2。优选为,沟槽TR至少位于区域R1以及区域R2。更优选为,如图4所示,沟槽TR至少位于区域R1、区域R2以及区域R3。
在平面布局(参照图4)中,优选为,沟槽TR中的与焊盘21以及焊盘22相邻的部分相对于与边缘ED垂直且通过焊盘21与焊盘22的中点的虚拟线具有线对称性。更优选为,沟槽TR中的与焊盘21~24相邻的部分相对于与边缘ED垂直且通过焊盘22与焊盘23的中点的虚拟线具有线对称性。
沟槽TR优选具有100μm以上且300μm以下的深度。沟槽TR内的空间的介电常数比基体80的介电常数低,典型地为约1。典型地,沟槽TR内由气体填充或者是真空。
如图4所示,沟槽TR可以不到达对置面SP的边缘ED。在该情况下,在基体80的制造中,使用了具有与沟槽TR对应的冲裁孔的生片的施工方法的应用变得容易。若沟槽TR到达边缘ED,则生片的与焊盘21对应的部分会与周围其他的部分分离,因此层叠前的单一的生片的处理变得困难。另外,在生片的层叠后例如通过激光加工来形成沟槽的情况下,即使沟槽到达边缘ED,也不会产生上述问题。
在对置面SP上,优选焊盘21、焊盘22、焊盘23以及焊盘24分别与边缘ED相邻。在此,如图4所示,某焊盘与边缘ED相邻是指在该焊盘与边缘ED之间没有其他焊盘。具体而言,焊盘21、焊盘22、焊盘23以及焊盘24分别是与BGA90对应地在对置面SP上呈格子状排列的焊盘中配置于对置面SP的外周的焊盘。典型地,焊盘21、焊盘22、焊盘23以及焊盘24是对置面SP上的全部焊盘中位于距边缘ED最近的位置的焊盘。
如图2所示,封装体100可以在基体80的安装面SM上,具有连接端30、连接端31、连接端32、连接端33以及连接端34,它们分别与接地部10、信号线路11、信号线路12、信号线路13以及信号线路14连接。连接端30、连接端31、连接端32、连接端33以及连接端34用于封装体100向电子部件300(图1)的电连接。
印刷基板200(图3)具有基体280以及电路图案。基体280可以由树脂构成。换言之,印刷基板200可以是树脂基板。电路图案例如包含电路图案220、电路图案221、电路图案230以及电路图案231。此外,印刷基板200可以具有:将电路图案220与电路图案230在厚度方向上相连的过孔电极210、以及将电路图案221与电路图案231在厚度方向上相连的过孔电极211。
在电子设备900(图1)中,如图4所示,在焊盘21、焊盘22、焊盘23、焊盘24以及接地区域20的每一个上,配置有构成BGA90的焊料球91。因此,在制造电子设备900时,准备在焊盘21、焊盘22、焊盘23、焊盘24以及接地区域20的每一个上搭载有构成BGA90的焊料球91的封装体100。然后,使用BGA90将封装体100安装于印刷基板200。例如,在图3所示的视野中,接地区域20与电路图案220之间、以及焊盘21与电路图案221之间通过焊料球91接合。
焊料球91在搭载于焊盘21、焊盘22、焊盘23、焊盘24以及接地区域20等之上的时间点、和之后被夹在封装体100与印刷基板200之间的时间点,受到变形。通过该变形,如图3所示,焊料球91具有从球形变形的形状。在将具有与焊料球91的体积相等的体积的球的直径定义为球径时,沟槽TR优选具有球径的1/3以上且球径以下的深度。从安装可靠性的观点出发,球径优选大于200μm,从高密度化的观点出发,球径优选小于400μm,例如为300μm左右。相邻的焊料球91的中心间距离例如为500μm左右。相邻的焊料球间的间隙(图3中的横向的间隙)通常小于相邻的焊盘间的间隙(图3中的焊盘20与焊盘21之间的间隙),在如上所述球径为300μm且中心间距离为500μm的情况下小于200μm。
根据本实施方式,布线的特性阻抗在沟槽TR附近增大。由此,能够抑制因焊料球91彼此的接近而引起的特性阻抗的局部降低所引起的对高频传输特性的不良影响。因此,不需要为了避免焊料球91彼此的接近而过度减小导电性球91的尺寸,由此能够维持安装可靠性。根据以上,能够在维持安装可靠性的同时得到良好的高频传输特性。
具体而言,若特性阻抗因焊料球91彼此的接近而局部降低的部位与特性阻抗因沟槽TR而局部增加的部位充分接近,则只要信号频率不是极高,通过这些降低与增加实质上抵消,便能够实现特性阻抗的匹配。因此,焊料球91与沟槽TR之间的距离优选较小,该距离例如为球径以下。
沟槽TR可以至少位于区域R1(图4)。由此,包含信号线路11以及焊盘21的布线与包含信号线路12以及焊盘22的布线之间的电容耦合变小。因此,在沟槽TR附近,两布线的特性阻抗增大。因此,能够抑制因焊盘21上的焊料球91与焊盘22上的焊料球91的接近而引起的特性阻抗的局部降低所引起的不良影响。因此,能够提高包含信号线路11的布线、和包含信号线路12的布线各自的高频传输特性。换言之,能够提高差动线路131(图2)的高频传输特性。
沟槽TR可以至少位于区域R2(图4)。由此,第一,包含信号线路12以及焊盘22的布线与包含接地部10以及接地区域20的构件之间的电容耦合变小。因此,在沟槽TR附近,布线的特性阻抗增大。因此,能够抑制因焊盘22上的焊料球91与接地区域20上的焊料球91的接近而引起的特性阻抗的局部降低所引起的不良影响。因此,能够提高布线的高频传输特性。第二,包含信号线路12以及焊盘22的布线与包含信号线路13以及焊盘23的布线之间的电容耦合变小。因此,包含信号线路12的差动线路131(图2)与包含信号线路13的差动线路132(图2)之间的串扰得到抑制。
通过使沟槽TR不仅位于区域R1以及区域R2而且还位于区域R3,能够进一步确保基于沟槽TR的阻抗匹配的余地。
在对置面SP上,如图4所示,优选焊盘21、焊盘22、焊盘23以及焊盘24分别与边缘ED相邻。由此,差动线路131以及差动线路132用的焊盘在对置面SP上与边缘ED相邻地配置。因此,在这些差动线路用的焊盘与边缘ED之间不配置其他焊盘。因此,在印刷基板200(图3)的边缘ED附近部分,能够不受来自这些其他焊盘的布线妨碍地配置来自差动线路用的焊盘的布线。
印刷基板200常常是树脂基板,在该情况下,若封装体100的基体80由陶瓷构成,则印刷基板200与封装体100之间的热膨胀系数的差异较大,因此容易产生热应力。根据本实施方式,由于不需要过度减小焊料球91,因此能够充分缓和该热应力。由此,能够防止两者的接合因热应力而脱落的情况。
作为BGA的导电性球,在本实施方式中,使用焊料球91。由此,能够使用典型的BGA技术。
通过使沟槽TR的深度为球径的1/3以上,容易充分地确保基于沟槽TR的电容耦合的降低效果。通过使沟槽TR的深度为球径以下,能够避免封装体100的布线中特性阻抗因沟槽TR而增大的部分的长度变得过大的情况。因此,能够避免特性阻抗到远离焊料球91的位置为止都增大。因此,能够避免因沟槽TR而导致特性阻抗的不匹配反而恶化的情况。
通过使沟槽TR的深度为100μm以上,容易充分地确保基于沟槽TR的电容耦合的降低效果。通过使沟槽TR的深度为300μm以下,能够避免布线中特性阻抗因沟槽TR而增大的部分的长度变得过大的情况。因此,能够避免特性阻抗到远离焊料球91的位置为止都增大。因此,能够避免因沟槽TR而导致特性阻抗的不匹配反而恶化的情况。
通过基体80具有框部102(图1),从而封装体100能够与盖体400一起构成密封的空间CV。由此,能够在空间CV内密封电子部件300。
框部102的贯通孔部110能够用于使与光学部件302关联的光透过。搭载有光学部件302的封装体常常需要高频传输。根据本实施方式,能够提高高频传输的特性。
另外,在本实施方式中,安装于封装体100上的电子部件300(图1)包含连接有光纤310的光学部件302。作为变形例,电子部件也可以不包含光学部件以及光纤。此外,在本实施方式中,封装体100具有框部102,但作为变形例,布线构造也可以不具有框部。此外,在本实施方式中,使用BGA连接中的典型的导电性球即焊料球91,但导电性球并不限定于焊料球。
<实施方式2>
图5是概略性地示出本实施方式2中的封装体100V(布线构造)的结构的局部俯视图。在封装体100V中,基体80的沟槽TR包含分别位于区域R1、区域R2以及区域R3的沟槽TR1、沟槽TR2以及沟槽TR3。封装体100(图4:实施方式1)的沟槽TR相当于这些沟槽TR1、沟槽TR2以及沟槽TR3相互连接而构成的沟槽。另一方面,如图5所示,封装体100V具有相互分离的沟槽TR1、沟槽TR2以及沟槽TR3。另外,作为变形例,也可以使用沟槽TR1以及沟槽TR2中的一方与沟槽TR3相连而另一方不相连的方式。此外,作为其他变形例,也可以仅设置沟槽TR1、沟槽TR2以及沟槽TR3中的一个或两个。
另外,关于上述以外的结构,由于与上述实施方式1的结构大致相同,因此对相同或对应的要素标注相同的符号,不重复其说明。
根据本实施方式,也能够得到与实施方式1大致相同的效果。进而,根据本实施方式,通过使沟槽TR1、沟槽TR2以及沟槽TR3相互分离,从而在基体80的制造中使用了具有与沟槽TR1、沟槽TR2以及沟槽TR3对应的冲裁孔的生片的施工方法的应用变得容易。
<模拟>
关于对于沟槽TR(参照图5)的结构和焊料球的球径对高频传输特性造成的影响的模拟结果,以下参照图6~图8进行说明。另外,在各图中,作为表示比较例的要素,线E0a对应于球径300μm且无沟槽的条件,线E0b对应于球径200μm且无沟槽的条件。此外,作为表示实施例的要素,线E2a对应于球径300μm且沟槽TR1、TR2的深度200μm且无沟槽TR3的条件,线E2b对应于球径300μm且沟槽TR1、TR2的深度300μm且无沟槽TR3的条件,线E3a对应于球径300μm且沟槽TR1~TR3的深度200μm的条件,线E3b对应于球径300μm且沟槽TR1、TR2的深度300μm且沟槽TR3的深度200μm的条件。
图6是示出将特性阻抗表示为时域反射(TDR:Time Domain Reflectometry)的模拟结果的曲线图。TDR的时间轴能够视为空间轴,图中,大致50~65ps的范围相当于BGA90附近的位置。参照作为比较例的线E0a(球径300μm且无沟槽),在大致50~65ps观察到特性阻抗的显著的局部降低,这导致特性阻抗的显著的不匹配。参照作为比较例的线E0b(球径200μm且无沟槽),将球径从300μm降低至200μm,由此该不匹配得到缓和。但是,如上所述,若球径较小,则有可能导致安装可靠性的降低。与此相对,根据实施例(线E2a、线E2b、线E3a以及线E3b),尽管使用300μm的球径,特性阻抗的不匹配也得到了缓和。
图7是示出反射系数与频率的关系的模拟结果的曲线图。作为比较例的线E0a(球径300μm且无沟槽)在大致20~60GHz的范围,与其他任一例相比,都具有更大的反射系数,这意味着不优选的传输特性。参照作为比较例的线E0b(球径200μm且无沟槽),通过将球径从300μm降低至200μm从而降低了反射系数。但是,如上所述,若球径较小,则有可能导致安装可靠性的降低。与此相对,根据实施例(线E2a、线E2b、线E3a以及线E3b),尽管使用300μm的球径,也能够降低反射系数。反射系数的降低可认为是由于在BGA90附近特性阻抗变得更加匹配。
图8是示出传输系数与频率的关系的模拟结果的曲线图。作为比较例的线E0a(球径300μm且无沟槽)在大致60GHz以下的范围,与其他任一例相比,都具有更小的传输系数,这意味着不优选的传输特性。参照作为比较例的线E0b(球径200μm且无沟槽),将球径从300μm降低至200μm,由此增大了传输系数。但是,如上所述,若球径较小,则有可能导致安装可靠性的降低。与此相对,根据实施例(线E2a、线E2b、线E3a以及线E3b),尽管使用300μm的球径,也能够增大传输系数。传输系数的增大可认为是由于BGA90附近的信号反射被降低。
虽然对本发明详细进行了说明,但上述说明在所有方面均为例示,本发明并不限定于此。应当理解,在不脱离本发明的范围内,能够设想没有例示的无数的变形例。
符号说明
10:接地部
11:第一信号线路
12:第二信号线路
13:第三信号线路
14:第四信号线路
20:接地区域
20i:夹设部
20n:非夹设部
21:第一焊盘
22:第二焊盘
23:第三焊盘
24:第四焊盘
30~34:连接端
80:基体
90:BGA
91:焊料球(导电性球)
100:布线构造
100、100V:封装体(布线构造)
101:底部
102:框部
110:贯通孔部
131:第一差动线路
132:第二差动线路
200:印刷基板(电路基板)
210、211:过孔电极
220、221、230、231:电路图案
280:基体
300:电子部件
302:光学部件
310:光纤
400:盖体
900:电子设备
CV:空间
ED:边缘
R1:第一区域
R2:第二区域
R3:第三区域
SM:安装面
SP:对置面
TR、TR1~TR3:沟槽。
Claims (13)
1.一种布线构造,其是使用球栅阵列安装到电路基板上的布线构造,其中,
所述布线构造具备:
基体,其由电介质构成,并具有与所述电路基板对置的对置面;
第一差动线路,其设置于所述基体中,到达所述对置面,并具有第一信号线路以及第二信号线路;
第二差动线路,其设置于所述基体中,到达所述对置面,并具有第三信号线路以及第四信号线路;
接地区域,其设置于所述对置面上,并被赋予接地电位;
第一焊盘,其设置于所述对置面上,并与所述第一信号线路连接;
第二焊盘,其设置于所述对置面上,并与所述第二信号线路连接;
第三焊盘,其设置于所述对置面上,隔着所述接地区域与所述第二焊盘相邻,并与所述第三信号线路连接;以及
第四焊盘,其设置于所述对置面上,并与所述第四信号线路连接,
所述接地区域包含所述第二焊盘与所述第三焊盘之间的夹设部和从所述夹设部偏离的非夹设部,
所述基体的所述对置面包含:所述第一焊盘与所述第二焊盘之间的第一区域;所述第二焊盘与所述夹设部之间的第二区域;以及所述第一焊盘和所述第二焊盘各自与所述非夹设部之间的第三区域,
所述基体的所述对置面在所述第一区域、所述第二区域以及所述第三区域中的至少任意一个区域具有沟槽。
2.根据权利要求1所述的布线构造,其中,
所述沟槽至少位于所述第一区域。
3.根据权利要求1或2所述的布线构造,其中,
所述沟槽至少位于所述第二区域。
4.根据权利要求1所述的布线构造,其中,
所述沟槽至少位于所述第一区域以及所述第二区域。
5.根据权利要求1所述的布线构造,其中,
所述沟槽至少位于所述第一区域、所述第二区域以及所述第三区域。
6.根据权利要求1至5中任一项所述的布线构造,其中,
所述对置面具有边缘,在所述对置面上,所述第一焊盘、所述第二焊盘、所述第三焊盘以及所述第四焊盘分别与所述边缘相邻。
7.根据权利要求1至6中任一项所述的布线构造,其中,
所述基体由陶瓷构成。
8.根据权利要求1至7中任一项所述的布线构造,其中,
在所述第一焊盘、所述第二焊盘、所述第三焊盘、所述第四焊盘以及所述接地区域的每一个上,还具备构成所述球栅阵列的导电性球。
9.根据权利要求8所述的布线构造,其中,
所述导电性球为焊料球。
10.根据权利要求8或9所述的布线构造,其中,
在将具有与所述导电性球的体积相等的体积的球的直径定义为球径时,所述沟槽具有所述球径的1/3以上且所述球径以下的深度。
11.根据权利要求1至10中任一项所述的布线构造,其中,
所述沟槽具有100μm以上且300μm以下的深度。
12.根据权利要求1至11中任一项所述的布线构造,其中,
所述基体具有:供至少一个电子部件安装的安装面;以及包围所述安装面上的空间的框部。
13.根据权利要求12所述的布线构造,其中,
所述至少一个电子部件包括光学部件,所述框部具有贯通孔部和透光部中的至少任一个。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-237042 | 2019-12-26 | ||
JP2019237042 | 2019-12-26 | ||
PCT/JP2020/036178 WO2021131192A1 (ja) | 2019-12-26 | 2020-09-25 | 配線構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114424678A true CN114424678A (zh) | 2022-04-29 |
Family
ID=76575307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080065866.4A Pending CN114424678A (zh) | 2019-12-26 | 2020-09-25 | 布线构造 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7223170B2 (zh) |
CN (1) | CN114424678A (zh) |
WO (1) | WO2021131192A1 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150467A (ja) * | 2003-11-17 | 2005-06-09 | Kyocera Corp | 半導体装置 |
JP2014135372A (ja) * | 2013-01-10 | 2014-07-24 | Mitsubishi Electric Corp | 半導体素子収納用パッケージ |
JP2016531439A (ja) * | 2013-08-08 | 2016-10-06 | インヴェンサス・コーポレイション | 超高性能インターポーザ |
JP2019114689A (ja) * | 2017-12-25 | 2019-07-11 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
-
2020
- 2020-09-25 WO PCT/JP2020/036178 patent/WO2021131192A1/ja active Application Filing
- 2020-09-25 JP JP2021566821A patent/JP7223170B2/ja active Active
- 2020-09-25 CN CN202080065866.4A patent/CN114424678A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150467A (ja) * | 2003-11-17 | 2005-06-09 | Kyocera Corp | 半導体装置 |
JP2014135372A (ja) * | 2013-01-10 | 2014-07-24 | Mitsubishi Electric Corp | 半導体素子収納用パッケージ |
JP2016531439A (ja) * | 2013-08-08 | 2016-10-06 | インヴェンサス・コーポレイション | 超高性能インターポーザ |
JP2019114689A (ja) * | 2017-12-25 | 2019-07-11 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP7223170B2 (ja) | 2023-02-15 |
WO2021131192A1 (ja) | 2021-07-01 |
JPWO2021131192A1 (zh) | 2021-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7613010B2 (en) | Stereoscopic electronic circuit device, and relay board and relay frame used therein | |
KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
US7762819B2 (en) | Substrate connecting member and connecting structure | |
US8952518B2 (en) | Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same | |
US10855010B2 (en) | Fixing structure of cable to wiring substrate, and cable, and manufacturing method of cable | |
US10607940B2 (en) | Semiconductor module | |
JP2005251889A (ja) | 立体的電子回路装置 | |
US10777493B2 (en) | Semiconductor device mounting board and semiconductor package | |
KR20040030263A (ko) | 반도체 패키지 및 반도체 장치 | |
US20220264748A1 (en) | Electronic component module and method for manufacturing electronic component module | |
EP3796562B1 (en) | Wireless transmission module and fabrication method therefor | |
US9922918B2 (en) | Substrate for stacked module, stacked module, and method for manufacturing stacked module | |
JP5950683B2 (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
US10154597B2 (en) | Component mount board | |
CN114424678A (zh) | 布线构造 | |
JP4404684B2 (ja) | 配線基板 | |
KR101607065B1 (ko) | 공통 모드 필터 및 그 제조 방법 | |
JP6848119B1 (ja) | 複合配線基板、パッケージおよび電子機器 | |
US20230335466A1 (en) | Electronic packaging structure and manufacturing method thereof | |
JP7287579B2 (ja) | 電子機器 | |
US20220077556A1 (en) | Transmission line and electronic device | |
US20230199965A1 (en) | Circuit module and method for manufacturing submodule | |
WO2022070856A1 (ja) | 配線基体および電子装置 | |
US20230335506A1 (en) | Electronic packaging structure and manufacturing method thereof | |
CN111512432B (zh) | 布线基板、电子装置以及电子模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |