JP2005150467A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005150467A
JP2005150467A JP2003386957A JP2003386957A JP2005150467A JP 2005150467 A JP2005150467 A JP 2005150467A JP 2003386957 A JP2003386957 A JP 2003386957A JP 2003386957 A JP2003386957 A JP 2003386957A JP 2005150467 A JP2005150467 A JP 2005150467A
Authority
JP
Japan
Prior art keywords
pad
semiconductor element
wiring conductor
base
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003386957A
Other languages
English (en)
Inventor
Koki Kawabata
幸喜 川畑
Yoshinobu Sawa
義信 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003386957A priority Critical patent/JP2005150467A/ja
Publication of JP2005150467A publication Critical patent/JP2005150467A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】高周波電気信号に反射等を起こして伝送特性が大きく劣化する。また熱応力によって半導体素子と基体の接続部が破断する。
【解決手段】搭載部1aを有する基体1と、搭載部1aに設けられた第1パッド2、第2パッド3から成る半導体素子収納用パッケージ8と、高周波の電気信号を送受信する半導体素子9とで構成され、パッケージの搭載部1aに半導体素子9を搭載するとともに第1パッド2、第2パッド3に半導体素子9下面の電極10を接続部材を介し接続してなる半導体装置であって、第1パッド2、第2パッド3の平面積を0.018mm以下とし、かつ搭載部1aに第1パッド2、第2パッド3よりも2倍以上大きな平面積を有するダミーパッドを設けるとともに半導体素子9下面にダミー電極を設け、このダミーパッドとダミー電極とを接続部材11を介し接合した。
【選択図】 図1

Description

本発明は高周波の電気信号を送受信する半導体素子を半導体素子収納用パッケージ内に気密に収容して成る半導体装置に関するものである。
近年、光通信や無線通信等の機器には多数の半導体装置が使用されており、かかる半導体装置は一般に、高周波の電気信号を送受信する半導体素子を半導体素子収納用パッケージ内に気密に収容することによって形成されている。
前記半導体素子収納用パッケージは、通常、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、該基体の搭載部に形成されている第1パッドおよび第2パッドと、該第1パッドより基体に設けた貫通孔を介し下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記第2パッドより基体に設けた貫通孔を介し上面もしくは側面にかけて導出されている第2配線導体と、前記第2配線導体に電気的に接続されているコネクターとにより構成されている。
なお、前記第1パッド、第2パッド、グランド配線導体、第1配線導体および第2配線導体は、タングステン、モリブデン、マンガン、銅、銀等の金属材料で形成されている。
そして、かかる半導体素子収納用パッケージには、その搭載部に電気信号を送受信する半導体素子が搭載され、第1パッドおよび第2パッドに半導体素子の下面に形成されている電極を接続部材を介して電気的に接続するとともに必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
また前記半導体装置は基体の下面に導出されているグランド配線導体および第1配線導体を外部電気回路基板の回路導体に半田等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
更に、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から第1配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第2配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第1配線導体を介して外部電気回路に伝送されることとなる。
また前記酸化アルミニウム質焼結体等から成る基体はその線膨張係数が約7.5×10−6/℃であるのに対し、半導体素子は一般にシリコンで形成されており、その線膨張係数は約4×10−6/℃程度であり、相違することから半導体素子の電極を第1パッドおよび第2パッドに半田等から成る接続部材を介して接続した後、基体と半導体素子に熱が作用すると基体と半導体素子の熱膨張量の相違に起因して大きな応力が発生しこの応力によって第1パッドおよび第2パッドが基体より剥離したり、半田等からなる接続部材に破断が発生して半導体素子と第1パッドおよび第2パッドとの間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は第1パッドおよび第2パッドを直径が0.25mm以上の円形形状(平面積が0.049mm以上の円形形状)とし基体と第1パッドおよび第2パッドとの接合強度を強くするとともに半導体素子の電極と第1パッドおよび第2パッドとを接続する半田等からなる接続部材の量を多くし破断が発生しないようにしている。
特開2002−164466号公報
しかしながら、この従来の半導体装置においては、基体の半導体素子が搭載される搭載部に形成されている円形形状の第1パッドおよび第2パッドの直径が0.25mm以上(平面積で0.049mm以上)であるのに対し、該第1パッドおよび第2パッドに接続される第1配線導体および第2配線導体のうち基体に設けた貫通孔領域での断面積が通常約0.01mm(直径が約0.1〜0.11mmの円形形状)であり大きく相違(第1パッドおよび第2パッドの平面積が第1配線導体および第2配線導体の断面積より約5倍大きい)することから、基体に設けた貫通孔領域での第1配線導体および第2配線導体のインピーダンスに比し、第1パッドおよび第2パッドのインピーダンスが非常に小さいものとなっている。そのため、第1パッドおよび第2パッドに半導体素子の電極を接続し、この第1パッドおよび第2パッドを介して半導体素子と第1配線導体および第2配線導体との間に5GHz以上の高周波の電気信号を出し入れ(第1パッドと第1配線導体には5〜10GHz、第2パッドと第2配線導体には40〜80GHzの電気信号が伝送される)した場合、インピーダンスが低い第1パッドおよび第2パッドで反射等を起こし、ノイズを発生して伝送特性が大きく劣化してしまうという欠点を有していた。
本発明は上記欠点に鑑み案出されたもので、その目的は半導体素子の電極が接続される第1パッドおよび第2パッドでの高周波の電気信号の反射等を有効に防止し、高周波の電気信号の伝送特性を大きく改善した半導体装置を提供することにある。
本発明は、半導体素子が搭載される搭載部を有する基体と、該基体の搭載部に形成されている第1パッドおよび第2パッドと、該第1パッドより基体下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記第2パッドより基体上面もしくは側面にかけて導出されている第2配線導体と、前記第2配線導体に電気的に接続されているコネクターとから成る半導体素子収納用パッケージと、下面に電極を有し、40GHz乃至80GHzの電気信号を送受信する半導体素子とで構成され、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載するとともに第1パッドおよび第2パッドに半導体素子の下面に形成されている電極を接続部材を介して電気的に接続してなる半導体装置であって、前記第1パッドおよび第2パッドの平面積が0.018mm以下であり、
かつ前記基体の搭載部に、前記第1パッドおよび第2パッドよりも2倍以上大きな平面積を有するダミーパッドが形成されているとともに半導体素子の下面にダミー電極が形成されており、ダミーパッドとダミー電極とが接続部材を介し接合されていることを特徴とするものである。
本発明の半導体装置によれば、基体の半導体素子が搭載される搭載部に形成され、半導体素子の電極が接続される第1パッドおよび第2パッドの平面積を0.018mm以下とし、基体の貫通孔に形成され、前記第1パッドおよび第2パッドに接続されている第1配線導体および第2配線導体の断面積(約0.01mm:直径約0.1〜0.11mm)に近づけたことから高い周波数において第1パッドおよび第2パッドのインピーダンスと第1配線導体および第2配線導体のインピーダンスとを近似させることができ、その結果、第1パッドおよび第2パッドに半導体素子の電極を接続し、この第1パッドおよび第2パッドを介して半導体素子と第1配線導体および第2配線導体との間に5GHz以上の高周波の電気信号を出し入れ(第1パッドと第1配線導体には5〜10GHz、第2パッドと第2配線導体には40〜80GHzの電気信号が伝送される)した場合、第1パッドおよび第2パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
また本発明の半導体装置によれば、基体の搭載部に第1パッドおよび第2パッドよりも2倍以上大きな平面積を有するダミーパッドを形成するとともに半導体素子の下面にダミー電極を設け、ダミーパッドとダミー電極とを接続部材を介し接合するようにしたことから半導体素子の電極を第1パッドおよび第2パッドに接続部材を介して接続した後、基体と半導体素子に熱が作用し、基体と半導体素子との間に両者の線熱膨張係数の相違に起因する熱応力が発生したとしても、基体と半導体素子とはダミーパッドとダミー電極との接合によって強固に固定されているため接続部材に破断等が発生することはほとんどなく、その結果、基体に設けた第1パッドおよび第2パッドに半導体素子の電極を確実、強固に電気的接続させることが可能となる。
次に、本発明を添付図面に基づき詳細に説明する。
図1は本発明の半導体装置の一実施例を示し、半導体素子収納用パッケージ8内に半導体素子9を収容して構成されている。
前記半導体素子収納用パッケージ8は、基体1、第1パッド2、第2パッド3、第1配線導体4a、グランド配線導体4b、入出力用パッド5a、グランド用パッド5b、第2配線導体6およびコネクター7により基本的に形成されている。
前記基体1は酸化アルミニウム質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート(セラミック生シート)を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約1600℃の高温で焼成することによって製作される。
また前記基体1はその上面に半導体素子9が搭載収容される搭載部1aを有しており、該搭載部1aには半導体素子9の電極10が半田等から成る接続部材11を介して電気的に接続される第1パッド2および第2パッド3が形成されている。
前記第1パッド2および第2パッド3はタングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、例えば、タングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面に所定パターンに印刷しておくことによって基体1の搭載部1aに形成される。
更に前記基体1には搭載部1aに形成した第1パッド2から基体1に設けた貫通孔を介し基体1下面に導出する第1配線導体4aおよびグランド配線導体4bが形成されており、該各配線導体4a、4bは半導体素子9の電極10が接続される第1パッド2を後述する基体1下面に被着形成されている入出力用パッド5aやグランド用パッド5bに接続するための導電路として作用する。
前記基体1にはまたその下面に入出力用パッド5aやグランド用パッド5bが被着形成されており、該入出力用パッド5aおよびグランド用パッド5bは、半導体素子の各電極を外部電気回路基板の回路導体の所定の信号用や接地用等の回路導体に接続する作用をなす。
なお、前記第1配線導体4aおよびグランド配線導体4b、入出力用パッド5aおよびグランド用パッド5bは、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面等に所定パターンに印刷しておくことにより形成される。
更に、前記基体1には搭載部1aに形成した第2パッド3から基体1に設けた貫通孔を介し基体1の上面もしくは側面に導出する第2配線導体6が形成されており、該第2配線導体6は半導体素子9の電極10をコネクター7の線材7aに接続するための導電路として作用する。
前記第2配線導体6は、上述の第1配線導体4a等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面等にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
この第2配線導体6の基体1外表面側の一端はコネクター7の線材7aと電気的に接続しており、このコネクター7を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子9と外部機器との間で高周波信号の送受信が行われる。
前記コネクター7は、半導体素子収納用パッケージ8の第2配線導体6を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材7aの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体7bで取り囲んだ構造である。
前記線材7aと外囲体7bとから成るコネクター7は、例えば、鉄−ニッケル−コバルト合金から成る線材7aを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材7aの周囲に被着させることによって製作される。
かくして上述の半導体素子収納用パッケージ8によれば、基体1の搭載部1aに半導体素子9を搭載するとともに、半導体素子9の下面に形成されている電極10を第1パッド2および第2パッド3に半田等から成る接続部材11を介して接続し、最後に蓋体12を基体1の上面に封止材を介して接合させ、半導体素子9を気密に封止することによって半導体装置13となる。
この半導体装置13は基体1下面の入出力用パッド5aおよびグランド用パッド5bが外部電気回路基板14の所定の信号用や接地用等の回路導体15に半田16等を介して接続され、これによって半導体素子9の電極10は外部電気回路基板14と電気的に接続される。
なお、入出力用パッド5aおよびグランド用パッド5bの、外部電気回路基板14の所定の信号用や接地用等の回路導体15への半田16等を介しての接続は、あらかじめ半田等を入出力用パッド5aおよびグランド用パッド5bに接合しておくとともに、この半田を再溶融させることによって入出力用パッド5a等は外部電気回路基板14の所定の回路導体15に接続されることとなる。
また、この半導体装置13に取着されているコネクター7の線材7aに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子9の電極10が通信装置等の外部機器に接続される。
そしてかかる半導体装置13は、外部電気回路基板14から供給される5〜10GHzの複数の電気信号を入出力用パッド5a、第1配線導体4aおよび第1パッド2を介して半導体素子9に入力させ、半導体素子9でこれら入力された電気信号を合成して、40〜80GHzの電気信号とするとともにこれを第2パッド3および第2配線導体6を介してコネクター7に出力し、該コネクター7の線材7aを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された40〜80GHzの一つの電気信号をコネクター7の線材7a、第2配線導体6および第2パッド3を介して半導体素子9に入力し、半導体素子9で入力された40〜80GHzの電気信号を5〜10GHzの複数の電気信号に変換するとともにこれらの個々の電気信号を第1パッド2、第1配線導体4aおよび入出力用パッド5aを介して外部電気回路基板14に供給することとなる。
本発明の半導体装置においては、半導体素子9の電極10が接続部材11を介して接続される第1パッド2および第2パッド3の平面積を0.018mm以下としておくことが重要である。
前記第1パッド2および第2パッド3の平面積を0.018mm以下としておくと、第1パッド2および第2パッド3の平面積が、基体1の貫通孔に形成され前記第1パッド2および第2パッド3に接続されている第1配線導体4aおよび第2配線導体6の断面積(約0.01mm:直径約0.1〜0.11mm)に近づき、高い周波数において第1パッド2および第2パッド3のインピーダンスと第1配線導体4aおよび第2配線導体6のインピーダンスとが近似し、その結果、第1パッド2および第2パッド3に半導体素子9の電極10を接続し、この第1パッド2および第2パッド3を介して半導体素子9と第1配線導体4aおよび第2配線導体6との間に5GHz以上の高周波の電気信号を出し入れ(第1パッド2と第1配線導体4aには5〜10GHz、第2パッド3と第2配線導体6には40〜80GHzの電気信号が伝送される)した場合、第1パッド2および第2パッド3で大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
なお、前記第1パッド2および第2パッド3はその平面積が0.196mmを超えると半導体素子9の電極10を第1パッド2および第2パッド3に接続した後、第1パッド2および第2パッド3を介して半導体素子9と第1配線導体4aおよび第2配線導体6間に高周波の電気信号を伝送させた場合、第1パッド2および第2パッド3で電気信号に反射が発生し、伝送特性が大きく劣化してしまう。従って、前記第1パッド2および第2パッド3はその平面積が0.018mm以下のものに特定される。
また前記第1パッド2および第2パッド3の平面積を0.018mm以下にする方法としては、金属ペーストを基体1となるグリーンシートに印刷しておくことによって第1パッド2および第2パッド3を形成する際、スクリーン印刷におけるスクリーンマスクの開口を0.018mm以下としておくことによって行われる。
また本発明の半導体装置においては、図2(a)および(b)に示すように、基体1の半導体素子9が搭載される搭載部1aに第1パッド2および第2パッド3よりも2倍以上大きな平面積を有するダミーパッド1bを形成しておくとともに半導体素子9の下面にダミー電極10aを設けておき、これらダミーパッド1bとダミー電極10aとを半田等から成る接続部材11を介し接合させておくことが重要である。
前記基体1の搭載部1aに第1パッド2および第2パッド3よりも2倍以上大きな平面積を有するダミーパッド1bを形成するとともに半導体素子9の下面ダミー電極10aを設け、ダミーパッド1bとダミー電極10aとを接続部材11を介し接合させると、半導体素子9の電極10を第1パッド2および第2パッド3に接続部材11を介して接続した後、基体1と半導体素子9に熱が作用し、基体1と半導体素子9との間に両者の線膨張係数の相違に起因する熱応力が発生したとしても、基体1と半導体素子9とはダミーパッド1bとダミー電極10aとの接合によって強固に固定されているため、接続部材11に破断等が発生することはほとんどなく、その結果、基体1に設けた第1パッド2および第2パッド3に半導体素子9の電極10を確実、強固に電気的接続させることが可能となる。
なお、前記ダミーパッド1bは、その平面積が第1パッド2や第2パッド3の平面積に対し2倍未満であるとこのダミーパッド1bと半導体素子9の下面に形成したダミー電極10aとの接続部材11を介しての接合が弱いものとなり、基体1と半導体素子9との間に発生する両者の線熱膨張係数の相違に起因した応力によって接続部材11に破断等が発生し、その結果、第1パッド2および第2パッド3と半導体素子9の電極10との電気的接続の信頼性が大きく低下してしまう。そのため前記ダミーパッド1bはその平面積が第1パッド2および第2パッド3の平面積よりも2倍以上大きなものに特定される。
また前記ダミーパッド1bはタングステンやモリブデン、マンガン、銅、銀等の金属材料から成り、基体1の半導体素子9が搭載される搭載部1aの第1パッド2や第2パッド3を形成する際に同時に、同様の方法によって形成される。
更に前記ダミーパッド1bは、基体1の搭載部1aに金属ペーストをスクリー印刷により所定パターンに印刷することによって形成する際、スクリーン印刷におけるスクリーンマスクの開口を大きくしておくことによって第1パッド2や第2パッド3よりも2倍以上の平面積に形成される。
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
本発明の半導体装置の一実施例を示す断面図である。 (a)は図1に示す半導体装置の搭載部の上面図であり、(b)は半導体素子の下面図である。
符号の説明
1・・・・・基体
1a・・・・搭載部
1b・・・・ダミーパッド
2・・・・・第1パッド
3・・・・・第2パッド
4a・・・・第1配線導体
4b・・・・グランド配線導体
5a・・・・入出力用パッド
5b・・・・グランド用パッド
6・・・・・第2配線導体
7・・・・・コネクター
7a・・・・線材
7b・・・・外囲体
8・・・・・半導体素子収納用パッケージ
9・・・・・半導体素子
10・・・・電極
10a・・・ダミー電極
11・・・・接続部材
12・・・・蓋体
13・・・・半導体装置
14・・・・外部電気回路基板
15・・・・回路導体
16・・・・半田

Claims (1)

  1. 半導体素子が搭載される搭載部を有する基体と、該基体の搭載部に形成されている第1パッドおよび第2パッドと、該第1パッドより基体下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記第2パッドより基体上面もしくは側面にかけて導出されている第2配線導体と、前記第2配線導体に電気的に接続されているコネクターとから成る半導体素子収納用パッケージと、下面に電極を有し、40GHz乃至80GHzの電気信号を送受信する半導体素子とで構成され、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載するとともに第1パッドおよび第2パッドに半導体素子の下面に形成されている電極を接続部材を介して電気的に接続してなる半導体装置であって、前記第1パッドおよび第2パッドの平面積が0.018mm以下であり、かつ前記基体の搭載部に、前記第1パッドおよび第2パッドよりも2倍以上大きな平面積を有するダミーパッドが形成されているとともに半導体素子の下面にダミー電極が形成されており、ダミーパッドとダミー電極とが接続部材を介し接合されていることを特徴とする半導体装置。
JP2003386957A 2003-11-17 2003-11-17 半導体装置 Pending JP2005150467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003386957A JP2005150467A (ja) 2003-11-17 2003-11-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386957A JP2005150467A (ja) 2003-11-17 2003-11-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2005150467A true JP2005150467A (ja) 2005-06-09

Family

ID=34694495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003386957A Pending JP2005150467A (ja) 2003-11-17 2003-11-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2005150467A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021131192A1 (ja) * 2019-12-26 2021-07-01

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021131192A1 (ja) * 2019-12-26 2021-07-01
WO2021131192A1 (ja) * 2019-12-26 2021-07-01 Ngkエレクトロデバイス株式会社 配線構造
CN114424678A (zh) * 2019-12-26 2022-04-29 Ngk电子器件株式会社 布线构造
JP7223170B2 (ja) 2019-12-26 2023-02-15 Ngkエレクトロデバイス株式会社 配線構造

Similar Documents

Publication Publication Date Title
JP4349881B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2005150467A (ja) 半導体装置
JP4303564B2 (ja) 半導体装置
JP3847247B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4480390B2 (ja) 半導体装置の実装構造
JP3808423B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847250B2 (ja) 半導体装置の実装構造
JP3722796B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2005072287A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2005019729A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847249B2 (ja) 半導体装置
JP4077769B2 (ja) 半導体装置
JP4002540B2 (ja) 半導体装置
JP3914764B2 (ja) 光半導体装置
JP3811459B2 (ja) 半導体装置
JP3780514B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3722793B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847239B2 (ja) 半導体装置
JP3847248B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3811460B2 (ja) 半導体装置
JP2004259769A (ja) 半導体装置
JP2005101210A (ja) 半導体装置
JP2004179180A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3808421B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3811447B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Effective date: 20080919

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A02 Decision of refusal

Effective date: 20090203

Free format text: JAPANESE INTERMEDIATE CODE: A02