JP2005072287A - 半導体素子収納用パッケージおよびこれを用いた半導体装置 - Google Patents

半導体素子収納用パッケージおよびこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005072287A
JP2005072287A JP2003300657A JP2003300657A JP2005072287A JP 2005072287 A JP2005072287 A JP 2005072287A JP 2003300657 A JP2003300657 A JP 2003300657A JP 2003300657 A JP2003300657 A JP 2003300657A JP 2005072287 A JP2005072287 A JP 2005072287A
Authority
JP
Japan
Prior art keywords
input
semiconductor element
wiring conductor
base
output pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003300657A
Other languages
English (en)
Inventor
Koki Kawabata
幸喜 川畑
Yoshinobu Sawa
義信 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003300657A priority Critical patent/JP2005072287A/ja
Publication of JP2005072287A publication Critical patent/JP2005072287A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】
高周波電気信号を伝送させた際、伝送特性が大きく劣化する。
【解決手段】高周波の電気信号を送受信する半導体素子６が搭載される搭載部１ａを有する基体１と、該基体１の前記搭載部１ａより下面にかけて導出されている複数個のグランド配線導体２ｂおよび第１配線導体２ａと、前記基体１の下面に形成され、前記グランド配線導体２ｂおよび第１配線導体２ａに電気的に接続している複数個のグランド用パッド３ｂおよび入出力用パッド３ａと、前記基体１の搭載部１ａより上面もしくは側面にかけて導出されている第２配線導体４と、導電性の線材５ａと絶縁性の外囲体５ｂとから成り、線材５ａが第２配線導体４に電気的に接続されているコネクター５とで形成され、入出力用パッド３ａの平面積が０．１９６ｍｍ２以下で、基体１の下面中央部領域に形成され、グランド用パッド３ｂの平面積が０．７８５ｍｍ２以上で、基体１の下面外周部領域に形成されており、かつ入出力用パッド３ａは基体１の下面に設けた厚さ０．４ｍｍ乃至０．６ｍｍの凸部９頂面に形成されている。
【選択図】図１

Description

本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の電気信号の入出力用およびグランド用の配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用の配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体に接続され、他端が外部に導出されているコネクターとにより構成されている。
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力用配線導体（第１配線導体）、グランド配線導体および出入力用配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等の接続端子を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から入出力用パッド及び第１配線導体を介して入力される５乃至１０ＧＨｚの複数の電気信号は半導体素子で合成されて４乃至８０ＧＨｚの一つの電気信号となり、この４乃至８０ＧＨｚの電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された４０乃至８０ＧＨｚの電気信号は半導体素子で５乃至１０ＧＨｚの複数の電気信号に変換され、各々の５乃至１０ＧＨｚの電気信号は第１配線導体及び入出力用パッドを介して外部電気回路に伝送されることとなる。
また前記酸化アルミニウム質焼結体やムライト質焼結体等から成る基体はその線膨張係数が４×１０−６／℃乃至７．５×１０−６／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂材で形成されており、その線膨張係数は約１５×１０−６／℃程度であり、大きく相違することから外部電気回路基板の回路導体に入出力用パッドを接続端子を介して接続した後、基体と外部電気回路基板に熱が作用すると基体と外部電気回路基板の熱膨張量の相違に起因して大きな応力が発生しこの応力によって入出力用パッドが基体より剥離したり、接続端子に破断が発生して半導体素子と外部電気回路との間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は入出力用パッドを直径が１ｍｍ以上の円形形状（平面積が０．７８５ｍｍ２以上の円形形状）とし基体と入出力用パッドとの接合強度を強くするとともに外部電気回路基板の回路導体と入出力用パッドとを接続する接続端子の量（半田バンプを形成する半田の量等）を多くし破断が発生しないようにしていた。
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第１配線導体と外部電気回路基板の回路導体とを接続する入出力用パッドが直径１ｍｍ以上の円形形状（平面積で０．７８５ｍｍ２以上の円形形状）をなし、第１配線導体の外形寸法（直径が約０．３ｍｍ以上、平面積で約０．０７ｍｍ２以上の円形形状等）に比し約１０倍以上大きく、入出力用パッドのインピーダンスが第１配線導体や外部電気回路基板の回路導体に比べ低いものとなっている。そのためこの入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５乃至１０ＧＨｚの電気信号を伝送させた場合、５乃至１０ＧＨｚの電気信号は高周波信号であるためインピーダンスが低い入出力用パッドで反射等を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
この欠点を解決すべく、本出願人は、４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続されているコネクターとで形成され、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、かつ基体の下面中央部領域に形成するようにした半導体素子収納用パッケージおよびこれを用いた半導体装置を提案した。（特願２００２−３３９９２１号）
この半導体素子収納用パッケージおよびこれを用いた半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ２以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５乃至１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
また前記半導体素子収納用パッケージおよび半導体装置は、入出力用パッドを基体の下面中央部領域に形成したことから入出力用パッドを外部電気回路基板の回路導体に接続端子を介して接続した後、基体と外部電気回路基板に熱が作用し、基体と外部電気回路基板との間に異なる大きさの熱膨張を発生したとしても入出力用パッドは基体と外部電気回路基板との間に発生する熱膨張差が小さい基体の下面中央部領域に形成されているため前記熱膨張差に起因する応力によって入出力用パッドが基体より剥離したり接続端子等に破断を生じることはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
また、前記半導体素子収納用パッケージおよび半導体装置は、入出力用パッドが形成されていない基体の外周部等に、平面積の大きな（０．７８５ｍｍ２以上等）グランド用パッドを形成することができることから、このグランド用パッドを外部電気回路基板の回路導体に接続端子を介して接続することにより、前記熱膨張差に起因する応力の大きくなる基体外周部における外部電気回路基板に対する接続を十分に強固なものとすることができ、これにより、半導体素子収納用パッケージ（半導体装置）の外部接続の信頼性を極めて高いものとなすことができる。
特開２００２−１６４４６６号公報
しかしながら、このような半導体素子収納用パッケージおよび半導体装置においては、伝送特性を優れたものとなすことができるとともに、入出力用パッドが基体より剥離したり入出力用パッドを回路導体に接続する接続端子に破断を生じることを効果的に防止することができるものの、第１配線導体と外部電気回路基板の回路導体とを接続する入出力用パッドの平面積が０．１９６ｍｍ２以下と小さいのに対し、グランド用パッドの平面積が大きい（０・７８５ｍｍ２）ことから、この平面積の違いに起因して、入出力用パッドを外部電気回路基板の回路導体に接続する半田バンプ等の接続端子の量と、グランド用パッドを外部電気回路基板の回路導体に接続する接続端子の量との間に大きな差が生じ、半導体装置を外部の電気回路基板に正常に接続することが難しくなるという欠点が誘発される。
すなわち、接続端子の量の差に応じて接続端子の高さに大きなばらつきが発生するため、接続端子の高さが低くなりやすい入出力用パッドにおいて、部分的に外部電気回路基板の回路導体との接続不良が発生したり、接続端子の量が多いグランド用パッドにおいて、接続端子を形成する半田等が横方向にはみ出して隣接する接続端子間で電気的短絡を生じたりしてしまう。
特に、近時、接続端子を形成する半田バンプの材料として、従来一般的に使用されていた錫−鉛半田に代わり、錫−銀系、錫−銅系等の、いわゆる鉛フリー半田が多用されるようになりつつあり、このような鉛フリー半田が、従来の錫−鉛半田に比べて外部電気回路基板の回路導体等に対する濡れ性が低いため、上記のような外部電気回路基板の回路導体との接続不良等の欠点が顕著なものとなってきている。
また、鉛フリー半田の半田付け温度が、一般に、従来の半田よりも高いため、半田付け時に流れやすく、隣接する接続端子間での電気的短絡等の不具合の発生も顕著なものとなってきている。
本発明は上記欠点に鑑み案出されたもので、その目的は入出力用パッドでの高周波の電気信号の反射等を有効に防止し、外部電気回路と半導体素子とを接続する第１配線導体および入出力用パッドでの電気信号の伝送特性を改善した半導体素子収納用パッケージおよび半導体装置を提供することにある。
本発明の半導体素子収納用パッケージは、４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より基体に設けた貫通孔を介し下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続し、かつ外部電気回路に接続端子を介して接続される複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続されているコネクターとで形成されており、前記入出力用パッドは平面積が０．１９６ｍｍ２以下で、基体の下面中央部領域に形成され、前記グランド用パッドは平面積が０．７８５ｍｍ２以上で、基体の下面外周部領域に形成されており、かつ前記入出力用パッドは基体の下面に設けた厚さ０．４ｍｍ乃至０．６ｍｍの凸部頂面に形成されていることを特徴とするものである。
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ２以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
また本発明の半導体素子収納用パッケージおよび半導体装置によればｍ前記入出力用パッドは基体の下面に設けた厚さ０．４ｍｍ乃至０．６ｍｍの凸部頂面に形成されていることから、入出力用パッドの平面積（０．１９６ｍｍ２以下）と、グランド用パッドの平面積（０・７８５ｍｍ２以上）との違いに起因して接続端子の量に差が生じ、この量の差に応じて接続端子の高さに差が生じたとしても、その高さの差を凸部の高さにより補うことができ、入出力用パッドに接続した接続端子の下端部と、グランド用パッドに接続した接続端子の下端部とを、ほぼ同じ高さに確実に揃えることができる。その結果、半導体素子と外部電気回路基板の回路導体との接続を確実なものとするとともに、隣接する接続端子間での電気的短絡等の不具合を効果的に防止することができ、外部接続を確実なものとした半導体素子収納用パッケージおよび半導体装置となすことができる。
次に、本発明を添付図面に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は四角形状をなす基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
前記第１配線導体２ａおよびグランド配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、タングステン、モリブデン、マンガン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
この第１配線導体２ａおよびグランド配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路基板１３の所定の信号用や接地用等の回路導体１４に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材５ａの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体５ｂで取り囲んだ構造である。
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板１３の所定の信号用や接地用等の回路導体１４に半田バンプ等の接続端子１２を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
なお、入出力用パッド３ａおよびグランド用パッド３ｂの、外部電気回路基板１３の所定の信号用や接地用等の回路導体１４への接続端子１２を介しての接続は、あらかじめ接続端子１２を入出力用パッド３ａおよびグランド用パッド３ｂに取着しておくとともに、この接続端子１２を外部電気回路基板１３の回路導体１４に溶融接合させること等により行われる。
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
そしてかかる半導体装置１１は、外部電気回路から供給される５乃至１０ＧＨｚの複数の電気信号を入出力用パッド３ａ及び第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、４０乃至８０ＧＨｚの電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された４０乃至８０ＧＨｚの一つの電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された４０乃至８０ＧＨｚの電気信号を５乃至１０ＧＨｚの複数の電気信号に変換するとともにこれらの個々の電気信号を第１配線導体２ａ及び入出力用パッド３ａを介して外部電気回路に供給することとなる。
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第１配線導体２ａと外部電気回路基板１３の回路導体１４を接続する入出力用パッド３ａの平面積を０．１９６ｍｍ２以下としておくことが重要である。
前記入出力用パッド３ａの平面積を０．１９６ｍｍ２以下としておくと入出力用パッド３ａのインピーダンスが第１配線導体２ａと外部電気回路基板１３の回路導体等１４のインピーダンスに近似し、その結果、入出力用パッド３ａを介して第１配線導体２ａと外部電気回路基板１３の回路導体１４とを接続するとともに５乃至１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッド３ａで大きな反射等を起こすことはなく、伝送特性が極めて優れたものとなすことができる。
なお、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ２を超えると第１配線導体２ａと外部電気回路基板１３の回路導体１４とを入出力用パッド３ａを介して接続した後、５乃至１０ＧＨｚの高周波の電気信号が伝送された場合、入出力用パッド３ａで電気信号に反射が発生し伝送特性が大きく劣化してしまう。従って、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ２以下のものに特定される。
また前記入出力用パッド３ａの平面積を０．１９６ｍｍ２以下にする方法としては、金属ペーストを基体１となるグリーンシートに印刷しておくことによって入出力用パッド３ａを形成する際、スクリーン印刷におけるスクリーンマスクの開口を０．１９６ｍｍ２以下としておくことによって行われる。
また本発明の半導体素子収納用パッケージおよび半導体装置においては、図２に示すように、入出力用パッド３ａを基体１の下面中央部領域に集中して形成しておくことが重要である。
前記入出力用パッド３ａを基体１の下面中央部領域に形成しておくと、入出力用パッド３ａを外部電気回路基板１３の回路導体１４に半田バンプ等からなる接続端子１２を介して接続した後、基体１と外部電気回路基板１３に熱が作用し、基体１と外部電気回路基板１３との間に異なる大きさの熱膨張を発生したとしても入出力用パッド３ａは基体１と外部電気回路基板１３との間に発生する熱膨張差が小さい基体１の下面中央部領域に形成されているため、入出力用パッド３ａの平面積が０．１９６ｍｍ２以下と小さいものであっても前記熱膨張差に起因する応力によって入出力用パッド３ａが基体１より剥離したり接続端子１２等に破断を生じることはほとんどなく、これによって半導体素子６と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
前記平面積が０．１９６ｍｍ２以下と小さい入出力用パッド３ａは、特に基体１下面の中心点と外辺中央部とを結ぶ長さをｘとしたとき、中心点からｘ／１．２５の距離の領域内に形成しておくと基体１からの剥離をより一層有効に防止することができる。従って、前記平面積が０．１９６ｍｍ２以下と小さい入出力用パッド３ａは基体１下面の中心点と外辺中央とを結ぶ長さをｘとしたとき、中心点からｘ／１．２５の距離の領域内に形成しておくことが好ましく、より好適にはｘ／１．７の距離の領域内としておくのがよい。
また本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第１配線導体２ａと外部電気回路基板１３の回路導体１４を接続するグランド用パッド３ｂの平面積を０．７８５ｍｍ２以上としておくことが重要である。
前記グランド用パッド３ｂの平面積を０．７８５ｍｍ２以上としておくと、基体１と外部電気回路基板１３との熱膨張差に起因する応力が大きくなる外周部で、この半導体素子収納用パッケージ７（半導体装置１１）と外部電気回路基板１３との接続を強固なものとし、接続の信頼性を優れたものとすることができる。
なお、前記グランド用パッド３ｂはその平面積が０．７８５ｍｍ２未満であると、基体１と外部電気回路基板１３との熱膨張さに起因する応力により、短期間で亀裂や破断が生じ、半導体素子収納用パッケージ７（半導体装置１１）の外部接続の信頼性が大きく劣化してしまう。従って、前記グランド用パッド３ｂはその平面積が０．７８５ｍｍ２以上のものに特定される。
また前記用グランド用パッド３ｂの平面積を０．７８５ｍｍ２以上にする方法としては、金属ペーストを基体１となるグリーンシートに印刷しておくことによってグランド用パッド３ｂを形成する際、スクリーン印刷におけるスクリーンマスクの開口を０．７８５ｍｍ２以上としておくことによって行われる。
また、本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、前記入出力用パッド３ａは、基体１の下面に設けた厚さ０．４ｍｍ乃至６ｍｍの凸部９頂面に形成されていることが重要である。
前記入出力用パッド３ａを基体１の下面に設けた厚さ０．４ｍｍ乃至０．６ｍｍの凸部９頂面に形成しておくと、第１配線導体２ａと外部電気回路基板１３の回路導体１４とを接続する入出力用パッド３ａの平面積（０．１９６ｍｍ２以下）と、グランド用パッド３ｂとの平面積（０・７８５ｍｍ２以上）の違いに起因して、入出力用パッド３ａに接続される接続端子１２ａと、グランド用パッド３ｂに接続される接続端子１２ｂとの間で高さの差が生じたとしても、その高さの差を凸部９の高さにより補うことができ、入出力用パッド３ａに接続した接続端子１２ａの下端部と、グランド用パッド３ｂに接続した接続端子１２ｂの下端部とを、ほぼ同じ高さに確実に揃えることができる。その結果半導体素子６と外部電気回路基板１３の回路導体１４との接続の信頼性を極めて高いものとすることができる。
この場合、凸部９は、その高さが４ｍｍ未満では、入出力用パッド３ａとグランド用パッド３ｂとの平面積の差に起因する、接続端子１２ａ、１２ｂの高さを効果的に補うことができず、特に接続端子１２ａ、１２ｂが錫−銀系等の鉛フリー半田からなるような場合、接続端子１２ａの高さが低くなりやすい入出力用パッド３ａにおいて、部分的に外部電気回路基板１３の回路導体１４との接続不良が発生したり、接続端子１２ｂの量が多いグランド用パッド３ｂにおいて、接続端子１２ｂを形成する半田等が横方向にはみ出して隣接する接続端子１２ｂ、１２ａ間で電気的短絡を生じたりしてしまう。また、高さが６ｍｍを超えると、入出力用パッド３ａと外部電気回路基板１３の回路導体１４との間の距離が短くなりすぎ、入出力用パッド３ａに接続された接続端子１２ａを形成する半田等が横方向にはみ出して隣接する接続端子１２ａ、１２ｂ間等で電気的短絡を生じてしまう。従って、凸部９は、その高さが４ｍｍ乃至６ｍｍの範囲に特定される。
このような凸部９は、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、通常は、基体１と同様の材料により形成される。
例えば、基体１および凸部９が酸化アルミニウム質焼結体から成る場合、基体１となるセラミックグリーンシートの下面中央部に、所定の凸部が形成されるような寸法に切断したセラミックグリーンシート（基体１となるセラミックグリーンシートと同様のもの）を積層し、この積層体を一体焼成することにより形成される。
また、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。 本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す下面図である。
符号の説明
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
９・・・・・凸部
１０・・・・蓋体
１１・・・・半導体装置
１２・・・・接続端子
１３・・・・外部電気回路基板
１４・・・・回路導体

Claims (2)

  1. ４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より基体に設けた貫通孔を介し下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続し、かつ外部電気回路に接続端子を介して接続される複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続されているコネクターとで形成されており、前記入出力用パッドは平面積が０．１９６ｍｍ２以下で、基体の下面中央部領域に形成され、前記グランド用パッドは平面積が０．７８５ｍｍ２以上で、基体の下面外周部領域に形成されており、かつ前記入出力用パッドは基体の下面に設けた厚さ０．４ｍｍ乃至０．６ｍｍの凸部頂面に形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 請求項１に記載の半導体素子収納用パッケージと、４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とする半導体装置。
JP2003300657A 2003-08-25 2003-08-25 半導体素子収納用パッケージおよびこれを用いた半導体装置 Pending JP2005072287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003300657A JP2005072287A (ja) 2003-08-25 2003-08-25 半導体素子収納用パッケージおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300657A JP2005072287A (ja) 2003-08-25 2003-08-25 半導体素子収納用パッケージおよびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2005072287A true JP2005072287A (ja) 2005-03-17

Family

ID=34405501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300657A Pending JP2005072287A (ja) 2003-08-25 2003-08-25 半導体素子収納用パッケージおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2005072287A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042848A (ja) * 2005-08-03 2007-02-15 Kyocera Corp 配線基板、電気素子装置並びに複合基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042848A (ja) * 2005-08-03 2007-02-15 Kyocera Corp 配線基板、電気素子装置並びに複合基板
JP4667154B2 (ja) * 2005-08-03 2011-04-06 京セラ株式会社 配線基板、電気素子装置並びに複合基板

Similar Documents

Publication Publication Date Title
JP4349881B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2005072287A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4077770B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847247B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4480390B2 (ja) 半導体装置の実装構造
JP3808423B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847248B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847250B2 (ja) 半導体装置の実装構造
JP3847249B2 (ja) 半導体装置
JP4077769B2 (ja) 半導体装置
JP2005150467A (ja) 半導体装置
JP4303564B2 (ja) 半導体装置
JP3811460B2 (ja) 半導体装置
JP3780514B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3811459B2 (ja) 半導体装置
JP3722796B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847239B2 (ja) 半導体装置
JP4291113B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2005317597A (ja) 配線基板
JP3722793B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3914764B2 (ja) 光半導体装置
JP2004179180A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3679090B2 (ja) 半導体装置
JP4002540B2 (ja) 半導体装置
JP2005101210A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202