JP2002222902A - ボンディングパッドの表面保護方法と基板とその基板の製造方法 - Google Patents
ボンディングパッドの表面保護方法と基板とその基板の製造方法Info
- Publication number
- JP2002222902A JP2002222902A JP2001018662A JP2001018662A JP2002222902A JP 2002222902 A JP2002222902 A JP 2002222902A JP 2001018662 A JP2001018662 A JP 2001018662A JP 2001018662 A JP2001018662 A JP 2001018662A JP 2002222902 A JP2002222902 A JP 2002222902A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding pad
- protection
- protective
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
その基板の製造方法の提供。 【解決手段】 基板のボンディングパッドの周囲に、当
該基板の製造工程における印刷工程にて施される印刷イ
ンキによって保護凸部を形成し、当該保護凸部によって
ボンディングパッドの表面を保護することを特徴とす
る。
Description
板(以下、単に基板ともいう)に設けられたワイヤボンデ
ィング用端子、特に導電性パターンの一部がそのまま電
極端子部としてのボンディングパッドを兼ねる形式の当
該ボンディングパッドの表面保護、即ち異物との接触に
よる当該パッド表面の傷の発生防止の方法と、そのボン
ディングパッドを備えた基板及びその基板の製造方法に
関する。
ンに対して、高周波圧着するワイヤボンディングの接続
信頼性を向上させるためには、ボンディングパッド表面
の傷の発生を無くすことが重要である。このため、従来
では、導電性パターンの一部に、別部材により形成され
た薄い円板状の台座の裏面側を半田付けして電極端子部
とし、この電極端子部としての台座の表面をワイヤの接
続面として利用することが行われてきた。
ヤボンディング工程の直前に近い前工程の段階で上記台
座の半田付け工程が必要となる。又、それ以降の比較的
少ない数の工程を経る間での傷の発生確率は低くなるも
のの、上記のように導電性パターンの外にボンディング
パッド用として別部材として台座が必要となる。従っ
て、このような方法では、構成部品点数が増加し、構成
が複雑化すると共に、製造工程が増加するという問題が
あった。
た方法として、ボンディングパッドを導電性パターンと
一体成形して、導電性パターンの一部がそのままボンデ
ィングパッドを兼ねる形式とし、当該ボンディングパッ
ドの表面(以下、パッド表面ともいう)に、直接、ワイヤ
ボンディング接続する技術が提案された。
工程の各段階において、パッド表面に傷が発生しないよ
う、更に厳重な注意が必要とされるようになった。又、
この種の基板製品では、電気的特性試験が行われる際、
プローブ針のズレ等によりパッド表面に傷が付く虞があ
った。パッド表面への傷は、この針接触だけでなく、一
般的には、基板の製造工程や移送工程中、或いはハンド
リング過程等において、他の基板や設置台や治具等の異
部材との接触により発生し易い。
ボンディングパッドに接続される際にズレを生じないよ
うにする方法として、特開平7−106384号公報
に、ボンディングパッドとしての中央平坦領域と、この
中央平坦領域を取り囲む環状隆起部を設ける手段が開示
されているが、この隆起部はボンディングパッドの下層
側に、多結晶シリコンをスパッタリングして成膜する方
法で形成されるものである。しかし、このような方法に
よっても、プローブ針による接触傷の防止が十分ではな
いばかりか、この方法では、従来の製造方法に比べて、
更に余分な部材や工程が必要となる等の問題がある。
な諸問題を改善し、できるだけ余分な部材や工程を必要
とせず、基板の製造及び実装工程中や基板の移送工程
中、或いはハンドリング過程等において他の異部材との
無用な接触によるボンディングパッド表面への傷を阻止
する手段の提供を目的とする。又、電気的特性試験のた
めのプローブ針によるボンディングパッド表面への接触
傷発生の虞が無く、しかも、ボンディングパッドを含め
た導通良否判定が行える手段の提供をも目的とする。
パッドの表面保護方法の発明は、基板のボンディングパ
ッドの周囲に、当該基板の製造工程における印刷工程に
て施される印刷インキによって保護凸部を形成し、当該
保護凸部によってボンディングパッドの表面を保護する
ことを特徴とする。
ディングパッドの表面保護方法において、保護凸部は、
ボンディングパッドの周囲を巡って連続して形成するこ
とを特徴とする。
ディングパッドの表面保護方法において、保護凸部は、
一部に切欠が形成され不連続に巡るよう形成することを
特徴とする。
ディングパッドの表面保護方法において、保護凸部は、
ボンディングパッドの周囲を巡るよう間隔を空けて複数
形成することを特徴とする。
ッドを囲んで印刷インキによって保護凸部が形成された
ことを特徴とする。
ッドを囲んで印刷インキによって形成された保護凸部の
外延側に、前記ボンディングパッドに接続されたチェッ
ク端子部が設けられたことを特徴とする基板。
に記載の基板において、保護凸部は、ボンディングパッ
ドの周囲を巡って連続して形成されたことを特徴とす
る。
に記載の基板において、保護凸部は、一部に切欠が形成
され不連続に巡るよう形成されたことを特徴とする。
に記載の基板において、保護凸部は、ボンディングパッ
ドの周囲を巡るよう間隔を空けて複数配設されたことを
特徴とする。
の周囲に印刷インキによって保護凸部が形成される基板
において、当該基板に印刷される文字等の印刷部は、前
記保護凸部に囲まれたボンディングパッド領域の内径の
最長差し渡し間隔よりも長い差し渡し間隔を有する大き
さであることを特徴とする。
基板において、ボンディングパッドを内にして保護凸部
に囲まれたボンディングパッド領域の内径の最長差し渡
し間隔より長い差し渡し間隔を有する大きさで形成され
る印刷部は、基板が重ねられた際、前記パッド領域と重
なる印刷部であることを特徴とする。
11に記載の基板において、ボンディングパッドを囲ん
で形成された保護凸部の外延側に印刷インキによって形
成された副保護凸部が配設されたことを特徴とする。
基板において、副保護凸部は、帯状に形成されたことを
特徴とする。
項13に記載の基板において、帯状に形成される副保護
凸部は、保護凸部の外延側に放射状に形成されたことを
特徴とする。
求項5乃至請求項14の何れかに記載の基板の製造工程
において、印刷工程にて施される印刷インキによって保
護凸部が形成された後であってメッキ処理工程の前に、
流体研磨工程を加えてボンディングパッド表面の傷を除
去した上でメッキを施すことを特徴とする。
基板の製造方法において、流体研磨工程はメッキ処理工
程の直前の工程とすることを特徴とする。
いて、ボンディングパッドの表面保護方法とその表面保
護の手段として保護凸部が形成された基板とを、図1乃
至図3に基づいて説明する。図1はボンディングパッド
部分を示す基板の断面図、図2は半田レジスト膜を省略
したボンディングパッド部分を示す基板の平面図、図3
は基板に印刷される文字例を示す図である。
板、例えばガラスエポキシ製等の基板であり、厚さ1.
6mm程度に形成されている。2aは銅箔製の導電性パ
ターンであり、基板1の表面側に厚さ35μm程度に生
成されている。2bは電極端子部としてのボンディング
パッドであり、導電性パターン2aの一部を略円形に成
形して一体的に形成されている。従って、このボンディ
ングパッド2bの厚さは導電性パターン2aの厚さと同
じであり、このボンディングパッド2bの表面即ちパッ
ド表面にワイヤボンディング部材6が高周波圧着され
る。
れた延長パターンであり、当該ボンディングパッド2b
から離れる方向へ適宜延在されている。この例では、ボ
ンディングパッド2bを内にして囲む後述の保護凸部4
の外延側に延在されており、その延長端には、チェック
端子部としての第2の電極端子部2dが形成されてい
る。
子部2dにプローブ針7を接触させて行なうことによ
り、ボンディングパッド2bを含めた導通良否判定をお
こなうことができ、従って、第1の電極端子部としての
ボンディングパッド2bを無傷のまま残すことができ
る。尚、これ等の延長パターン2c及びチェック端子部
2dも上記導電性パターン2aの一部を延在成形して一
体的に形成するとよい。この導電性試験は、基板製造工
程の終了前工程や部品実装後の特性試験において実施さ
れる。尚、図中の3a、3bは半田レジスト膜であり、
上記導電性パターン2aや基板1の一部の面に対して厚
さ35μm程度に生成されている。
部4は、電極端子部としてのボンディングパッド2bの
周囲にあって、当該パッド表面を内にして、包囲するよ
う取り囲んだ凸部であり、この凸部は、基板1の要所の
部材や機能等を表示するため当該基板1に印刷される文
字等(記号或いは数字や図柄等を含む)の印刷インキを
用いて、文字等の印刷手法と同じ印刷方法(工程)、即ち
印刷により形成されている。この印刷工程は、従来の基
板製造工程における在来の工程をそのまま利用したもの
で、所要の文字等と一緒に行われる。尚、印刷インキ
は、基板への印刷に一般に用いられているインキでよ
く、この例では、熱硬化性エポキシ樹脂材を主材とした
インキが用いられている。
径2.7mm、高さ(厚さ)約20μmの環状に形成さ
れている。この保護凸部4の高さ(厚さ)約20μm
は、基板1に印刷された文字等(印刷インキ)の厚さに
等しい。上記保護凸部4の形状は、このように、ボンデ
ィングパッド2bの周囲を巡って連続して形成された環
状に限らず、当該パッド表面に他の部材や異部材等が接
触して傷つかない形状であれば適宜な形状としてよい。
例えば、図示されていないが、一部に切欠が形成され不
連続にボンディングパッド2bを巡るよう形成してもよ
いし、ボンディングパッド2bの周囲を巡るよう間隔を
空けて、例えば柱状の凸部を複数配設した形状としても
よい。尚、図1に示すように、保護凸部4を半田レジス
ト膜3a、3bの表面に形成することにより、当該保護
凸部4の高さには、半田レジスト膜3a、3bの厚さが
加算されるので、例えば、基板の移送工程等において基
板が複数枚重ねられる際、他の基板の文字等の印刷や半
田レジスト膜3a、3b等が通常の厚さであっても、パ
ッド表面への保護機能が確保される。
の随所に印刷される文字等の一例であり、図示の「TE
5773」の文字等5は、正しい電子部品が、正しい極
性で、正しい位置に実装されているかどうか等を検査す
る時に必要とされるのであり、この種の文字等は基板1
の表裏の随所に印刷される。尚、基板1に印刷される文
字等を、以下、印刷部ともいう。
中や基板の移送工程中に、複数の基板が重ねられて取り
扱われる場合があり、このような場合に、上記のよう
に、ボンディングパッド2bの周囲に印刷インキによっ
て保護凸部4が形成された基板1が重ねられて取り扱わ
れると、次のような事態が生じ得る。例えば、各基板1
に印刷される文字等の印刷部が、或る一の基板1の表面
に形成された保護凸部4によって囲まれたボンディング
パッド2bに対して、当該一の基板1の表面側に重ねら
れる他の基板(非図示)の裏面側に形成(印刷)された印刷
部(図3に示すような文字等の印刷部)が嵌まり込ん
で、一の基板1のボンディングパッド2bの表面と無用
に接触し、そのパッド表面を傷つけてしまう。
ため、他の基板(非図示)の印刷部が、ボンディングパッ
ド2b(パッド表面)を内にして囲むように形成された
保護凸部4の内部領域(以下、パッド領域ともいう)に
嵌まり込まないように、基板の表裏面に施される文字等
の印刷部の最小の差し渡し長さ間隔を、保護凸部4に囲
まれたパッド領域の内径の最小の差し渡し間隔よりも長
く形成しておく。図示の例では、各基板1に形成(印
刷)される少なくとも最小の文字等の印刷部を、環状の
保護凸部4の内径の最長差し渡し間隔よりも長い差し渡
し間隔を有する大きさ、即ち、その大きさの面積を占め
るサイズ(以下、所要サイズという)としてある。
する。図1乃至図3において、保護凸部4によって囲ま
れたパッド領域に嵌まり込まない最小サイズの文字等
(印刷部)5の所要サイズは次の通りである。即ち、長
さL、高さHの印刷部「TE5773」の対角線の長さ
と環状の保護凸部4の内径Dとの関係を、√(L2十
H2)>Dとする。このように、最小の文字等の印刷部
の対角線長さを、保護凸部4が囲う内径よりも大きく形
成することにより、基板1が重ねられたとしても、他の
基板の印刷部が保護凸部4に囲まれたパッド領域に対す
る侵入を不能化でき、電極端子部即ちボンディングパッ
ド2bの表面への接触を防止することができる。尚、上
記所要サイズの印刷部は、基板1の表裏に印刷される全
ての印刷部に適用してもよいが、少なくとも、基板1が
重ねられる際に、当該基板1のパッド領域と重なり得る
部位の印刷部に適用すれば足る。
パッド2bの表面までの有効深さΔHは次式で示され
る。図1の断面図における右側に示された保護凸部にお
いて、 ΔH=(半田レジスト膜3bの厚さ+ 保護凸部4の高さ)一 ボンディング パッド2bの厚さ =(35十20)一35=20μm
ば150×200mmの平面サイズのガラスエポキシ基
板の場合、±1000μmであり、対角線長√(150
2+2002)=250mm当たりでは、±1000/2
50=±4μm/mmの歪み量となる。従って、上記の
保護凸部4の内径が2.3mmであれば、この間の平面
歪み量は2.3×4=9.2μmに相当する。
みを持った2枚の基板(非図示)が重ねられ、その保護凸
部同士が接触しているとことを想定すると、一の基板の
ボンディングパッド2bと積み重ねられた他の基板との
寸法差は、20−9.2×2=1.6μmとなり、辛う
じて接触が回避される寸法差となる。このように、保護
凸部4の内径と高さは基板1の熱変形歪み等に対してボ
ンディングパッド2bが保護凸部4の高さを超えない関
係に設定されている。
施の形態1で説明した基板1の製造方法を図4に基づい
て説明する。図4は基板の製造及び実装工程を示す図で
ある。同図において、10は銅張基板の投入工程、ll
は機械的研磨等による第1の平滑化研磨工程、12はN
Cボール盤等による基板への穴明け工程、13は基板の
表裏に施された導電性パターン2aを電気的に接続する
スルーホールメッキ工程、14は露光・エッチングによ
る導電性パターン2aの生成工程、15は半田レジスト
膜3a、3bの生成工程であり、これらの各工程は従来
の工程と同様である。
同様の、例えば、シルク印刷法等による基板1の表裏へ
の文字等の印刷工程であるが、この印刷工程において、
前記文字等の印刷インキを用いて、上記実施の形態1で
説明したような保護凸部4を形成させる点が異なる。こ
のように、従来の印刷工程をそのまま用いて、文字等と
共にボンディングパッド2b表面への他の部材や異部材
等の接触を阻止する適宜形状の保護凸部4を形成するこ
とにより、パッド表面の傷の発生を、極めて簡便な方法
で、低コストにて実現させることができる。
粒粉例えば金属粉を含む水溶液等を直接的に噴射させ
て、導電性パターン2a上の半田面やパッド表面(2
b)及びチェック端子2d等に対して第2の平滑化研磨
を施す工程である。この流体研磨工程17は、従来の基
板の製造工程に新たに付加した工程である。このような
流体研磨工程17は、上記の印刷工程16にて施される
印刷インキによって保護凸部4が形成された後であっ
て、後述のメッキ処理工程18の前に行うのが最適であ
る。この工程図では、流体研磨工程17をメッキ処理工
程18の直前に行う工程としている。尚、メッキ処理工
程18は、上記の流体研磨工程17にて流体研磨された
平面に金メッキ等を施して、半田付け性を向上させた
り、更なる平滑化を行うための工程である。
部4が形成された後であってメッキ処理工程18前に、
新たに流体研磨工程17を設けて、少なくとも、パッド
表面(2b)を研磨することによって、当該パッド表面
の、当該保護凸部4の形成前に生じた傷を除去すること
ができ、この傷を除去した直後に、直ちにメッキを施す
ことによって、保護凸部4形成前、従って、印刷工程1
6以前の工程で発生したボンディングパッド2b表面
に、仮に、傷があったとしても、その傷を新たに設けら
れた流体研磨工程17によって平滑化することができ、
この平滑化が多少十分でない場合があったとしても、後
工程のメッキ処理によって、更に平滑化させることがで
きる。
端子部としてのボンディングパッド2bとは別に第2の
電極端子部としてのチェック端子2dを設けてあるの
で、このチェック端子2dを導電性試験に用いることに
より、ワイヤボンディング工程28まで、ボンディング
パッド2bの表面を無傷のまま維持させることもでき
る。
組立・総合試験工程29に到るまでの製造及び実装工程
を簡単に説明する。再び図4において、19はNCルー
タ等による外形切断と更なる基板分割を容易に行うため
のV字溝を設ける外形加工・Vカット工程、20はチェ
ック端子2d等を用いて実施される導電性試験としての
導通検査工程、21はシミや汚れを除去する洗浄工程、
22は外観検査工程、23は梱包出荷工程である。以上
の工程にて基板製造が完了し電子部品の実装工程に移送
される。
を開梱してラインに投入する初期工程、25は導電性パ
ターン2aの半田面に対してクリーム半田印刷を行う工
程、26、27、は部品実装・半田付け処理・電気的特
性試験が行われて基板組立品を完成する工程であり、2
8が完成した基板組立品を図示しない筐体に収納し、外
部接続用コネクタやその他の基板の端子部と上記第1の
電極端子部2bをワイヤボンディング接続する配線工
程、29は基板収納用筐体を完成する総組立・総合試験
工程である。これらの実装工程は従来と同様である。
記印刷工程16から配線工程としてのワイヤボンディン
グ工程28までの基板1の移送や取扱いに際して、ボン
ディングパッド2b表面に接触傷等が発生しやすいが、
この実施の形態1及び2のようにボンディングパッド2
bの周囲に保護凸部4を形成することによって、他の基
板や異物との平面接触を阻止することができ、従来に比
べて、ボンディングパッド2bの表面をより確実に保護
することができる。従って、基板1の積み重ね移送が可
能となり、取扱性が改善されるので、製造効率が向上す
る。
の形態1及び2において、ボンディングパッド2bを囲
んで形成された保護凸部4の外延側に、当該保護凸部4
と共に、上記と同様の印刷工程16における印刷インキ
によって、更に、副保護凸部を形成した形態を示すもの
である。以下、この実施の形態3を図5乃至図8に基づ
いて説明する。図5は副保護凸部が環状に形成された保
護凸部の外側から放射状に形成された基板の平面図、図
6は放射状に形成された副保護凸部の上に重ねられた他
の基板の裏面側の導電性パターンを示す底面図、図7は
重ねられた基板の副保護凸部分を示す断面図、図8は副
保護凸部の他の形態を示す基板の平面図である。尚、図
1乃至図4と同一の符号は同一の内容を示す。
された保護凸部4からその外延側(外側)に向けて、帯
状に形成された副保護凸部40a、40b、40c、4
0d(以下、副保護凸部40a〜40dともいう)が放
射状に形成されている。図示の副保護凸部40a〜40
dは、何れも、保護凸部4に接続しているが、必ずしも
接続させる必要はなく、適宜離れて、保護凸部4の外側
の適宜隣接した位置に形成してもよい。
40dは、重ねられた他の基板12の導電性パターン2
0a、20bに対する当たり面となって、当該他の基板
12に設けられた、例えば小径島状の導電性パターンと
しての銅箔20bが、保護凸部4内に侵入即ち嵌まり込
んで、基板1のボンディングパッド2b表面と接触する
のを防止することができる。従って、副保護凸部40a
〜40dは、取扱い上において重ねられる他の基板12
に形成される導電性パターン20a、20c等の配置状
況に応じて、適宜の形態とする。従って、図示のように
帯状に限らず、例えば柱状にして適宜点在させた形態と
してもよい。
してもよい。例えば、図8に示す副保護凸部41は、環
状の保護凸部(4)の外周縁に全周的に接続されて、平
面状に延在形成され、保護凸部(4)と融合された形態
に形成されている。しかも、隣接された複数の各ボンデ
ィングパッド21b〜24bを囲む複数の副保護凸部
(4)も融合され、全体が一体化されている。
40a〜40d、41は、保護対象となる電極端子部と
してのボンディングパッド2bを、同じ高さ、即ち印刷
される文字等の印刷インキの厚さで取り囲むのが理想的
であるが、最小印刷文字等の高さ寸法以下の低い部分が
一部にあっても現実的には大きな問題となることはな
い。
ば、何れも、従来の基板製造工程中の印刷工程における
印刷インキによって、ボンディングパッド表面を囲む保
護凸部を印刷によって設けたので、従来に比べて、何等
の追加部品や追加工程を必要とせずに、基板のボンディ
ングパッド表面に接触傷等が発生するのを安価に防止す
ることができる。
ッドに接続されたチェック端子部を設けたので、導電性
試験に際しては当該チェック端子部を用いれば済み、ボ
ンディングパッド表面を無傷のまま維持させることがで
きる。
ば、基板の表裏面に施される文字等の印刷部の最小の差
し渡し長さ間隔を保護凸部に囲まれたパッド領域の内径
の最小の差し渡し間隔よりも長く形成されているので、
基板が重ねられて取り扱われる場合に、他の基板に印刷
されている文字等(印刷部)が、当該基板の保護凸部内
のボンディングパッド表面への接触するのを防止するこ
とができ、基板の積み重ね作業や基板の移送を従来に比
べて簡便におこなうことができるので、基板の取扱性が
改善され、基板の製造効率を高めることができる。
ば、保護凸部の外部隣接位置に適宜に副保護隣凸部が配
設されるので、重ねられた他の基板の小径島状の銅箔等
が当該基板の保護凸部で囲まれたパッド領域に嵌まり込
んで、ボンディングパッド表面に傷をつける虞が解消さ
れるので、基板を重ねて取り扱うことができ、基板の移
送等の取扱性が改善され、基板の製造効率を高めること
ができる。
ば、印刷工程終了前に生じたボンディングパッド表面の
傷が除去されるので、ワイヤボンディングによる接続信
頼性を向上させることができる。
である。
ド部分を示す基板の平面図である。
成された基板の平面図である。
他の基板の裏面側の導電性パターンを示す底面図であ
る。
図である。
ある。
ボンティングパット(第1の電極端子部)、2c 延長
パターン、2d チェック端子部(第2の電極端子
部)、3a、3b 半田レジスト膜、4 保護凸部、5
文字例(印刷部)、6 ワイヤポンディング部材、7
プローブ針、15 半田レジスト膜生成工程、16
印刷工程、17 流体研磨工程、18 メッキ工程、2
1b〜21dボンティングパット+28 ワイヤボンデ
ィング工程、20a、20c 導電性パターン、20b
小径島状の銅箔、40a〜40d、41 副保護凸
部。
Claims (16)
- 【請求項1】 基板のボンディングパッドの周囲に、当
該基板の製造工程における印刷工程にて施される印刷イ
ンキによって保護凸部を形成し、当該保護凸部によって
ボンディングパッドの表面を保護することを特徴とする
ボンディングパッドの表面保護方法。 - 【請求項2】 保護凸部は、ボンディングパッドの周囲
を巡って連続して形成することを特徴とする請求項1に
記載のボンディングパッドの表面保護方法。 - 【請求項3】 保護凸部は、一部に切欠が形成され不連
続に巡るよう形成することを特徴とする請求項1に記載
のボンディングパッドの表面保護方法。 - 【請求項4】 保護凸部は、ボンディングパッドの周囲
を巡るよう間隔を空けて複数形成することを特徴とする
請求項1に記載のボンディングパッドの表面保護方法。 - 【請求項5】 ボンディングパッドを囲んで印刷インキ
によって保護凸部が形成されたことを特徴とする基板。 - 【請求項6】 ボンディングパッドを囲んで印刷インキ
によって形成された保護凸部の外延側に、前記ボンディ
ングパッドに接続されたチェック端子部が設けられたこ
とを特徴とする基板。 - 【請求項7】 保護凸部は、ボンディングパッドの周囲
を巡って連続して形成されたことを特徴とする請求項5
又は請求項6に記載の基板。 - 【請求項8】 保護凸部は、一部に切欠が形成され不連
続に巡るよう形成されたことを特徴とする請求項5又は
請求項6に記載の基板。 - 【請求項9】 保護凸部は、ボンディングパッドの周囲
を巡るよう間隔を空けて複数形成されたことを特徴とす
る請求項5又は請求項6に記載の基板。 - 【請求項10】 ボンディングパッドの周囲に印刷イン
キによって保護凸部が形成される基板において、当該基
板に印刷される文字等の印刷部は、前記保護凸部に囲ま
れたボンディングパッド領域の内径の最長差し渡し間隔
よりも長い差し渡し間隔を有する大きさであることを特
徴とする基板。 - 【請求項11】 ボンディングパッドを内にして保護凸
部に囲まれたボンディングパッド領域の内径の最長差し
渡し間隔より長い差し渡し間隔を有する大きさで形成さ
れる印刷部は、基板が重ねられた際、前記パッド領域と
重なる印刷部であることを特徴とする請求項10に記載
の基板。 - 【請求項12】 ボンディングパッドを囲んで形成され
た保護凸部の外延側に印刷インキによって形成された副
保護凸部が配設されたことを特徴とする請求項5乃至請
求項11に記載の基板。 - 【請求項13】 副保護凸部は、帯状に形成されたこと
を特徴とする請求項12に記載の基板。 - 【請求項14】 帯状に形成される副保護凸部は、保護
凸部の外延側に放射状に形成されたことを特徴とする請
求項12又は請求項13に記載の基板。 - 【請求項15】 請求項5乃至請求項14の何れかに記
載の基板の製造工程において、印刷工程にて施される印
刷インキによって保護凸部が形成された後であってメッ
キ処理工程の前に、流体研磨工程を加えてボンディング
パッド表面の傷を除去した上でメッキを施すことを特徴
とする基板の製造方法。 - 【請求項16】 流体研磨工程はメッキ処理工程の直前
の工程とすることを特徴とする請求項15に記載の基板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018662A JP4122394B2 (ja) | 2001-01-26 | 2001-01-26 | ボンディングパッドの表面保護方法と基板とその基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018662A JP4122394B2 (ja) | 2001-01-26 | 2001-01-26 | ボンディングパッドの表面保護方法と基板とその基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222902A true JP2002222902A (ja) | 2002-08-09 |
JP4122394B2 JP4122394B2 (ja) | 2008-07-23 |
Family
ID=18884652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001018662A Expired - Fee Related JP4122394B2 (ja) | 2001-01-26 | 2001-01-26 | ボンディングパッドの表面保護方法と基板とその基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4122394B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100346459C (zh) * | 2005-06-07 | 2007-10-31 | 友达光电股份有限公司 | 具有衬垫结构的晶片 |
US8169087B2 (en) | 2008-01-09 | 2012-05-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
-
2001
- 2001-01-26 JP JP2001018662A patent/JP4122394B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100346459C (zh) * | 2005-06-07 | 2007-10-31 | 友达光电股份有限公司 | 具有衬垫结构的晶片 |
US8169087B2 (en) | 2008-01-09 | 2012-05-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4122394B2 (ja) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3939692B2 (ja) | 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート | |
TWI430438B (zh) | 多層布線基板,堆疊結構感測器封裝,及堆疊結構感測器封裝之製造方法 | |
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
WO2019045088A1 (ja) | 高周波モジュールおよびその製造方法 | |
JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
JPH11289024A (ja) | 半導体装置及びその製造方法 | |
US10217711B2 (en) | Semiconductor package and manufacturing method thereof | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
US6833512B2 (en) | Substrate board structure | |
JP2002222902A (ja) | ボンディングパッドの表面保護方法と基板とその基板の製造方法 | |
US20080083984A1 (en) | Wiring board | |
TWI705534B (zh) | 表面黏著式電子組件 | |
US20220385266A1 (en) | Electronic component housing package, electronic device, and electronic module | |
JP2018046084A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JPH0219635B2 (ja) | ||
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JPH10233593A (ja) | 電磁シールド付きel用smdドライバモジュールとその製造方法 | |
JP2002231761A (ja) | 電子部品実装体および電子部品 | |
CN112638054A (zh) | 线路板的制作方法 | |
CN114424678A (zh) | 布线构造 | |
KR100401141B1 (ko) | 반도체 패키지 제조용 부재 | |
JP2600898B2 (ja) | 薄型パッケージ装置 | |
TW466727B (en) | Substrate structure capable of preventing the solder mask layer on a device location area from generating cracks | |
JP2006041410A (ja) | 回路モジュールおよび電子機器 | |
CN118675849A (zh) | 电子部件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4122394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |