JP2006041410A - 回路モジュールおよび電子機器 - Google Patents

回路モジュールおよび電子機器 Download PDF

Info

Publication number
JP2006041410A
JP2006041410A JP2004222820A JP2004222820A JP2006041410A JP 2006041410 A JP2006041410 A JP 2006041410A JP 2004222820 A JP2004222820 A JP 2004222820A JP 2004222820 A JP2004222820 A JP 2004222820A JP 2006041410 A JP2006041410 A JP 2006041410A
Authority
JP
Japan
Prior art keywords
mounting substrate
wiring layer
fixing hole
circuit module
fixing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004222820A
Other languages
English (en)
Other versions
JP4636827B2 (ja
Inventor
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004222820A priority Critical patent/JP4636827B2/ja
Publication of JP2006041410A publication Critical patent/JP2006041410A/ja
Application granted granted Critical
Publication of JP4636827B2 publication Critical patent/JP4636827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】 貫通孔が設けられる箇所の実装基板の機械的強度が確保された回路モジュールおよび電子機器を提供する。
【解決手段】 本発明の回路モジュール１は、実装基板２の表面に複数個の回路素子が固着される。更に、実装基板２を貫通するようにして設けられた固定孔９を覆うように固定板４Ｂが固着されている。また、実装基板２の周辺部に、第１の固定孔９Ａが設けられる。第１の固定孔９Ａは、実装基板２の外周端部と連続して形成される。第１の固定孔９Ａを覆うように、第１の固定板４Ａが実装基板２に固着される。この第１の固定板４Ａにビスが当接することにより、回路モジュール１の固定が行われる。
【選択図】図１

Description

本発明は回路モジュールおよび電子機器に関し、特に、基板の固定に用いられる固定孔を具備する回路モジュールおよび電子機器に関する。
電子機器の小型化および高機能化に伴い、その内部に収納される実装基板においては、多層配線構造が主流になっている。図６を参照して、多層配線基板の製造方法の一例を説明する（下記特許文献１を参照）。
先ず、図６（Ａ）を参照して、樹脂等の絶縁性の材料から成る基材１００の表面および裏面に第1の銅箔１０１Ａおよび第２の銅箔１０１Ｂを密着させる。
次に、図６（Ｂ）を参照して、第1の銅箔１０１Ａおよび第２の銅箔１０１Ｂの選択的なエッチングを行うことにより、第1の配線層１０２Ａおよび第２の配線層１０２Ｂを形成する。更に、絶縁層１０３Ａを介して配線層を積層させ、図６（Ｃ）に示すような、多層の配線構造を実現する。ここで、接続部１０４は、各配線層同士を電気的に接続するための部位である。そして、半導体素子等の回路素子が実装基板の表面に実装されることにより、回路モジュールが完成する。
図６（Ｄ）を参照して、実装基板１０５の接続構造を説明する。実装基板１０５には、段差が設けられた貫通孔１０６が形成されている。そして、ビス１０７の押圧力により、実装基板１０５は固定される。貫通孔１０６には段差が設けられ、円柱状の溝として設けられているので、ビス１０７のヘッドは、貫通孔１０６に収納させる。
特開２００３−３２４２６３号公報
しかしながら、電子機器の薄型化のために実装基板自体も薄型化が行われており、その厚さは、０．５ｍｍ程度に成る場合がある。このような場合に、実装基板１０５が薄いために、従来例のような段差を有する貫通孔１０６を形成することが困難であった。従って、ビスのヘッドが厚み方向に突出してしまう問題等が発生していた。
更にまた、貫通孔１０６を実装基板１０５の周辺部に配置すると、貫通孔１０６付近の実装基板１０５の機械的強度が弱くなる。従って、ビスの押圧力により、貫通孔１０６の周辺部の実装基板１０５にひび割れが発生していた。
このひびが発生すると、その周囲の実装基板自体が小片のごみとなる場合が有る。またガラス繊維が入った実装基板では、ひびの界面からガラス繊維が露出し、そのガラス繊維がごみとして落下する。これらのごみは、実装基板を装着するセット、シャーシー等の中で点在することになり、不良の原因となる。
またこのひびにより、固定板を実装する場合の平坦度が出なくなり、ビス止め作業等において、作業性を悪化させる場合がある。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、貫通孔が設けられる箇所の実装基板の機械的強度が確保された回路モジュールおよび電子機器を提供することにある。
本発明の回路モジュールは、一主面に配線層が露出する実装基板と、前記配線層に電気的に接続された回路素子と、前記実装基板を厚み方向に貫通して設けられた固定孔とを具備し、前記固定孔を、前記実装基板の外周端部と連続して形成することを特徴とする。
更に本発明の回路モジュールは、少なくとも１層の配線層を有する実装基板と、前記実装基板側辺の近傍に設けられ、前記側辺と連続して開口された固定孔と、前記固定孔の周囲にＣ状に露出した前記配線層に、接着手段を介して固着された固定板と、前記配線層に電気的に接続された回路素子とを有することを特徴とする。
本発明の電子機器は、筐体と、前記筐体に内蔵される回路モジュールを具備し、前記回路モジュールは、少なくとも１層の配線層を有する実装基板と、前記実装基板側辺の近傍に設けられ、前記側辺と連続して開口された固定孔と、前記固定孔の周囲にＣ状に露出した前記配線層に、接着手段を介して固着された固定板と、前記配線層に電気的に接続された回路素子とを有し、前記回路モジュールは、前記固定板に当接するビスを介して、前記筐体の内壁に固定されることを特徴とする。
本発明の回路モジュールおよび電子機器に依れば、実装基板を厚み方向に貫通する固定孔を、実装基板の外周端部と連続して形成している。即ち、外周端部と固定孔との間に位置する部分の実装基板を切除している。従って、実装基板の周辺部に固定孔を設けた場合でも、実装基板の部分的な機械的強度の低下が抑止されている。このことから、固定孔がビスにより固定された場合でも、ビスの押圧力による実装基板のひび割れを抑止することができる。
回路モジュール１の構成を説明する。図１（Ａ）は回路モジュール１の平面図であり、図１（Ｂ）はその断面図である。
実装基板２は、セットの形状により色々な形に加工されるが、ここでは矩形の形状で説明する。実装基板２の表面には半導体素子３Ａ等の回路素子が固着されている。実装基板２は、多層の配線構造がその内部に構成され、ここでは一例として４層の配線層から成る多層配線構造が形成されている。具体的には、下層から、第１の配線層１８Ａ、第２の配線層１８Ｂ、第３の配線層１８Ｃ、第４の配線層１８Ｄから成る４層の配線層が構成されている。そしてこれらの配線層１８は、第１の絶縁膜１２Ａ、第２の絶縁膜１２Ｂ、第３の絶縁膜１２Ｃを介して積層されている。更に、各配線層１８は、所望の箇所にて絶縁膜１２を貫通して電気的に接続されている。ここで、実装基板２に形成される配線層の数は、４層以外でも良く、例えば１層や２層等でも良い。更に、５層以上の多層配線でも良い。実装基板２の厚みは、例えば５００μｍ程度である。尚、実装基板２の平面的な形状は、回路モジュール１が内蔵される精密機器により、矩形以外の複雑な形状でも良い。
実装基板２の表面には、複数個の回路素子が実装されている。ここでは、回路素子として半導体素子３Ａ、３Ｅ、チップ素子３Ｂ、３Ｃが、実装基板２の表面に電気的に接続されて固着されている。これらの回路素子３は、実装基板２の表面から露出する配線層に電気的に固着されている。また、これらの回路素子を、実装基板２の裏面に固着しても良い。
半導体素子３Ａは例えば、トランジスタ、ダイオード、ＩＣチップ等である。ここではＩＣチップが、フェイスダウンの状態で実装基板２の表面に配置されている。フェイスダウンで実装される半導体素子３Ａには、アンダーフィルが下面に設けられる。
チップ素子３Ｂは、例えば、チップコンデンサ、チップ抵抗、インダクタ、コイルまたはセンサ等である。これらのチップ素子３Ｂは、半田または導電ペーストを介して、実装基板２から露出する配線層に電気的に接続されている。また、比較的小型のチップ素子３Ｃは、複数個が密集されて実装基板２上に固着されている。
外部端子５は、部分的に露出する配線層１８から成り、電気信号の入出力を行う部位である。また、実装基板２の表面および裏面の両面に、外部端子５を形成することも可能である。
第１および第２の固定板４Ａ、４Ｂは、中央部に円形のビス孔が設けられた円盤状の金属板である。これらの固定板は、実装基板２に穿設された固定孔９を被覆するように、実装基板２に固着されている。ここでは、第１の固定板４Ａが実装基板２の角部(または側辺)付近（紙面上では右上）に固着されている。第２の固定板４Ｂは、第１の固定板４Ａに対向する角部付近（紙面上では左下）の実装基板２に固着されている。ここで、固定板４を、実装基板２の各角部付近に４つ配置しても良い。このことにより、回路モジュール１の実装をより安定して行うことができる。また固定板４の形状は、矩形等の円形以外の形状でも良い。
図２を参照して、実装基板２の構造を説明する。図２（Ａ）は、半導体素子３Ａ等の回路素子３を除外した状態の実装基板２の状態を示している。図２（Ｂ）は、第１の固定孔９Ａが設けられる付近の実装基板２の拡大図である。
図２（Ａ）を参照して、実装基板２の表面には、最上層の配線層である第４の配線層１８Ｄが部分的に露出してパッドを構成している。具体的には、回路素子３の実装を行うためのパッドが、露出する第４の配線層１８Ｄにより形成されている。また、略円形に形成される固定孔９を囲むように、第４の配線層１８Ｄが実装基板２の表面に露出している。
第１の固定孔９Ａは、図３の如く、実装基板２を厚み方向に貫通して設けた孔であり、実装基板２の周辺部に設けられている。紙面上では、第１の固定孔９Ａは、実装基板２の上側の周辺部に形成されている。更に、第１の固定孔９Ａは、実装基板２の側辺の近傍に配置される。そして、第１の固定孔９Ａの内側と実装基板２の外周部が連続して形成されている。即ち、第１の固定孔９Ａの平面的な形状は、「ＣまたはΩ」の如き形状と成っている。
第２の固定孔９Ｂは、紙面上では、実装基板２の下側の周辺部に形成されている。また、第２の固定孔９Ｂは、閉じた円形に成っている。更に、第２の固定孔９Ｂを囲むように、第４の配線層１８Ｄが、円形に露出している。ここで、第２の固定孔９Ｂと、実装基板２の外周部との距離Ｄ１は、例えば０．５ｍｍ程度である。両者の距離がこの程度であれば、実装基板２の局所的な機械的強度の低下を抑止しでき、切除領域Ａ１を設けずに固定孔を形成することができる。
ここで図２Ａでは、実装される回路素子の電極が図示されているが、当然、配線等、通常の多層基板と同様に、色々なパターンが形成される。つまりリング状の第４の配線層１８Ｄは、この最表面の導電パターンと同一材料で、同時に形成される。
図２（Ｂ）を参照して、第１の固定孔９Ａを詳述する。上述したように、第１の固定孔９Ａは、実装基板２の外周端部と連続して形成されている。換言すると、実装基板２の、第１の固定孔９Ａと外周端部に挟まれる部分を切除している。つまり、リング状のパターンを仮に配置したと考えると、第４の配線層１８Ｄは、実装基板２と近接した領域を所定の幅で切除した如き形状である。ここでは、切除される領域をＡ１としている。このように、機械的強度が弱い領域Ａ１を予め切除することにより、使用状況下にてこの領域Ａ１が破損することを防止することができる。
また実装されるセットの精密度により不良を防止するために以下の対策を施しても良い。つまり実装基板２の絶縁材料に、ガラス繊維やフィラーが入っている場合は、この部分には、ビスが挿入されるため、少なくともこの切除領域Ａ１の側面、またはこの切除領域Ａ１と固定孔の内側側面を絶縁樹脂等でカバーし、ガラス繊維やフィラーが取れないような工夫が必要になる。また必要によっては、実装基板２のカット面全域を被覆しても良い。
図３を参照して、第１の固定孔９Ａと第１の固定板４Ａとの接続構造を説明する。
図３（Ａ）を参照して、固定板４は、円盤状の金属から成り、ビス孔４Ｃと固定孔９とが重畳するように、半田６を介して実装基板２に固着されている。具体的には、第４の配線層１８Ｄが、固定孔９を囲むように、実装基板２の下面に露出している。そして、露出する部分の第４の配線層１８Ｄに、第１の固定板４Ａが接着されることで、第１の固定板４Ａが実装基板２に固着される。導電性の接着剤を介して第１の固定板４Ａが実装基板２に固着されることから、第１の固定板４Ａは電気的に実装基板２に接続される。また、第１の固定板４Ａは、半導体素子等の他の回路素子と共に、実装基板２の表面に固着されている。従って、第１の固定板４Ａを含む全ての部品をリフロー工程にて、一括して実装基板2の表面に固着することが可能となる。
固定板４の材料としては薄い金属が好ましい。具体的には、固定板４の厚みは１００μｍから１５０μｍ程度とすることができる。このように、薄い金属から固定板４を形成することにより、ビスの押圧力が固定板４に作用した場合でも、固定板４自体が変形することで応力を吸収することができる。従って、ビスの押圧力による実装基板２の損傷を防止することができる。
更に、固定板４の材料としては、ニッケルを少なくとも表面に有する金属が好適である。その理由は、ニッケルは錆びにくく、ろう材に対して濡れ性があるからである。具体的には、固定板４としては、表面にニッケルのメッキ膜が形成されたＣｕやＦｅから成る金属板、ニッケルから成る金属板が採用される。ＡｕやＡｇでも良いが、メッキ膜を形成するコストを考慮すると、固定板４としてはニッケルから成る金属板を採用することが好ましい。尚、ニッケルを固定板４の材料として採用する場合は、還元処理されたニッケルを使用することが好ましい。還元処理とは、ニッケルの表面に水素ガス等を吹き付けながら加熱する処理である。この処理を行うことにより、ニッケルの表面が錆びるのを防止することが可能となる。また、固定板４の材料として、アルミニウムを採用することも可能である。
例えば、駆動部やセンサ部を有する精密機器等のセットでは、酸化物等のパーティクル等がその内部で発生した場合、不具合が起きる。アルミニウムは、その表面に酸化アルミニウム（アルマイト）が形成される。この酸化物は、緻密でアルミニウムに密着しているため、ごみの発生が無い。一方、本形態の固定板４は、防錆性に優れた材料であることから、上記した精密機器の筐体内部への適用が可能である。
図３（Ｂ）を参照して、第１の固定孔９Ａを覆うように、第１の固定板４Ａが実装基板２に固着されている。第１の固定孔９Ａは、実装基板２の外周部と連続して形成されているので、閉じた円形と成っていない。従って、固定用のビスを第１の固定孔９Ａに直に固着するのは困難である。そこで、本形態では、円盤状の第１の固定板４Ａを、第１の固定孔９Ａを覆うように実装基板２に固着している。そして、固定を行うビスは、第１の固定板４Ａに当接する。このことにより、第１の固定板４Ａを介して、実装基板２を固定することができる。また、切断線Ｌ１の箇所にて、第１の固定板４Ａを切断しても良い。このことにより、実装基板２の外周端部から突出する部分の、第１の固定板４Ａが除去される。
図４（Ａ）の断面図を参照して、固定板４は、固定孔９を覆うように実装基板２に固着されている。そして、ビス孔４Ｃを貫通するビス８Ａが、固定板９を押圧ねじ止めすることにより、実装基板２が固定されている。
ビス８Ａは、ヘッド８Ｂの下部が固定板４を押圧することで、回路モジュール１を固定する機能を有する。また、ビスのヘッド８Ｂは、固定孔９の内部から固定板４に直に当接している。従って、固定板４を介して、ビス８Ａと第１の配線層１８Ａとは電気的に接続されている。即ち、本形態の回路モジュール１では、固定板４を外部端子の一つとして用いることができる。一例として、固定板４およびビス８Ａを介して、第１の配線層１８Ａを接地電位に接続することもできる。更に、ヘッド８Ｂは、実装基板２に設けた固定孔９に収納されている。従って、ヘッド８Ｂは、実装基板２の厚み部分に収納される。
図４（Ｂ）は、固定孔９が形成される箇所の平面拡大図である。この図を参照して、固定孔９、ビスのヘッド８Ｂおよびビス孔４Ｃは円形の平面的形状となっている。そして、これら３つの構成要素は、同心円の如き関連構成となっている。これらの大小関係は、固定孔９＞ヘッド８Ｂ＞ビス孔４Ｃの順番で大きく形成される。固定孔９がビスのヘッド８Ｂよりも大きく形成されることにより、ヘッド８Ｂを固定孔に収納させることができる。更に、ビスのヘッド８Ｂがビス孔４Ｃよりも大きく形成されることにより、ヘッド８Ｂにて、固定板４を押圧することができる。また、ビスのヘッド８Ｂには、ドライバーの先端部が嵌合するための凹部が形成されており、この凹部を介してビスを回転させることで、実装基板２の固定が行われる。
また図面では示していないが、本願の実装基板は放熱手段として有効である。例えば半導体チップの実装面として第４の配線層１８Ｄを形成し、これが第３、第２および第１の配線層と電気的に接続されていれば、半導体チップで発生した熱が固定板４に伝わり、この固定板４が精密機器の金属部分、例えばシャーシーの内側に接続されれば、そのまま放熱させることができる。近年、小型で高密度の精密機器があるが、このように固定板４を介せば、放熱でき、その分駆動能力を向上させることができる。
次に図５の断面図を参照して、回路モジュール１の実装構成を説明する。
ここでは、回路モジュール１が基板２０に固定されている。具体的には、基板２０の凸部２１に埋め込まれるビス８Ａのねじ作用により、回路モジュール１が基板２０に固定されている。
実装基板２は、ここでは、第１の配線層１８Ａおよび第２の配線層１８Ｂから成る２層の配線層が形成されている。更に、実装基板２の表面および裏面の両面に、半導体素子３Ａ等の回路素子が固着されている。このように、実装基板２の両面に回路素子を固着することにより、回路モジュール１の実装密度を向上させることができる。
回路装置１０は、複数の素子が樹脂封止されたパッケージである。具体的には、半導体素子１１および受動素子１４が回路装置１０に内蔵されている。また、複数の素子により１つのシステムが内部に構築されたＳＩＰ（System In Package）を回路装置１０として採用することができる。このように、複数の素子がパッケージ化された回路装置１０を実装させることにより、実装基板２への回路素子の実装を簡略化することができる。更に、全ての回路素子を、リフロー工程にて面実装を行うことができる。
上記した回路モジュール１の実装構造により、半導体素子３Ａ等の回路素子の接続信頼性を向上させることが可能となる。具体的には、回路モジュール１が実装される基板２０と、半導体素子３Ａ等の回路素子とは熱膨張係数が大きく異なる。例えば、基板２０としてアルミニウムを採用した場合は、その熱膨張係数は２３×１０−６／℃である。それに対して、半導体素子３Ａの熱膨張係数は、２．６×１０−６／℃である。従って、基板２０に直に半導体素子３Ａを固着した場合は、大きな熱応力が発生することから、半導体素子３Ａの接続信頼性は確保できない。そこで、本形態では、柔軟性を有する実装基板２に半導体素子３Ａ等の回路素子を固着して、この実装基板２を基板２０に固定している。このことにより、実装基板２により熱応力が緩衝されるので、半導体素子３Ａ等の回路素子の接続信頼性を確保することができる。
以上説明したように、切除領域Ａ１を設け、この切除領域Ａ１は、所定の間隔を有する。従って、お互いにその側面がこすれることが無いので、フィラー等の落下を防止できる。更に、固定孔の周りに、金属からなる導電パターンおよび固定板が配置されるので、固定孔周囲の平坦度も維持できる。よつて、モジュールとして固定が信頼性高く実現でき、駆動部やセンサ部を有する電子機器の誤動作も防止できる。
本発明の回路モジュールを示す平面図（Ａ）、断面図（Ｂ）である。 本発明の回路モジュールを示す平面図（Ａ）、平面図（Ｂ）である。 本発明の回路モジュールを示す断面図（Ａ）、斜視図（Ｂ）である。 本発明の回路モジュールを示す断面図（Ａ）、平面図（Ｂ）である。 本発明の回路モジュールの実装構造を示す断面図である。 従来の実装基板を示す断面図（Ａ）−（Ｄ）である。
符号の説明
１ 回路モジュール
２ 実装基板
３Ａ 半導体素子
３Ｂ チップ素子
３Ｃ チップ素子
４ 固定板
４Ｃ ビス孔
５ 外部端子
６ 半田
７ 被覆樹脂
８Ａ ビス
８Ｂ ヘッド
９ 固定孔
１２Ａ 第1の絶縁膜
１２Ｂ 第２の絶縁膜
１２Ｃ 第３の絶縁膜
１８Ａ 第1の配線層
１８Ｂ 第２の配線層
１８Ｃ 第３の配線層
１８Ｄ 第４の配線層

Claims (7)

  1. 一主面に配線層が露出する実装基板と、
    前記配線層に電気的に接続された回路素子と、
    前記実装基板を厚み方向に貫通して設けられた固定孔とを具備し、
    前記固定孔を、前記実装基板の外周端部と連続して形成することを特徴とする回路モジュール。
  2. 前記固定孔と重畳する領域の前記実装基板の表面に固着された固定板を具備し、
    前記固定板には、前記固定孔よりも小さいビス穴が形成されることを特徴とする請求項１記載の回路モジュール。
  3. 複数個の前記固定孔が前記実装基板に形成され、
    前記実装基板の外周端部に接近した前記固定孔を、前記外周端部と連続して形成することを特徴とする請求項１記載の回路モジュール。
  4. 前記固定孔の周辺部には配線層が露出し、
    前記固定板は、前記配線層に導電性接着剤を介して固着されることを特徴とする請求項１記載の回路モジュール。
  5. 前記固定板は、Ｎｉを含む金属から成ることを特徴とする請求項２記載の回路モジュール。
  6. 少なくとも１層の配線層を有する実装基板と、
    前記実装基板側辺の近傍に設けられ、前記側辺と連続して開口された固定孔と、
    前記固定孔の周囲にＣ状に露出した前記配線層に、接着手段を介して固着された固定板と、
    前記配線層に電気的に接続された回路素子とを有することを特徴とする回路モジュール。
  7. 筐体と、前記筐体に内蔵される回路モジュールを具備し、
    前記回路モジュールは、少なくとも１層の配線層を有する実装基板と、前記実装基板側辺の近傍に設けられ、前記側辺と連続して開口された固定孔と、前記固定孔の周囲にＣ状に露出した前記配線層に、接着手段を介して固着された固定板と、前記配線層に電気的に接続された回路素子とを有し、
    前記回路モジュールは、前記固定板に当接するビスを介して、前記筐体の内壁に固定されることを特徴とする電子機器。
JP2004222820A 2004-07-30 2004-07-30 回路モジュール Expired - Fee Related JP4636827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004222820A JP4636827B2 (ja) 2004-07-30 2004-07-30 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004222820A JP4636827B2 (ja) 2004-07-30 2004-07-30 回路モジュール

Publications (2)

Publication Number Publication Date
JP2006041410A true JP2006041410A (ja) 2006-02-09
JP4636827B2 JP4636827B2 (ja) 2011-02-23

Family

ID=35906044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004222820A Expired - Fee Related JP4636827B2 (ja) 2004-07-30 2004-07-30 回路モジュール

Country Status (1)

Country Link
JP (1) JP4636827B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002923A1 (ja) * 2012-06-26 2014-01-03 株式会社村田製作所 実装基板および発光装置
WO2015053139A1 (ja) * 2013-10-07 2015-04-16 日立オートモティブシステムズ株式会社 電力変換装置
WO2023074130A1 (ja) * 2021-10-25 2023-05-04 ソニーグループ株式会社 電子回路及び電子機器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613189U (ja) * 1992-07-28 1994-02-18 京セラ株式会社 回路基板締結機構
JPH0741985U (ja) * 1993-12-24 1995-07-21 富士通テン株式会社 端子板の固定構造
JPH08335752A (ja) * 1995-04-04 1996-12-17 Matsushita Electric Ind Co Ltd フレキシブル配線板およびその製造方法
JPH11317570A (ja) * 1998-05-06 1999-11-16 Seiko Epson Corp 電子機器
JPH11354946A (ja) * 1998-06-04 1999-12-24 Matsushita Electric Ind Co Ltd 電子機器におけるプリント基板のアース方法及びアース構造
JP2000049424A (ja) * 1998-07-29 2000-02-18 Canon Inc プリント回路基板
JP2001036265A (ja) * 1999-06-11 2001-02-09 Samsung Electronics Co Ltd プリント基板装着器具を有する電子システム
JP2003023273A (ja) * 2001-07-06 2003-01-24 Kitagawa Ind Co Ltd プリント配線板のネジ取付構造、プリント配線板の接地構造、及び薄板状部材
JP2004014580A (ja) * 2002-06-03 2004-01-15 Nec Corp 印刷配線板の金具取付構造

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613189U (ja) * 1992-07-28 1994-02-18 京セラ株式会社 回路基板締結機構
JPH0741985U (ja) * 1993-12-24 1995-07-21 富士通テン株式会社 端子板の固定構造
JPH08335752A (ja) * 1995-04-04 1996-12-17 Matsushita Electric Ind Co Ltd フレキシブル配線板およびその製造方法
JPH11317570A (ja) * 1998-05-06 1999-11-16 Seiko Epson Corp 電子機器
JPH11354946A (ja) * 1998-06-04 1999-12-24 Matsushita Electric Ind Co Ltd 電子機器におけるプリント基板のアース方法及びアース構造
JP2000049424A (ja) * 1998-07-29 2000-02-18 Canon Inc プリント回路基板
JP2001036265A (ja) * 1999-06-11 2001-02-09 Samsung Electronics Co Ltd プリント基板装着器具を有する電子システム
JP2003023273A (ja) * 2001-07-06 2003-01-24 Kitagawa Ind Co Ltd プリント配線板のネジ取付構造、プリント配線板の接地構造、及び薄板状部材
JP2004014580A (ja) * 2002-06-03 2004-01-15 Nec Corp 印刷配線板の金具取付構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002923A1 (ja) * 2012-06-26 2014-01-03 株式会社村田製作所 実装基板および発光装置
US9236357B2 (en) 2012-06-26 2016-01-12 Murata Manufacturing Co., Ltd. Mounting substrate and light emitting device
WO2015053139A1 (ja) * 2013-10-07 2015-04-16 日立オートモティブシステムズ株式会社 電力変換装置
JPWO2015053139A1 (ja) * 2013-10-07 2017-03-09 日立オートモティブシステムズ株式会社 電力変換装置
US9814154B2 (en) 2013-10-07 2017-11-07 Hitachi Automotive Systems, Ltd. Power converter
WO2023074130A1 (ja) * 2021-10-25 2023-05-04 ソニーグループ株式会社 電子回路及び電子機器

Also Published As

Publication number Publication date
JP4636827B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101253401B1 (ko) 본딩용 패드의 제조 방법
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2007088313A (ja) 半導体装置
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP2001308260A (ja) 半導体装置
JP2009141169A (ja) 半導体装置
JP2007317838A (ja) 回路装置および表面実装コイル
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP2010016330A (ja) 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2000138317A (ja) 半導体装置及びその製造方法
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP4636827B2 (ja) 回路モジュール
JP2006339277A (ja) 接続用基板及びその製造方法
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
JP2005183836A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
JP2013211497A (ja) 部品接合構造
JP2016082022A (ja) 回路モジュール
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
JP2011066122A (ja) 回路基板
JP5481701B2 (ja) 電子装置および電子装置の製造方法
JP2009123781A (ja) 回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees