CN111933636A - 一种半导体封装结构以及封装方法 - Google Patents

一种半导体封装结构以及封装方法 Download PDF

Info

Publication number
CN111933636A
CN111933636A CN202011029007.8A CN202011029007A CN111933636A CN 111933636 A CN111933636 A CN 111933636A CN 202011029007 A CN202011029007 A CN 202011029007A CN 111933636 A CN111933636 A CN 111933636A
Authority
CN
China
Prior art keywords
circuit board
electromagnetic shielding
groove
layer
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011029007.8A
Other languages
English (en)
Other versions
CN111933636B (zh
Inventor
周小磊
刘鹏
康文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxshare Electronic Technology Kunshan Ltd
Original Assignee
Luxshare Electronic Technology Kunshan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luxshare Electronic Technology Kunshan Ltd filed Critical Luxshare Electronic Technology Kunshan Ltd
Priority to CN202011029007.8A priority Critical patent/CN111933636B/zh
Publication of CN111933636A publication Critical patent/CN111933636A/zh
Priority to US17/380,329 priority patent/US11764163B2/en
Application granted granted Critical
Publication of CN111933636B publication Critical patent/CN111933636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装结构以及封装方法，该结构包括：电路板，包括至少一个电磁屏蔽区和位于电磁屏蔽区一侧的非电磁屏蔽区，电路板内部包括N层依次堆叠的金属线路层，以及位于相邻金属线路层之间的绝缘层；非屏蔽模组位于非电磁屏蔽区，屏蔽模组位于电磁屏蔽区；薄膜封装层，位于电路板的第一表面侧，薄膜封装层覆盖非电磁屏蔽区和电磁屏蔽区；电磁屏蔽结构，覆盖电磁屏蔽区，与电路板构成密闭空间。本发明实施例提供的技术方案，降低了半导体封装结构的尺寸，提高了半导体封装结构的集成度。

Description

一种半导体封装结构以及封装方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体封装结构以及封装方法。
背景技术
在电子封装制程中，随着封装尺寸朝着小型化的趋势发展，半导体封装结构中电子器件距离过近时，容易发生信号串扰，尤其是高频模拟芯片，其可靠性容易受到外界的电磁信号的干扰。因此对于有一些电子器件的封装需要设置对应的电磁屏蔽结构，电磁屏蔽结构可以消除电磁干扰对于该电子器件带来的不利影响。
现有的电磁屏蔽结构采用金属盖，导致半导体封装结构的整体尺寸太大，与半导体封装结构高集成度以及小型化的发展趋势是矛盾的。
发明内容
有鉴于此，本发明实施例提供了一种半导体封装结构以及封装方法，降低了半导体封装结构的尺寸，提高了半导体封装结构的集成度。
第一方面，本发明实施例提供了一种半导体封装结构，包括：电路板，包括至少一个电磁屏蔽区和位于所述电磁屏蔽区一侧的非电磁屏蔽区，所述电路板内部包括N层依次堆叠的金属线路层，以及位于相邻所述金属线路层之间的绝缘层，N层所述金属线路层通过所述绝缘层上的导电过孔电连接，位于所述电路板第一表面非电磁屏蔽区的第一焊盘、电磁屏蔽区的第二焊盘以及位于所述电路板第一表面的电源接地线通过导电过孔与所述金属线路层电连接，所述金属线路层包括天线结构和电源接地线与信号线混合分布线路层，N为大于或等于1的整数；非屏蔽模组和屏蔽模组，位于所述电路板的第一表面，其中，所述非屏蔽模组位于所述非电磁屏蔽区，所述屏蔽模组位于所述电磁屏蔽区，所述非屏蔽模组的连接端通过导电线与所述第一焊盘电连接，所述屏蔽模组的连接端位于所述第二焊盘远离所述电路板一侧的表面，且与所述第二焊盘电连接；薄膜封装层，位于所述电路板的第一表面侧，所述薄膜封装层覆盖所述非电磁屏蔽区和所述电磁屏蔽区；电磁屏蔽结构，覆盖所述电磁屏蔽区，且与所述电路板构成密闭空间。
第二方面，本发明实施例提供了一种半导体结构的封装方法，包括：
提供电路板，其中，所述电路板包括至少一个电磁屏蔽区和位于所述电磁屏蔽区一侧的非电磁屏蔽区，所述电路板内部包括N层依次堆叠的金属线路层，以及位于相邻所述金属线路层之间的绝缘层，N层所述金属线路层通过所述绝缘层上的导电过孔电连接，位于所述电路板第一表面非电磁屏蔽区的第一焊盘、电磁屏蔽区的第二焊盘以及位于所述电路板第一表面的电源接地线通过导电过孔与所述金属线路层电连接，所述金属线路层包括天线结构和电源接地线与信号线混合分布线路层，N为大于或等于1的整数；
在所述电路板的第一表面形成非屏蔽模组和屏蔽模组，其中，所述非屏蔽模组位于所述非电磁屏蔽区，所述屏蔽模组位于所述电磁屏蔽区，所述非屏蔽模组的连接端通过导电线与所述第一焊盘电连接，所述屏蔽模组的连接端位于所述第二焊盘远离所述电路板一侧的表面，且与所述第二焊盘电连接；
在所述电路板的第一表面侧形成薄膜封装层，所述薄膜封装层覆盖所述非电磁屏蔽区和所述电磁屏蔽区；
在所述屏蔽模组远离所述电路板的一侧形成电磁屏蔽结构，且所述电磁屏蔽结构与所述电路板构成密闭空间。
本实施例提供的技术方案，屏蔽模组的连接端位于第二焊盘远离电路板一侧的表面，屏蔽模组通过第二焊盘、导电过孔、金属线路层以及第一焊盘与非屏蔽模组的连接端实现电连接。电磁屏蔽结构，覆盖电磁屏蔽区，与电路板构成密闭空间，用于屏蔽电磁信号对于屏蔽模组的干扰。由于非屏蔽模组所在的非电磁屏蔽区处的薄膜封装层没有设置电磁屏蔽结构，在没有增加非屏蔽模组所在的非电磁屏蔽区高度的基础上，小尺寸的电磁屏蔽结构，降低了半导体封装结构的尺寸，进而提高了半导体封装结构的集成度。
附图说明
图1为本发明实施例提供的一种半导体封装结构的剖面结构示意图；
图2为本发明实施例提供的一种电路板的剖面结构示意图；
图3为图2示出的电路板的俯视图；
图4为本发明实施例提供的一种天线结构的结构示意图；
图5为本发明实施例提供的另一种半导体封装结构的剖面结构示意图；
图6为图5示出的半导体封装结构的轴测图；
图7为本发明实施例提供的一种半导体结构的封装方法流程图；
图8-图12为本发明实施例提供的一种半导体结构的封装方法各步骤对应的结构示意图；
图13为本发明实施例提供的另一种半导体结构的封装方法流程图；
图14-图20为本发明实施例提供的一种半导体结构的封装方法各步骤对应的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如上述背景技术中所述，现有的半导体封装结构中，对于屏蔽模组进行封装之后的结构尺寸太大，与半导体高集成度和小型化的发展趋势是矛盾的。究其原因，现有的半导体封装结构中，通常采用金属盖罩住包含屏蔽模组的半导体封装结构之上，用来屏蔽电磁信号的干扰。该金属盖并不是和屏蔽模组的半导体封装结构一起形成，而是采用冲压成型或者铸造工艺形成一个具有容纳封装结构的金属盖，其整体尺寸一般都较大导致半导体封装结构的整体尺寸太大，与半导体封装结构高集成度和小型化的发展趋势是矛盾的。
针对上述技术问题，本发明实施例提供了如下技术方案：
图1为本发明实施例提供的一种半导体封装结构的剖面结构示意图。图2为本发明实施例提供的一种电路板的剖面结构示意图。图3示出了图2中电路板的俯视图。需要说明的是，图3中示出的电路板的俯视图不包括薄膜封装层104以及薄膜封装层104远离电路板101一侧的膜层。
参见图1、图2和图3，该半导体封装结构包括：电路板101，其中，电路板101包括至少一个电磁屏蔽区10A和位于电磁屏蔽区10A一侧的非电磁屏蔽区10B，电路板101内部包括N层依次堆叠的金属线路层，以及位于相邻金属线路层之间的绝缘层，N层金属线路层通过绝缘层上的导电过孔101-18电连接，位于电路板101第一表面101A非电磁屏蔽区10B的第一焊盘1024、位于电磁屏蔽区10A的第二焊盘以及位于电路板101第一表面101A的电源接地线101-19通过导电过孔101-18与金属线路层电连接，金属线路层包括天线结构和电源接地线与信号线混合分布线路层，N为大于或等于1的整数；非屏蔽模组102和屏蔽模组103，分别位于电路板101的第一表面101A，其中，非屏蔽模组102位于非电磁屏蔽区10B，屏蔽模组103位于电磁屏蔽区10A，非屏蔽模组102的连接端1023通过导电线1022与第一焊盘1024电连接，屏蔽模组103的连接端（图1未示出）位于第二焊盘（图1未示出）远离电路板101一侧的表面，且与第二焊盘（图1未示出）电连接；薄膜封装层104，位于电路板101的第一表面101A侧，薄膜封装层104覆盖非电磁屏蔽区10B和电磁屏蔽区10A；电磁屏蔽结构20，与电路板101构成密闭空间，且覆盖电磁屏蔽区10A。
示例性的，参见图2，N等于8，电路板101包括8层依次堆叠的金属线路层，电路板101包括第一金属线路层101-2、第二金属线路层101-4、第三金属线路层101-6、第四金属线路层101-8、第五金属线路层101-10、第六金属线路层101-12、第七金属线路层101-14以及第八金属线路层101-16。绝缘层包括第一绝缘层101-1、第二绝缘层101-3、第三绝缘层101-5、第四绝缘层101-7、第五绝缘层101-9、第六绝缘层101-11、第七绝缘层101-13、第八绝缘层101-15和第九绝缘层101-17。其中第一绝缘层101-1远离第一金属线路层101-2的表面作为电路板101的第一表面101A。导电过孔101-18实现金属线路层之间的电连接。图4是本发明实施例提供的一种天线结构的结构示意图。参见图4，第一金属线路层101-2和第八金属线路层101-16包括天线结构101-20和电源接地线与信号线混合分布线路层（未示出），其余金属线路层包括电源接地线信号混合分布线路层，且通过导电过孔101-18实现电连接。示例性的，位于电路板101第一表面101A的电源接地线101-19是实心金属层，金属选用导电性能良好的铜材料。且电源接地线与信号线混合分布线路层和导电过孔101-18填充的材料也可以选择导电性良好的金属铜。金属线路层之间的绝缘层可以选择绝缘性阻焊材料，用于实现金属线路层之间的电绝缘。需要说明的是，图4示出的是第一金属线路层101-2和第八金属线路层101-16设置的一种天线结构101-20的结构设置。本发明实施例中的天线结构101-20包括但不限于图4示出的天线结构101-20的结构设置。电源接地线与信号线混合分布线路层的含义是指：分布在同一层的与电源接地线电连接的线路层以及与信号线电连接的线路层。信号线是非屏蔽模组102和屏蔽模组103内部用于传输数据信号的信号线。与信号线电连接的线路层通过导电过孔101-18和非屏蔽模组102和屏蔽模组103内部用于传输数据信号的信号线。
薄膜封装层104一方面可以用于保护非屏蔽模组102和屏蔽模组103在封装过程中被损坏，另一方面可以绝缘隔离屏蔽模组103和电磁屏蔽结构20。示例性的，薄膜封装层104可以选择绝缘的填充料，该填充料可以选取粘度比较小的热固性材料。
本实施例提供的技术方案，屏蔽模组103的连接端位于第二焊盘远离电路板101一侧的表面，屏蔽模组103通过第二焊盘、导电过孔101-18、金属线路层以及第一焊盘1024与非屏蔽模组102的连接端1023实现电连接。电磁屏蔽结构20，覆盖电磁屏蔽区10A，并且与电路板101构成密闭空间，用于屏蔽电磁信号对于屏蔽模组103的干扰。由于非屏蔽模组102所在的非电磁屏蔽区10B处的薄膜封装层104没有设置电磁屏蔽结构20，在没有增加非屏蔽模组102所在的非电磁屏蔽区10B高度的基础上，小尺寸的电磁屏蔽结构20，降低了半导体封装结构的尺寸，进而提高了半导体封装结构的集成度。
图5是本发明实施例提供的另一种半导体封装结构的剖面结构示意图。可选地，参见图5，非电磁屏蔽区10B的薄膜封装层104远离电路板101一侧的表面设置有第一凹槽104A。非电磁屏蔽区10B的薄膜封装层104远离电路板101一侧的表面设置有第一凹槽104A的深度大于或等于100微米，且小于或等于300微米。非电磁屏蔽区10B的薄膜封装层104远离电路板101一侧的表面设置有第一凹槽104A，降低了非屏蔽模组102所在的非电磁屏蔽区10B高度，降低了半导体封装结构的尺寸，进而提高了半导体封装结构的集成度。
图6为图5的轴测图。可选地，在上述技术方案的基础上，参见图5和图6，电磁屏蔽区10A的薄膜封装层104设置有第二凹槽105，半导体结构的封装结构还包括导电填充屏蔽墙106和电磁屏蔽溅射涂层108；第二凹槽105露出电路板101第一表面101A的电源接地线101-19，第二凹槽105的底面在电路板101的投影位于电源接地线101-19在电路板101的投影内；导电填充屏蔽墙106，位于第二凹槽105；电磁屏蔽溅射涂层108位于电磁屏蔽区10A的薄膜封装层104远离电路板101的一侧的表面，且延伸至薄膜封装层104的侧面以及所述电路板101的侧面，导电填充屏蔽墙106和电磁屏蔽溅射涂层108构成电磁屏蔽结构20。
具体的，导电填充屏蔽墙106和电源接地线101-19电连接，进而电磁屏蔽结构20与金属线路层中的电源接地线101-19电连接。且电路板101、导电填充屏蔽墙106和电磁屏蔽溅射涂层108构成密闭空间，可以很好的将电磁干扰信号屏蔽在屏蔽模组103外。电磁屏蔽溅射涂层108相比现有技术中的金属盖，厚度大大降低，且电磁屏蔽溅射涂层108仅仅覆盖电磁屏蔽区10A的薄膜封装层104远离电路板101的一侧的表面，因此大大降低了半导体封装结构的横向尺寸和纵向尺寸。且在非电磁屏蔽区10B的薄膜封装层104远离电路板101一侧的表面设置有第一凹槽104A，降低了非屏蔽模组102所在的非电磁屏蔽区10B高度，降低了半导体封装结构的尺寸，进而提高了半导体封装结构的集成度。可选地，电磁屏蔽溅射涂层108的厚度大于或等于2微米，且小于或等于10微米。
具体的，第二凹槽105露出电路板101第一表面101A的电源接地线101-19，第二凹槽105的底面在电路板101的投影位于电源接地线101-19在电路板101的投影内，示例性的，参见图3，电源接地线101-19的宽度大于或等于100微米，第二凹槽105露出电路板101第一表面101A的电源接地线101-19小于或等于50微米，即第二凹槽105的底面宽度小于或等于50微米，以保证导电填充屏蔽墙106靠近电路板101的一端完全与电源接地线101-19接触并且电连接。
可选地，在上述技术方案的基础上，参见图5，非屏蔽模组102包括通信裸芯片，屏蔽模组103包括射频模组，半导体封装结构还包括芯片粘结层1021，芯片粘结层1021，位于电路板101的第一表面101A；通信裸芯片，位于芯片粘结层1021远离电路板101的一侧的表面。具体的，非屏蔽模组102采用通信裸芯片，通信裸芯片是通过晶圆切割而来，通信裸芯片的高度大约是200微米左右，芯片粘结层1021的厚度大于或等于10微米，且小于或等于30微米，导电线1022的直径大于或等于10微米，且小于或等于25微米，相比封装好的通信芯片，本实施例采用的通信裸芯片尺寸更小，进而减小了非电磁屏蔽区10B的面积，非屏蔽模组102和屏蔽模组103之间的互联距离缩减，提高了半导体封装结构的集成度，且非屏蔽模组102和屏蔽模组103之间的电信号传输距离缩减，使得半导体封装结构的信号响应速度更快。通信裸芯片控制天线结构101-20用于接收或者发射电磁波信号。射频模组用于对电磁波信号进行处理，并通过通信裸芯片将电磁波通过天线结构发射出去。
可选地，参见图5，在电磁屏蔽区10A的薄膜封装层104远离电路板101的方向上，第二凹槽105依次包括纵截面图形为倒梯形的第一子凹槽1051和纵截面图形为矩形的第二子凹槽1052，第一子凹槽1051露出电路板101第一表面101A的电源接地线101-19，其中第二子凹槽1052与第一子凹槽1051连通，且第一子凹槽1051的最大宽度小于第二子凹槽1052的宽度，第一子凹槽1051和第二子凹槽1052构成第二凹槽105。具体的，第一子凹槽1051的最大宽度小于第二子凹槽1052的宽度，便于导电填充屏蔽墙106选用的焊料从第二子凹槽1052进入，填充满第二凹槽105。示例性的，第二子凹槽1052的宽度是第一子凹槽1051的底面宽度（最小宽度）的3至6倍。示例性的，电源接地线101-19的宽度大于或等于100微米，第一子凹槽1051露出电路板101第一表面101A的电源接地线101-19小于或等于50微米，即第一子凹槽1051的底面宽度小于或等于50微米。可选地，第一子凹槽1051的深度大于整个第二凹槽105深度的1/2，在实现了导电填充屏蔽墙106和电源接地线101-19电连接的基础上，减少第二凹槽105的横向尺寸，保证了半导体封装结构具有预设机械强度。
可选地，在上述技术方案的基础上，参见图5，半导体结构的封装结构还包括导电球107，位于电路板101与第一表面101A相对的第二表面101B，通过导电过孔101-18与金属线路层电连接。
示例性的，导电球107为导电锡球。可选地，导电球107的高度大于或等于250微米，且小于或等于500微米。导电球107的设置，提供了半导体封装结构在电路板101的第二表面101B和其他器件进行电连接的互联接口。需要说明的是，在导电球107与其他器件进行电连接时，需要对导电球107加热融化，将导电球107和其他器件焊接在一起。
本发明实施例还提供了一种半导体结构的封装方法。图7为本发明实施例提供的一种半导体结构的封装方法流程图。参见图7，该封装方法包括如下步骤：
步骤110、提供电路板，其中，电路板包括至少一个电磁屏蔽区和位于电磁屏蔽区一侧的非电磁屏蔽区，电路板内部包括N层依次堆叠的金属线路层，以及位于相邻金属线路层之间的绝缘层，N层金属线路层通过绝缘层上的导电过孔电连接，位于电路板第一表面非电磁屏蔽区的第一焊盘、电磁屏蔽区的第二焊盘以及位于电路板第一表面的电源接地线通过导电过孔与金属线路层电连接，金属线路层包括天线结构和电源接地线与信号线混合分布线路层，N为大于或等于1的整数。
需要说明的是，图2是本发明实施例提供的电路板的剖面结构示意图。图9是本发明实施例提供的电路板的俯视图。参见图2、图8和图9，提供电路板101，其中，电路板101包括至少一个电磁屏蔽区10A和位于电磁屏蔽区10A一侧的非电磁屏蔽区10B，电路板101内部包括N层依次堆叠的金属线路层，以及位于相邻金属线路层之间的绝缘层，N层金属线路层通过绝缘层上的导电过孔101-18电连接，位于电路板101第一表面101A非电磁屏蔽区10B的第一焊盘1024、位于电磁屏蔽区10A的第二焊盘1025以及位于电路板101第一表面101A的电源接地线101-19通过导电过孔101-18与金属线路层电连接，金属线路层包括天线结构和电源接地线与信号线混合分布线路层，N为大于或等于1的整数。
示例性的，参见图2，N等于8，电路板101包括8层依次堆叠的金属线路层。其中第一绝缘层101-1远离第一金属线路层101-2的表面作为电路板101的第一表面101A。导电过孔101-18实现金属线路层之间的电连接。参见图4，第一金属线路层101-2和第八金属线路层101-16包括天线结构101-20和电源接地线与信号线混合分布线路层（未示出），其余金属线路层包括电源接地线信号混合分布线路层，且通过导电过孔101-18实现电连接。示例性的，位于电路板101第一表面101A的电源接地线101-19是实心金属层，金属选用导电性能良好的铜材料。且电源接地线与信号线混合分布线路层和导电过孔101-18填充的材料也可以选择导电性良好的金属铜。金属线路层之间的绝缘层可以选择绝缘性阻焊材料，用于实现金属线路层之间的电绝缘。需要说明的是，图4示出的是第一金属线路层101-2和第八金属线路层101-16设置的一种天线结构101-20的结构设置。本发明实施例中的天线结构101-20包括但不限于图4示出的天线结构101-20的结构设置。电源接地线与信号线混合分布线路层的含义是指：分布在同一层的与电源接地线电连接的线路层以及与信号线电连接的线路层。
步骤120、在电路板的第一表面形成非屏蔽模组和屏蔽模组，其中，非屏蔽模组位于非电磁屏蔽区，屏蔽模组位于电磁屏蔽区，非屏蔽模组的连接端通过导电线与第一焊盘电连接，屏蔽模组的连接端位于第二焊盘远离电路板一侧的表面，且与第二焊盘电连接。
参见图10和图3，在电路板101的第一表面101A形成非屏蔽模组102和屏蔽模组103，其中，非屏蔽模组102位于非电磁屏蔽区10B，屏蔽模组103位于电磁屏蔽区10A，非屏蔽模组102的连接端1023通过导电线1022与第一焊盘1024电连接，屏蔽模组103的连接端位于第二焊盘远离电路板101一侧的表面，且与第二焊盘电连接。
可选地，参见图10，在电路板101的第一表面形成非屏蔽模组和屏蔽模组包括：在电路板101的第一表面101A形成芯片粘结层1021：在芯片粘结层1021远离电路板101的一侧形成通信裸芯片，通信裸芯片作为非屏蔽模组102；通过倒装焊接工艺或者表面贴片工艺在电路板101的第一表面101A形成屏蔽模组103，其中屏蔽模组103包括射频模块。射频模块示例性的可以包括射频芯片。
具体的，非屏蔽模组102采用通信裸芯片，通信裸芯片是通过晶圆切割而来，相比封装好的通信芯片，本实施例采用的通信裸芯片尺寸更小，进而减小了非电磁屏蔽区10B的面积，非屏蔽模组102和屏蔽模组103之间的互联距离缩减，提高了半导体封装结构的集成度，且非屏蔽模组102和屏蔽模组103之间的电信号传输距离缩减，使得半导体封装结构的信号响应速度更快。通信裸芯片控制天线结构101-20用于接收或者发射电磁波信号。射频模组用于对电磁波信号进行处理，并通过通信裸芯片将电磁波通过天线结构发射出去。
步骤130、在电路板的第一表面侧形成薄膜封装层，薄膜封装层覆盖非电磁屏蔽区和电磁屏蔽区。
参见图11，在电路板101的第一表面101A侧形成薄膜封装层104，薄膜封装层104覆盖非电磁屏蔽区10B和电磁屏蔽区10A。需要说明的是，可以通过整面热注塑后固化工艺形成覆盖非电磁屏蔽区10B和电磁屏蔽区10A的整面的薄膜封装层104。
步骤140、在屏蔽模组远离所述电路板的一侧形成电磁屏蔽结构，且电磁屏蔽结构与电路板构成密闭空间。
以图5为例进行说明，在屏蔽模组103远离电路板101的一侧形成电磁屏蔽结构20，电磁屏蔽结构20与电路板101构成密闭空间。
可选地，步骤140在屏蔽模组远离所述电路板的一侧形成电磁屏蔽结构之前还包括：在非电磁屏蔽区的薄膜封装层远离电路板一侧的表面形成第一凹槽。
参见图12，在非电磁屏蔽区10B的薄膜封装层104远离电路板101一侧的表面形成第一凹槽104A。在不需要屏蔽电磁信号的非电磁屏蔽区10B形成第一凹槽104A，降低了非屏蔽模组102所在的非电磁屏蔽区10B高度，降低了半导体封装结构的尺寸，进而提高了半导体封装结构的集成度。
本实施例提供的技术方案，屏蔽模组103的连接端位于第二焊盘远离电路板101一侧的表面，屏蔽模组103通过第二焊盘、导电过孔101-18、金属线路层以及第一焊盘1024与非屏蔽模组102的连接端1023实现电连接。电磁屏蔽结构20，覆盖电磁屏蔽区10A，与电路板101构成密闭空间，用于屏蔽电磁信号对于屏蔽模组103的干扰。由于非屏蔽模组102所在的非电磁屏蔽区10B处的薄膜封装层104没有设置电磁屏蔽结构20，在没有增加非屏蔽模组102所在的非电磁屏蔽区10B高度的基础上，小尺寸的电磁屏蔽结构20，降低了半导体封装结构的尺寸，进而提高了半导体封装结构的集成度。
图13为本发明实施例提供的另一种半导体结构的封装方法的流程图。可选地，在上述技术方案的基础上，参见图13，步骤140中在屏蔽模组远离电路板的一侧形成电磁屏蔽结构包括：
步骤1401、在电磁屏蔽区的薄膜封装层形成第二凹槽，露出电路板第一表面的电源接地线，其中，第二凹槽的底面在电路板的投影位于电源接地线在电路板的投影内。
参见图14，在电磁屏蔽区10A的薄膜封装层104形成第二凹槽105，露出电路板101第一表面101的电源接地线101-19，其中，第二凹槽105的底面在电路板101的投影位于电源接地线101-19在电路板101的投影内。
可选地，参见图14，在电磁屏蔽区10A的薄膜封装层104形成第二凹槽105，露出电路板101第一表面101A的电源接地线101-19包括：在电磁屏蔽区10A的薄膜封装层104远离电路板101的方向上依次形成纵截面图形为倒梯形的第一子凹槽1051和纵截面图形为矩形的第二子凹槽1052，第一子凹槽1051露出电路板101第一表面101A的电源接地线101-19，其中第二子凹槽1052与第一子凹槽1051连通，且第一子凹槽1051的最大宽度小于第二子凹槽1052的宽度，第一子凹槽1051和第二子凹槽1052构成第二凹槽105。
步骤1402、在第一凹槽形成牺牲层，其中，牺牲层的高度等于第一凹槽的深度。
参见图15，在第一凹槽104A形成牺牲层30，其中，牺牲层30的高度等于第一凹槽104A的深度。示例性的，牺牲层30可以是胶体。
步骤1403、在第二凹槽形成导电填充屏蔽墙。
参见图15和图16，在第二凹槽105形成导电填充屏蔽墙106。需要说明的是，在图16中，在电磁屏蔽区10A的薄膜封装层104形成第二凹槽105，露出电路板101第一表面101A的电源接地线101-19，导电填充屏蔽墙106位于第二凹槽105内，因此导电填充屏蔽墙106覆盖的是电源接地线101-19。需要说明的是，图16中仅仅示出了一个电源接地线101-19的结构。
步骤1404、沿切割道对薄膜封装层和电路板进行切割，形成单个半导体封装结构，其中每一个半导体封装结构包括至少一个屏蔽模组和至少一个非屏蔽模组。
参见图17，沿切割道对薄膜封装层104和电路板101进行切割，形成单个半导体封装结构，其中每一个半导体封装结构包括至少一个屏蔽模组103和至少一个非屏蔽模组102。
通过沿切割道对薄膜封装层104和电路板101进行切割，形成单个半导体封装结构，相比对单个半导体封装结构进行封装来说，提高了生产效率。
可选地，沿切割道对薄膜封装层和电路板进行切割，形成单个半导体封装结构之前还包括：通过植球工艺在电路板与第一表面相对的第二表面形成导电球107，导电球通过导电过孔与金属线路层电连接。
参见图15、图17和图18，通过植球工艺在电路板101与第一表面101A相对的第二表面101B形成导电球107，导电球通过导电过孔与金属线路层电连接。
示例性的，导电球107为导电锡球。可选地，导电球107的高度大于或等于250微米，且小于或等于500微米。导电球107的设置，提供了半导体封装结构在电路板101的第二表面101B和其他器件进行电连接的互联接口。需要说明的是，在导电球107与其他器件进行电连接时，需要对导电球107加热融化，将导电球107和其他器件焊接在一起。
步骤1405、在薄膜封装层远离电路板的一侧的表面、薄膜封装层的侧面以及电路板的侧面形成电磁屏蔽溅射涂层。
参见图19，在薄膜封装层104远离电路板101的一侧的表面、薄膜封装层104的侧面以及电路板101的侧面形成电磁屏蔽溅射涂层108。
具体的，导电填充屏蔽墙106和电源接地线101-19电连接，进而电磁屏蔽溅射涂层108构成电磁屏蔽结构20与金属线路层中的电源接地线101-19电连接。且电路板101、导电填充屏蔽墙106和电磁屏蔽溅射涂层108构成密闭空间，可以很好的将电磁干扰信号屏蔽在屏蔽模组103外。
可选地，电磁屏蔽溅射涂层108的厚度大于或等于2微米，且小于或等于10微米。
具体的，第二凹槽105露出电路板101第一表面101A的电源接地线101-19，第二凹槽105的底面在电路板101的投影位于电源接地线101-19在电路板101的投影内，示例性的，参见图3，电源接地线101-19的宽度大于或等于100微米，第二凹槽105露出电路板101第一表面101A的电源接地线101-19小于或等于50微米，即第二凹槽105的底面宽度小于或等于50微米，以保证导电填充屏蔽墙106靠近电路板101的一端完全与电源接地线101-19接触并且电连接。
步骤1406、去除非电磁屏蔽区的电磁屏蔽溅射涂层以及牺牲层。
参见图20，去除非电磁屏蔽区10B的电磁屏蔽溅射涂层108以及牺牲层30。牺牲层30的设置，减少了去除电磁屏蔽溅射涂层108的难度。
具体的，第一子凹槽1051的最大宽度小于第二子凹槽1052的宽度，便于导电填充屏蔽墙106选用的焊料从第二子凹槽1052进入，填充满第二凹槽105。示例性的，电源接地线101-19的宽度大于或等于100微米，第一子凹槽1051露出电路板101第一表面101A的电源接地线101-19小于或等于50微米，即第一子凹槽1051的底面宽度小于或等于50微米。可选地，第一子凹槽1051的深度大于整个第二凹槽105深度的1/2，在实现了导电填充屏蔽墙106和电源接地线101-19电连接的基础上，减少第二凹槽105的横向尺寸，保证了半导体封装结构具有预设机械强度。
电磁屏蔽溅射涂层108相比现有技术中的金属盖其厚度大大降低，且电磁屏蔽溅射涂层108仅仅覆盖电磁屏蔽区10A的薄膜封装层104远离电路板101的一侧的表面，因此大大降低了半导体封装结构的横向尺寸和纵向尺寸。且在非电磁屏蔽区10B的薄膜封装层104远离电路板101一侧的表面设置有第一凹槽104A，降低了非屏蔽模组102所在的非电磁屏蔽区10B高度，降低了半导体封装结构的尺寸，进而提高了半导体封装结构的集成度。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种半导体封装结构，其特征在于，包括：
电路板，包括至少一个电磁屏蔽区和位于所述电磁屏蔽区一侧的非电磁屏蔽区，所述电路板内部包括N层依次堆叠的金属线路层，以及位于相邻所述金属线路层之间的绝缘层，N层所述金属线路层通过所述绝缘层上的导电过孔电连接，位于所述电路板第一表面非电磁屏蔽区的第一焊盘、电磁屏蔽区的第二焊盘以及位于所述电路板第一表面的电源接地线通过导电过孔与所述金属线路层电连接，所述金属线路层包括天线结构和电源接地线与信号线混合分布线路层，N为大于或等于1的整数；
非屏蔽模组和屏蔽模组，分别位于所述电路板的第一表面，其中，所述非屏蔽模组位于所述非电磁屏蔽区，所述屏蔽模组位于所述电磁屏蔽区，所述非屏蔽模组的连接端通过导电线与所述第一焊盘电连接，所述屏蔽模组的连接端位于所述第二焊盘远离所述电路板一侧的表面，且与所述第二焊盘电连接；
薄膜封装层，位于所述电路板的第一表面侧，所述薄膜封装层覆盖所述非电磁屏蔽区和所述电磁屏蔽区；
电磁屏蔽结构，覆盖所述电磁屏蔽区，且与所述电路板构成密闭空间。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述非电磁屏蔽区的薄膜封装层远离所述电路板一侧的表面设置有第一凹槽。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述电磁屏蔽区的薄膜封装层设置有第二凹槽，所述半导体结构的封装结构还包括导电填充屏蔽墙和电磁屏蔽溅射涂层；
所述第二凹槽露出所述电路板第一表面的电源接地线，所述第二凹槽的底面在所述电路板的投影位于所述电源接地线在所述电路板的投影内；
所述导电填充屏蔽墙，位于所述第二凹槽；
所述电磁屏蔽溅射涂层位于所述电磁屏蔽区的薄膜封装层远离所述电路板的一侧的表面，且延伸至所述薄膜封装层的侧面以及所述电路板的侧面。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述非屏蔽模组包括通信裸芯片，所述屏蔽模组包括射频模块，所述半导体封装结构还包括芯片粘结层；
所述芯片粘结层，位于所述电路板的第一表面：
所述通信裸芯片，位于所述芯片粘结层远离所述电路板的一侧的表面。
5.根据权利要求3所述的半导体封装结构，其特征在于，在所述电磁屏蔽区的薄膜封装层远离所述电路板的方向上，所述第二凹槽依次包括纵截面图形为倒梯形的第一子凹槽和纵截面图形为矩形的第二子凹槽，所述第一子凹槽露出所述电路板第一表面的电源接地线，其中所述第二子凹槽与所述第一子凹槽连通，且所述第一子凹槽的最大宽度小于所述第二子凹槽的宽度，所述第一子凹槽和所述第二子凹槽构成所述第二凹槽。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述的半导体结构的封装结构还包括导电球，位于所述电路板与所述第一表面相对的第二表面，通过导电过孔与所述金属线路层电连接。
7.一种半导体结构的封装方法，其特征在于，包括：
提供电路板，其中，所述电路板包括至少一个电磁屏蔽区和位于所述电磁屏蔽区一侧的非电磁屏蔽区，所述电路板内部包括N层依次堆叠的金属线路层，以及位于相邻所述金属线路层之间的绝缘层，N层所述金属线路层通过所述绝缘层上的导电过孔电连接，位于所述电路板第一表面非电磁屏蔽区的第一焊盘、电磁屏蔽区的第二焊盘以及位于所述电路板第一表面的电源接地线通过导电过孔与所述金属线路层电连接，所述金属线路层包括天线结构和电源接地线与信号线混合分布线路层，N为大于或等于1的整数；
在所述电路板的第一表面形成非屏蔽模组和屏蔽模组，其中，所述非屏蔽模组位于所述非电磁屏蔽区，所述屏蔽模组位于所述电磁屏蔽区，所述非屏蔽模组的连接端通过导电线与所述第一焊盘电连接，所述屏蔽模组的连接端位于所述第二焊盘远离所述电路板一侧的表面，且与所述第二焊盘电连接；
在所述电路板的第一表面侧形成薄膜封装层，所述薄膜封装层覆盖所述非电磁屏蔽区和所述电磁屏蔽区；
电路板在所述屏蔽模组远离所述电路板的一侧形成电磁屏蔽结构，且所述电磁屏蔽结构与所述电路板构成密闭空间。
8.根据权利要求7所述的半导体结构的封装方法，其特征在于，在所述屏蔽模组远离所述电路板的一侧形成电磁屏蔽结构之前还包括：
在所述非电磁屏蔽区的薄膜封装层远离所述电路板一侧的表面形成第一凹槽。
9.根据权利要求8所述的半导体结构的封装方法，其特征在于，在所述屏蔽模组远离所述电路板的一侧形成电磁屏蔽结构包括：
在所述电磁屏蔽区的薄膜封装层形成第二凹槽，露出所述电路板第一表面的电源接地线，其中，所述第二凹槽的底面在所述电路板的投影位于所述电源接地线在所述电路板的投影内；
在所述第一凹槽形成牺牲层，其中，所述牺牲层的高度等于所述第一凹槽的深度；
在所述第二凹槽形成导电填充屏蔽墙；
沿切割道对所述薄膜封装层和所述电路板进行切割，形成单个半导体封装结构，其中每一个所述半导体封装结构包括至少一个所述屏蔽模组和至少一个所述非屏蔽模组；
在所述薄膜封装层远离所述电路板的一侧的表面、所述薄膜封装层的侧面以及所述电路板的侧面形成电磁屏蔽溅射涂层；
去除所述非电磁屏蔽区的电磁屏蔽溅射涂层以及所述牺牲层。
10.根据权利要求7所述的半导体结构的封装方法，其特征在于，在所述电路板的第一表面形成非屏蔽模组和屏蔽模组包括：
在所述电路板的第一表面形成芯片粘结层：
在所述芯片粘结层远离所述电路板的一侧形成通信裸芯片
通过贴片工艺在所述电路板的第一表面形成屏蔽模组，其中所述屏蔽模组包括射频模块。
11.根据权利要求9所述的半导体结构的封装方法，其特征在于，在所述电磁屏蔽区的薄膜封装层形成第二凹槽，露出所述电路板第一表面的电源接地线包括：在所述电磁屏蔽区的薄膜封装层远离所述电路板的方向上依次形成纵截面图形为倒梯形的第一子凹槽和纵截面图形为矩形的第二子凹槽，所述第一子凹槽露出所述电路板第一表面的电源接地线，其中所述第二子凹槽与所述第一子凹槽连通，且所述第一子凹槽的最大宽度小于所述第二子凹槽的宽度，所述第一子凹槽和所述第二子凹槽构成所述第二凹槽。
12.根据权利要求9所述的半导体结构的封装方法，其特征在于，沿切割道对所述薄膜封装层和所述电路板进行切割，形成单个半导体封装结构之前还包括：通过植球工艺在所述电路板与所述第一表面相对的第二表面形成导电球，所述导电球通过导电过孔与所述金属线路层电连接。
CN202011029007.8A 2020-09-27 2020-09-27 一种半导体封装结构以及封装方法 Active CN111933636B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011029007.8A CN111933636B (zh) 2020-09-27 2020-09-27 一种半导体封装结构以及封装方法
US17/380,329 US11764163B2 (en) 2020-09-27 2021-07-20 Semiconductor encapsulation structure and encapsulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011029007.8A CN111933636B (zh) 2020-09-27 2020-09-27 一种半导体封装结构以及封装方法

Publications (2)

Publication Number Publication Date
CN111933636A true CN111933636A (zh) 2020-11-13
CN111933636B CN111933636B (zh) 2021-10-12

Family

ID=73334250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011029007.8A Active CN111933636B (zh) 2020-09-27 2020-09-27 一种半导体封装结构以及封装方法

Country Status (2)

Country Link
US (1) US11764163B2 (zh)
CN (1) CN111933636B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635644A (zh) * 2020-12-01 2021-04-09 泉州三安半导体科技有限公司 Led封装体
CN113270331A (zh) * 2021-05-12 2021-08-17 湖南越摩先进半导体有限公司 一种半导体器件的封装方法及封装结构
CN115020970A (zh) * 2022-05-31 2022-09-06 复旦大学 芯片间无线互连的天线系统及其制造方法
CN115020971A (zh) * 2022-05-31 2022-09-06 复旦大学 用于芯片间无线互连的集成天线及其制造方法
CN115064521A (zh) * 2022-06-02 2022-09-16 江苏卓胜微电子股份有限公司 射频模组封装结构、制造方法及射频设备
CN115642148A (zh) * 2022-12-22 2023-01-24 北京智芯微电子科技有限公司 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013881B (zh) * 2023-03-28 2023-06-16 甬矽电子(宁波)股份有限公司 芯片封装结构、芯片封装结构的制备方法和打线修补方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190274212A1 (en) * 2016-12-02 2019-09-05 Murata Manufacturing Co., Ltd. High frequency module
CN110349937A (zh) * 2018-04-05 2019-10-18 三星电机株式会社 电子器件模块、制造该电子器件模块的方法及电子装置
CN110875281A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
CN110993508A (zh) * 2019-11-22 2020-04-10 青岛歌尔智能传感器有限公司 封装结构及其制作方法、以及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849052A (zh) 2005-04-05 2006-10-18 鸿富锦精密工业（深圳）有限公司 电磁干扰屏蔽封装体及其制程
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
DE102011102266B4 (de) 2011-05-23 2013-04-11 Epcos Ag Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung
CN108074825B (zh) 2016-11-11 2020-04-07 上海磁宇信息科技有限公司 磁性组件芯片封装方法以及磁性组件芯片封装件
CN108962837B (zh) 2017-05-17 2020-02-18 上海磁宇信息科技有限公司 SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件
US11239179B2 (en) * 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
CN111128763A (zh) 2019-12-06 2020-05-08 上海先方半导体有限公司 一种芯片封装结构的制作方法
CN111128901B (zh) 2019-12-27 2021-09-14 航天科工微系统技术有限公司 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190274212A1 (en) * 2016-12-02 2019-09-05 Murata Manufacturing Co., Ltd. High frequency module
CN110349937A (zh) * 2018-04-05 2019-10-18 三星电机株式会社 电子器件模块、制造该电子器件模块的方法及电子装置
CN110875281A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
CN110993508A (zh) * 2019-11-22 2020-04-10 青岛歌尔智能传感器有限公司 封装结构及其制作方法、以及电子设备

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635644A (zh) * 2020-12-01 2021-04-09 泉州三安半导体科技有限公司 Led封装体
CN113270331A (zh) * 2021-05-12 2021-08-17 湖南越摩先进半导体有限公司 一种半导体器件的封装方法及封装结构
CN113270331B (zh) * 2021-05-12 2023-12-01 湖南越摩先进半导体有限公司 一种半导体器件的封装方法及封装结构
CN115020970A (zh) * 2022-05-31 2022-09-06 复旦大学 芯片间无线互连的天线系统及其制造方法
CN115020971A (zh) * 2022-05-31 2022-09-06 复旦大学 用于芯片间无线互连的集成天线及其制造方法
CN115064521A (zh) * 2022-06-02 2022-09-16 江苏卓胜微电子股份有限公司 射频模组封装结构、制造方法及射频设备
CN115642148A (zh) * 2022-12-22 2023-01-24 北京智芯微电子科技有限公司 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片
CN115642148B (zh) * 2022-12-22 2024-04-12 北京智芯微电子科技有限公司 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片

Also Published As

Publication number Publication date
CN111933636B (zh) 2021-10-12
US11764163B2 (en) 2023-09-19
US20220102286A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
CN111933636B (zh) 一种半导体封装结构以及封装方法
CN111816644B (zh) 天线整合式封装结构及其制造方法
CN102339817B (zh) 半导体封装以及使用其的移动设备
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US20140124907A1 (en) Semiconductor packages
US20070176281A1 (en) Semiconductor package
US20110018119A1 (en) Semiconductor packages including heat slugs
EP3951855A1 (en) Embedded packaging structure and preparation method therefor, and terminal
JP2005150717A (ja) Ｉｃ装置とその製造方法
CN108735716B (zh) 封装结构
US11538774B2 (en) Wireless transmission module and manufacturing method
CN113539979A (zh) 封装结构及其制法
CN111403370B (zh) 一种射频芯片sip封装中实现共形电磁隔离的结构
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
CN114566487A (zh) 封装结构及其制造方法
CN111446535B (zh) 电子封装件及其制法
EP3358671A1 (en) Wireless device
US20190252325A1 (en) Chip package structure and manufacturing method thereof
CN112551475B (zh) 芯片封装结构、其制作方法和电子设备
KR102609629B1 (ko) 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
US20240047440A1 (en) Electronic package and manufacturing method thereof
JP7367381B2 (ja) パッケージ基板及び電子機器
CN214544782U (zh) Mems麦克风封装结构
JP2630294B2 (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant