CN116013881B - 芯片封装结构、芯片封装结构的制备方法和打线修补方法 - Google Patents

Abstract

本发明提供了一种芯片封装结构、芯片封装结构的制备方法和打线修补方法，涉及半导体封装技术领域，在基板上贴装第一芯片，并在第一芯片和基板之间打线形成电性线弧，同时通过第一塑封体包覆在第一芯片外，实现了封装，并且在第一塑封体内设置第一导电柱，在第一塑封体的表面设置布线层，其中，第一塑封体内产生的热量，可以通过电性线弧、第一导电柱传递至布线层，并通过布线层传递至外部，实现散热。相较于现有技术，本发明提供的芯片封装结构，通过在布线层和电性线弧之间设置第一导电柱，能够满足电磁屏蔽效果的同时能够提升散热性能，保证器件性能。

Description

芯片封装结构、芯片封装结构的制备方法和打线修补方法

技术领域

本发明涉及半导体封装技术领域，具体而言，涉及一种芯片封装结构、芯片封装结构的制备方法和打线修补方法。

背景技术

随着半导体行业的快速发展，电子产品微型化越来越薄以满足用户的需求以及产品性能与内存越来越高，因此，半导体封装结构采用多个芯片叠装（Stack-Die）技术或者芯片hybrid stack-die混合叠装技术，通常采用打线工艺将芯片焊盘与衬底焊盘相连在封装制程中。

随着电子产品运用于通信领域高频信号，需要产品满足电磁屏蔽性能以及高散热性能，而采用金属层作为屏蔽结构其只能实现电磁屏蔽无法有效的实现封装结构内部的散热，导致其性能严重下降。

发明内容

本发明的目的包括，例如，提供了一种芯片封装结构、芯片封装结构的制备方法和打线修补方法，其能够满足电磁屏蔽效果，同时能够提升散热性能。

本发明的实施例可以这样实现：

第一方面，本发明提供一种芯片封装结构，包括：

基板；

贴装在所述基板上的第一芯片；

设置在所述第一芯片上的电性线弧，所述电性线弧与所述基板连接；

设置在所述基板上的第一塑封体，所述第一塑封体包覆在所述第一芯片外；

设置在所述第一塑封体内的第一导电柱；

设置在所述第一塑封体表面的布线层，所述布线层与所述第一导电柱连接；

其中，所述电性线弧的一端连接于所述第一芯片，另一端连接于所述基板，所述第一导电柱与所述电性线弧连接，所述布线层通过所述第一导电柱和所述电性线弧与所述基板电连接。

在可选的实施方式中，所述电性线弧包括多个屏蔽线弧，多个所述屏蔽线弧设置在所述第一芯片的至少两侧边缘，所述基板上设置有接地焊盘，每个所述屏蔽线弧的一端连接于所述接地焊盘，另一端朝向所述第一芯片延伸，至少一个所述屏蔽线弧连接有所述第一导电柱，所述第一塑封体内还设置有绝缘柱，所述绝缘柱延伸至所述屏蔽线弧，以打断所述屏蔽线弧。

在可选的实施方式中，每个所述屏蔽线弧均连接有所述第一导电柱，所述布线层同时与多个所述第一导电柱连接，所述布线层在所述基板上的投影至少与所述第一芯片在所述基板上的投影的中间区域相重叠。

在可选的实施方式中，所述第一塑封体中还设置有电磁屏蔽柱，所述电磁屏蔽柱围设在所述第一芯片的周围，并与所述布线层连接。

在可选的实施方式中，所述电性线弧为多个，每个所述电性线弧均连接有所述第一导电柱，所述布线层包括多个散热块，多个所述散热块与多个所述导电柱对应连接。

在可选的实施方式中，所述第一塑封体远离所述基板的一侧还设置有介质层，所述介质层覆盖在所述布线层上。

在可选的实施方式中，所述电性线弧为多个，多个所述电性线弧均连接有所述第一导电柱，所述介质层上还设置有叠层焊盘，所述叠层焊盘与所述布线层连接。

在可选的实施方式中，所述介质层远离所述基板的一侧还贴装有第二芯片，所述第二芯片与所述叠层焊盘连接，且所述介质层远离所述基板的一侧还设置有第二塑封体，所述第二塑封体包覆在所述第二芯片外。

在可选的实施方式中，所述第一芯片背离所述基板的一侧设置有连接焊盘，所述电性线弧与所述连接焊盘连接，所述第一芯片靠近所述基板的一侧设置有粘接胶层，所述第一芯片通过所述粘接胶层固定在所述基板上。

第二方面，本发明提供一种芯片封装结构的制备方法，用于制备如前述实施方式任一项所述的芯片封装结构，所述制备方法包括：

提供一基板；

将所述第一芯片贴装在所述基板上；

在所述第一芯片上打线形成电性线弧，所述电性线弧与所述基板连接；

在所述基板上形成第一塑封体，所述第一塑封体包覆在所述第一芯片外；

在所述第一塑封体内形成第一导电柱；

在所述第一塑封体的表面形成布线层，所述布线层与所述第一导电柱连接；

其中，所述电性线弧的一端连接于所述第一芯片，另一端连接于所述基板，所述第一导电柱与所述电性线弧连接，所述布线层通过所述第一导电柱和所述电性线弧与所述基板电连接。

第三方面，本发明提供一种芯片封装结构的打线修补方法，所述打线修补方法包括：

提供一待测封装结构，所述待测封装结构包括基板、第一芯片、电性线弧和第一塑封体，所述第一芯片贴装在所述基板上，所述电性线弧设置在所述第一芯片上，并与所述基板连接，所述第一塑封体设置在所述基板上，并包覆在所述第一芯片外；

测试所述待测封装结构，并确定待修补的所述电性线弧的位置；

在所述第一塑封体内形成绝缘柱，所述绝缘柱延伸至所述电性线弧，以打断所述电性线弧；

在所述第一塑封体内形成第一导电柱和第二导电柱，所述第一导电柱与所述电性线弧连接，所述第二导电柱与所述芯片连接；

在所述第一塑封体的表面形成布线层，所述布线层与所述第一导电柱和所述第二导电柱连接；

其中，所述布线层通过所述第一导电柱和所述电性线弧与所述基板电连接，并通过所述第二导电柱与所述芯片电连接。

本发明实施例的有益效果包括，例如：

本发明实施例提供的芯片封装结构，在基板上贴装第一芯片，并在第一芯片和基板之间打线形成电性线弧，同时通过第一塑封体包覆在第一芯片外，实现了封装，并且在第一塑封体内设置第一导电柱，在第一塑封体的表面设置布线层，布线层与第一导电柱连接，第一导电柱与电性线弧连接，布线层通过第一导电柱和电性线弧与基板电连接，从而能够对第一芯片实现电磁屏蔽。其中，第一塑封体内产生的热量，可以通过电性线弧、第一导电柱传递至布线层，并通过布线层传递至外部，实现散热。相较于现有技术，本发明提供的芯片封装结构，通过在布线层和电性线弧之间设置第一导电柱，能够满足电磁屏蔽效果的同时能够提升散热性能，保证器件性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明第一实施例提供的芯片封装结构的示意图；

图1a至图1b为本发明第一实施例提供的芯片封装结构的其他较佳的示意图；

图2至图8为本发明第一实施例提供的芯片封装结构的制备方法的工艺流程图；

图9为本发明第二实施例提供的芯片封装结构的示意图；

图10为本发明第三实施例提供的芯片封装结构的示意图；

图11为本发明第四实施例提供的芯片封装结构的示意图；

图12为本发明第五实施例提供的芯片封装结构的示意图；

图13至图15为本发明第五实施例提供的芯片封装结构的修补方法的工艺流程图。

图标：100-芯片封装结构；110-基板；111-接地焊盘；120-第一芯片；121-连接焊盘；123-粘接胶层；125-功能焊盘；130-电性线弧；131-屏蔽线弧；133-连接线弧；140-第一塑封体；141-第一导电柱；143-绝缘柱；145-第二导电柱；147-电磁屏蔽柱；150-布线层；151-散热块；160-介质层；161-叠层焊盘；170-第二芯片；180-第二塑封体。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

正如背景技术中所公开的，现有的半导体产品，应用于通信领域时，通常需要满足电磁屏蔽性能，然而常规技术中通常是在塑封体外侧覆盖一层金属层作为屏蔽层，然而，这种方式会导致塑封体内部的热量难以传递至金属层，进而影响散热效果，并且多个芯片封装在一起时，芯片与芯片之间的内部电磁波无法屏蔽，影响其电磁屏蔽效果。

并且，采用打线工艺进行封装的制程中，在后端测试时如若发现产品O/S良率低下，且分析发现为打线位置错误时，由于打线结构已经被塑封体包覆，无法改变其打线位置，会直接导致产品报废处理，严重影响良率和成本。

为了解决上述问题，本发明提供了一种新型的芯片封装结构、芯片封装结构的制备方法和芯片封装结构的打线修补方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

第一实施例

请参考图1，本实施例提供了一种芯片封装结构100，能够满足电磁屏蔽效果的同时能够提升散热性能。

本实施例提供的芯片封装结构100，包括基板110、第一芯片120、电性线弧130、第一塑封体140、第一导电柱141和布线层150，第一芯片120贴装在基板110上，电性线弧130设置在第一芯片120上，并与基板110连接，第一塑封体140设置在基板110上，并包覆在第一芯片120外，第一导电柱141设置在第一塑封体140内，布线层150设置在第一塑封体140表面，布线层150与第一导电柱141连接；其中，电性线弧130的一端连接于第一芯片120，另一端连接于基板110，第一导电柱141与电性线弧130连接，布线层150通过第一导电柱141和电性线弧130与基板110电连接。

在本实施例中，在基板110上贴装第一芯片120，并在第一芯片120和基板110之间打线形成电性线弧130，同时通过第一塑封体140包覆在第一芯片120外，实现了封装，并且在第一塑封体140内设置第一导电柱141，在第一塑封体140的表面设置布线层150，布线层150与第一导电柱141连接，第一导电柱141与电性线弧130连接，布线层150通过第一导电柱141和电性线弧130与基板110电连接，从而能够对第一芯片120实现电磁屏蔽。其中，第一塑封体140内产生的热量，可以通过电性线弧130、第一导电柱141传递至布线层150，并通过布线层150传递至外部，实现散热。

需要说明的是，本实施例中的布线层150为金属层，其能够同时起到散热和电磁屏蔽的功能。优选地，布线层150可以是铜层，提升导电能力和散热效果，同时，金属层覆压在第一塑封体140的表面，也能够提升整体的结构强度，避免第一塑封体140出现翘曲现象。

在本实施例中，第一芯片120背离基板110的一侧设置有连接焊盘121，电性线弧130与连接焊盘121连接，第一芯片120靠近基板110的一侧设置有粘接胶层123，第一芯片120通过粘接胶层123固定在基板110上。具体地，第一芯片120为正装芯片，并通过至少部分电性线弧130与基板110实现电连接。当然，在本发明其他较佳的实施例中，第一芯片120也可以是倒装芯片，在此不作具体限定。

在本实施例中，电性线弧130包括多个屏蔽线弧131，多个屏蔽线弧131设置在第一芯片120的至少两侧边缘，基板110上设置有接地焊盘111，每个屏蔽线弧131的一端连接于接地焊盘111，另一端朝向第一芯片120延伸，至少一个屏蔽线弧131连接有第一导电柱141，第一塑封体140内还设置有绝缘柱143，绝缘柱143延伸至屏蔽线弧131，以打断屏蔽线弧131。具体地，本实施例中第一芯片120为正装芯片，电性线弧130包括连接线弧133和屏蔽线弧131，屏蔽线弧131形成在连接线弧133的外侧，第一芯片120通过连接线弧133与基板110实现电连接，而屏蔽线弧131围设在第一芯片120的四周，从而实现对第一芯片120的电磁屏蔽，其中，连接线弧133与连接焊盘121连接，从而实现第一芯片120与基板之间的电连接，而屏蔽线弧131连接至第一芯片120上的功能焊盘125，并通过绝缘柱143打断。

需要说明的是，本实施例中屏蔽线弧131和连接线弧133可以一并打线形成，并且通过设置绝缘柱143，能够将屏蔽线弧131打断，从而使得布线层150通过第一导电柱141和屏蔽线弧131与基板110连接，实现接地。并且，绝缘柱143与第一金属柱之间为间隔设置。当然，在本发明其他较佳的实施例中，也可以不设置绝缘柱143，而在第一芯片120上设置绝缘焊盘，该绝缘焊盘与芯片内部并无电性连接关系，从而同样能够保证实现良好的接地功能。

在本实施例中，绝缘柱143的材料包括环氧树脂、苯并环丁烯、聚苯乙烯等高分子复合材料，其材料特性为绝缘特性，且其热膨胀系数小于第一塑封体140的热膨胀系数，需要优先于第一塑封体140变形，吸收第一塑封体140的结构应力，防止其变形以及吸收整体器件的结构应力。同时，绝缘柱143也可以采用导热性能良好的绝缘材料，使得绝缘柱143也可以作为散热结构，起到结构散热作用。

需要说明的是，本实施例中第一导电柱141采用金属材料，例如铜，以保证良好的导热和导电能力。并且，第一导电柱141和绝缘柱143，深度相同，且均未贯穿第一塑封体140，仅仅延伸至与屏蔽线弧131接触的位置，配合屏蔽线弧131实现下方的电连接，即保证了电磁屏蔽和电连接的效果，又防止了激光开槽时对下方基板110的损坏，保证了工艺安全。

在本实施例中，每个屏蔽线弧131均连接有第一导电柱141，布线层150同时与多个第一导电柱141连接，布线层150在基板110上的投影至少与第一芯片120在基板110上的投影的中间区域相重叠。具体地，采用覆盖在第一芯片120中部位置的布线层150，能够对第一芯片120的中部位置实现电磁屏蔽，解决常规打线屏蔽结构中塑封体的中间层电磁波无法屏蔽的问题。优选地，第一芯片120在基板110上的投影落在布线层150在基板110上的投影范围之内，从而提升电磁屏蔽范围。

参见图1a，需要说明的是，本实施例中第一导电柱141在基板110上的投影还可以位于第一芯片120在基板110上的投影之外，从而使得第一导电柱141能够在第一芯片120周围形成笼状结构，进一步提升电磁屏蔽效果。优选地，第一导电柱141还可以向下延伸至第一芯片120，并且第一导电柱141与基板110之间的距离大于零且小于或等于第一芯片120的高度，能够进一步构成围绕第一芯片120周围的笼状结构，以提升电磁屏蔽效果。

值得注意的是，本实施例中可以通过激光开孔工艺将屏蔽线弧131打断，并形成绝缘柱143，然后利用导电柱连接后，再次在表面形成屏蔽布线，从而形成屏蔽层，其中第一导电柱141、布线层150和屏蔽线弧131共同形成屏蔽结构，解决了传统打线屏蔽结构无法实现芯片上端屏蔽的问题，防止了电磁波对第一芯片120的干扰。并且，布线层150和屏蔽线弧131能够实现共性电磁屏蔽，即在第一塑封体140的上半部分形成了多段的笼状的第一导电柱141，配合上表面的布线层150，大幅提升了第一塑封体140中间层的电磁屏蔽效果，并且能够提升中间层的静电消散功能。此外，通过多个第一导电柱141的设置，能够大幅提升其导热效果，使得热量能够更加迅速地传递至布线层150，进一步提升了其散热效果。

在本实施例中，第一塑封体140的表面还可以设置介质层160，即第一塑封体140远离基板110的一侧还设置有介质层160，介质层160覆盖在布线层150上。通过设置介质层160，能够对布线层150起到保护作用。当然，如若需要进行堆叠、升级或修补工作，则此处也可以省去介质层160，方便进行后续工艺。

值得注意的是，参见图1b，本实施例中第一导电柱141也可以是多个，例如每个屏蔽线弧131上同时连接有两个第一导电柱141，绝缘柱143设置在相邻两个第一导电柱141之间，其中，两个第一导电柱141之间的距离可以进行设定，通过控制第一导电柱141之间的距离，能够阻挡电磁波长从中间层通过，进一步起到电磁屏蔽。例如：芯片在（高频（HF） 30兆赫（MHz） 短波 100～10m）、超高频（SHF） 30吉赫（GHz） 厘米波 10～1cm、至高频300～3000吉赫（GHz）丝米波 0.1mm工作环境中，选超高频应用时，其波长为10-1cm，此时只需要控制相邻的第一导电柱141之间的距离小于10cm（例如距离为8cm）就可以阻挡电磁波穿过，再次设计绝缘柱143进一步缩小第一导电柱141之间的间距，从而提升电磁屏蔽效果，其间距的距离可以为第一导电柱141之间的平均距离（例如4cm）。

此外，可以通过绝缘柱143起到减弱电磁波穿透能力的作用，并增加电磁波在金属柱与绝缘材料之间的反射损坏，从而达到提高电磁屏蔽的效果，其绝缘柱143采用吸波材料制成，例如碳纳米纤维 、绝缘聚合物（聚酰胺 (PA)、聚对苯二甲酸乙二醇酯 (PET)、聚氯乙烯(PVC)）等。

并且，本实施例中第一芯片120上的功能焊盘125还能够起到接地点的作用，屏蔽线弧131经由绝缘柱143打断后，位于绝缘柱143内侧和外侧的第一导电柱141均与屏蔽线弧131连接，外侧的第一导电柱141经过外半区的屏蔽线弧131与接地焊盘111实现连接，内侧的第一导电柱141经过内半区的屏蔽线弧131与功能焊盘125实现连接，在这种情况下，即便外部的接地功能失效，即接地焊盘111与第一导电柱141之间断路的情况下，内部的接地功能仍然有效，第一导电柱141仍然可以通过功能焊盘125实现接地，保证电磁屏蔽功能。

本实施例还提供了一种芯片封装结构100的制备方法，其用于制备前述的芯片封装结构100，该制备方法包括以下步骤：

S1：提供一基板110。

具体而言，参见图2，可以提前制备基板110，并在基板110上设计接地焊盘111和打线焊盘。

S2：将第一芯片120贴装在基板110上。

具体而言，参见图3，可以在基板110上点胶后贴正装芯片，将第一芯片120的背面贴装在基板110的贴装区域，通过烘烤胶层，将第一芯片120固定在基板110上。

S3：在第一芯片120上打线形成电性线弧130。

具体而言，参见图4，电性线弧130与基板110连接，可以在烘烤完成后，进行打线工艺，将第一芯片120上的连接焊盘121与基板110上的打线焊盘完成一次打线，形成连接线弧133，同时利用打线工艺，在第一芯片120和基板110的接地焊盘111之间完成二次打线，形成屏蔽线弧131。

S4:在基板110上形成第一塑封体140，第一塑封体140包覆在第一芯片120外。

具体而言，参见图5，利用塑封工艺形成第一塑封体140，利用第一塑封体140将连接好的线路塑封起来，第一塑封体140起到保护线路的作用。

S5：在第一塑封体140内形成第一导电柱141。

具体而言，参见图6在第一塑封体140的表面通过激光开孔的方式形成开孔，然后利用点胶或电镀方式在开孔内填充导电材料，从而形成第一导电柱141，第一导电柱141与屏蔽线弧131连接，同时可以采用同样的方式在第一塑封体140的表面开孔后填充绝缘材料，从而形成绝缘柱143，绝缘柱143延伸至屏蔽线弧131，并用于打断该屏蔽线弧131。

S6：在第一塑封体140的表面形成布线层150。

具体地，参见图7，布线层150与第一导电柱141连接，在形成第一导电柱141和绝缘柱143后，可以在第一塑封体140的表面涂布光刻胶，并通过曝光、显影技术形成图案化开口，然后在该图案化开口中电镀金属层形成布线层150，布线层150可以是铜层，然后清除光刻胶，完成布线工艺。

在完成布线层150后，参见图8，可以再次在第一塑封体140的表面形成介质层160，具体可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD）方式将介质材料涂布在布线层150和第一塑封体140上，介质材料可以是聚酰亚胺，然后再经由热盘进行软烤定型成膜，最后使用烤箱加热使得介质层160固化。

综上所述，本发明实施例提供的芯片封装结构100，在基板110上贴装第一芯片120，并在第一芯片120和基板110之间打线形成电性线弧130，同时通过第一塑封体140包覆在第一芯片120外，实现了封装，并且在第一塑封体140内设置第一导电柱141，在第一塑封体140的表面设置布线层150，布线层150与第一导电柱141连接，第一导电柱141与电性线弧130连接，布线层150通过第一导电柱141和电性线弧130与基板110电连接，从而能够对第一芯片120实现电磁屏蔽。其中，第一塑封体140内产生的热量，可以通过电性线弧130、第一导电柱141传递至布线层150，并通过布线层150传递至外部，实现散热。相较于现有技术，实施例提供的芯片封装结构100，通过在布线层150和电性线弧130之间设置第一导电柱141，能够满足电磁屏蔽效果的同时能够提升散热性能，保证器件性能，同时布线层150能够实现第一芯片120中部区域的电磁屏蔽，电磁屏蔽效果更好。

第二实施例

参见图9，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。

在本实施例中，第一塑封体140中还设置有电磁屏蔽柱147，电磁屏蔽柱147围设在第一芯片120的周围，并与布线层150连接。具体地，电磁屏蔽柱147也为金属柱，例如铜柱，其可以与第一导电柱141一并形成，通过在第一芯片120周围设置电磁屏蔽柱147，能够进一步提升第一芯片120的电磁屏蔽效果。

具体而言，本实施例中第一导电柱141和绝缘柱143可以是单个，即第一导电柱141与其中一个屏蔽线弧131连接，而该屏蔽线弧131与基板110上的接地焊盘111连接，实现接地。其中，第一屏蔽柱、布线层150、第一导电柱141形成外围电磁屏蔽结构，屏蔽线弧131形成内侧电磁屏蔽结构，从而实现多层屏蔽结构，提升电磁屏蔽效果。

在本实施例中，电磁屏蔽柱147与基板110之间可以直接抵触，因此可以省去在电磁屏蔽柱147下方的接地焊盘111，降低工艺难度。在实际制备时，可以在第一塑封体140上通过激光开孔工艺在第一芯片120周围开孔，然后电镀铜层形成电磁屏蔽柱147。为了避免激光开孔时损坏下方的基板110，本实施例中电磁屏蔽柱147与基板110之间也可以存在微小的间隙，即激光开孔时不必贯穿第一塑封体140，从而能够避免对下方基板110线路层的破坏。

本实施例提供的芯片封装结构100，通过额外设置的电磁屏蔽柱147，能够在外围额外形成笼状的电磁屏蔽结构，从而实现多层屏蔽，提升电磁屏蔽效果。

第三实施例

参见图10，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。

在本实施例中，电性线弧130为多个，每个电性线弧130均连接有第一导电柱141，布线层150包括多个散热块151，多个散热块151与多个导电柱对应连接。具体地，散热块151相互间隔设置，能够避免相互之前的热影响，而导电柱为多个，能够大幅提升散热效果。

优选地，本实施例中同一电性线弧130上可以连接两个第一导电柱141，从而进一步提升散热效果，即将第一实施例中的绝缘柱143替换为第一导电柱141，保证其散热效果。

第四实施例

参见图11，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。

在本实施例中，电性线弧130为多个，多个电性线弧130均连接有第一导电柱141，介质层160上还设置有叠层焊盘161，叠层焊盘161与布线层150连接。具体地，通过设置叠层焊盘161，能够使得布线层150具有外部连接端口，方便进行后续升级或芯片堆叠。

在本实施例中，介质层160远离基板110的一侧还贴装有第二芯片170，第二芯片170与叠层焊盘161连接，且介质层160远离基板110的一侧还设置有第二塑封体180，第二塑封体180包覆在第二芯片170外。具体地，通过设置第二芯片170，能够实现芯片堆叠，提升封装集成度和性能。

需要说明的是，本实施例中第二芯片170可以是倒装芯片，第二芯片170底部设置有凸点，并通过该凸点与叠层焊盘161实现焊接，保证了第二芯片170的固定和电连接。同时，第二芯片170能够通过叠层焊盘161、布线层150、第一导电柱141、屏蔽线弧131实现与基板110之间的电连接。

第五实施例

参见图12，本实施例还提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。

在本实施例中，电性线弧130为多个，第一导电柱141与其中一个电性线弧130连接，第一塑封体140内还设置有第二导电柱145和绝缘柱143，第二导电柱145与第一芯片120连接，绝缘柱143的一端延伸至电性线弧130，以打断电性线弧130，布线层150与第二导电柱145连接，以使布线层150通过第二导电柱145与第一芯片120电连接。具体地，电性线弧130可以包括屏蔽线弧131，第一导电柱141与其中一个电性线弧130连接，绝缘柱143的一端延伸至该电性线弧130，以打断该电性线弧130，通过绝缘柱143的设置，能够打断电性线弧130，而第二导电柱145与芯片上的连接焊盘121连接，能够重新实现电性线弧130与第一芯片120之间的连接，通过这种额外设置的结构，能够实现电性线弧130的修补动作，保证电性线弧130连接到位。

例如，当电性线弧130靠近第一芯片120的一端连接不到位或连接至错误焊盘时，可能会出现断连或短路情况，而通过绝缘柱143打断该电性线弧130，使得错误连接的电性线弧130能够断开，避免短路情况发生，同时通过设置第二导电柱145，能够使得断开后的电性线弧130能够正确地连接至第一芯片120。

本实施例还提供了一种芯片封装结构100的打线修补方法，其能够对打线结构进行修补，并形成前述的芯片封装结构100，该打线修补方法，包括以下步骤：

S1：提供一待测封装结构。

具体而言，参见图13，该待测封装结构包括基板110、第一芯片120、电性线弧130和第一塑封体140，第一芯片120贴装在所述基板110上，所述电性线弧130设置在所述第一芯片120上，并与所述基板110连接，所述第一塑封体140设置在所述基板110上，并包覆在所述第一芯片120外。

S2：测试待测封装结构，并确定待修补的电性线弧130的位置。

具体地，可以通过后端测试工艺对待测封装结构进行测试，如若发现打线位置错误，则可以标记待修补电性线弧130的位置，如若未发现打线位置错误，则对该待测封装结构打标合格。

S3：在第一塑封体140内形成绝缘柱143，绝缘柱143延伸至电性线弧130，以打断电性线弧130。

具体地，参见图14，在确定待修补电性线弧130位置后，可以在该位置激光打孔，并直接打孔至该电性线弧130，使得其得以打断，然后填充绝缘材料，形成绝缘柱143。

S4：在第一塑封体140内形成第一导电柱141和第二导电柱145。

具体而言，请继续参见图14，可以在绝缘柱143位置旁激光打孔，并填充导电材料，从而形成第一导电柱141和第二导电柱145，绝缘柱143位于第一导电柱141和第二导电柱145之间，并与第一导电柱141和第二导电柱145间隔设置。其中，第一导电柱141与电性线弧130连接，第二导电柱145与芯片连接。

S5：在第一塑封体140的表面形成布线层150。

具体而言，参见图15，可以通过布线工艺形成布线层150，布线层150与第一导电柱141和第二导电柱145连接，从而实现第一导电柱141、第二导电柱145以及电性线弧130靠近基板110部分之间的电连接，实现第一芯片120与基板110之间的电连接。其中，布线层150通过第一导电柱141和电性线弧130与基板110电连接，并通过第二导电柱145与芯片电连接。

请继续参见图12，在形成布线层150后，还可以在布线层150上涂布介质材料形成介质层160，从而实现对布线层150的保护作用。

本实施例提供的芯片封装结构100的打线修补方法，能够实现打线修复的功能，避免产品直接报废处理，提升了产品良率，降低了制造成本。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：

基板；

贴装在所述基板上的第一芯片；

设置在所述第一芯片上的电性线弧，所述电性线弧与所述基板连接；

设置在所述基板上的第一塑封体，所述第一塑封体包覆在所述第一芯片外；

设置在所述第一塑封体内的第一导电柱；

设置在所述第一塑封体表面的布线层，所述布线层与所述第一导电柱连接；

其中，所述电性线弧的一端连接于所述第一芯片，另一端连接于所述基板，所述第一导电柱与所述电性线弧连接，所述布线层通过所述第一导电柱和所述电性线弧与所述基板电连接，并对所述第一芯片实现电磁屏蔽；

所述电性线弧包括多个屏蔽线弧，多个所述屏蔽线弧设置在所述第一芯片的至少两侧边缘，所述基板上设置有接地焊盘，每个所述屏蔽线弧的一端连接于所述接地焊盘，另一端朝向所述第一芯片延伸，至少一个所述屏蔽线弧连接有所述第一导电柱，所述第一塑封体内还设置有绝缘柱，所述绝缘柱延伸至所述屏蔽线弧，以打断所述屏蔽线弧。

2.根据权利要求1所述的芯片封装结构，其特征在于，每个所述屏蔽线弧均连接有所述第一导电柱，所述布线层同时与多个所述第一导电柱连接，所述布线层在所述基板上的投影至少与所述第一芯片在所述基板上的投影的中间区域相重叠。

3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一塑封体中还设置有电磁屏蔽柱，所述电磁屏蔽柱围设在所述第一芯片的周围，并与所述布线层连接。

4.根据权利要求1所述的芯片封装结构，其特征在于，所述电性线弧为多个，每个所述电性线弧均连接有所述第一导电柱，所述布线层包括多个散热块，多个所述散热块与多个所述导电柱对应连接。

5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一塑封体远离所述基板的一侧还设置有介质层，所述介质层覆盖在所述布线层上。

6.根据权利要求5所述的芯片封装结构，其特征在于，所述电性线弧为多个，多个所述电性线弧均连接有所述第一导电柱，所述介质层上还设置有叠层焊盘，所述叠层焊盘与所述布线层连接。

7.根据权利要求6所述的芯片封装结构，其特征在于，所述介质层远离所述基板的一侧还贴装有第二芯片，所述第二芯片与所述叠层焊盘连接，且所述介质层远离所述基板的一侧还设置有第二塑封体，所述第二塑封体包覆在所述第二芯片外。

8.根据权利要求1-7任一项所述的芯片封装结构，其特征在于，所述第一芯片背离所述基板的一侧设置有连接焊盘，所述电性线弧与所述连接焊盘连接，所述第一芯片靠近所述基板的一侧设置有粘接胶层，所述第一芯片通过所述粘接胶层固定在所述基板上。

9.一种芯片封装结构的制备方法，用于制备如权利要求1-8任一项所述的芯片封装结构，其特征在于，所述制备方法包括：

提供一基板；

将所述第一芯片贴装在所述基板上；

在所述第一芯片上打线形成电性线弧，所述电性线弧与所述基板连接；

在所述基板上形成第一塑封体，所述第一塑封体包覆在所述第一芯片外；

在所述第一塑封体内形成第一导电柱；

在所述第一塑封体的表面形成布线层，所述布线层与所述第一导电柱连接；

其中，所述电性线弧的一端连接于所述第一芯片，另一端连接于所述基板，所述第一导电柱与所述电性线弧连接，所述布线层通过所述第一导电柱和所述电性线弧与所述基板电连接。

10.一种芯片封装结构的打线修补方法，其特征在于，所述打线修补方法包括：

提供一待测封装结构，所述待测封装结构包括基板、第一芯片、电性线弧和第一塑封体，所述第一芯片贴装在所述基板上，所述电性线弧设置在所述第一芯片和所述基板之间，所述第一塑封体设置在所述基板上，并包覆在所述第一芯片外；

测试所述待测封装结构，并确定待修补的所述电性线弧的位置；

在所述第一塑封体内形成绝缘柱，所述绝缘柱延伸至所述电性线弧，以打断所述电性线弧；

在所述第一塑封体内形成第一导电柱和第二导电柱，所述第一导电柱与所述电性线弧连接，所述第二导电柱与所述芯片连接；

在所述第一塑封体的表面形成布线层，所述布线层与所述第一导电柱和所述第二导电柱连接；

其中，所述布线层通过所述第一导电柱和所述电性线弧与所述基板电连接，并通过所述第二导电柱与所述芯片电连接。

Images