CN111128763A - 一种芯片封装结构的制作方法 - Google Patents
一种芯片封装结构的制作方法 Download PDFInfo
- Publication number
- CN111128763A CN111128763A CN201911242356.5A CN201911242356A CN111128763A CN 111128763 A CN111128763 A CN 111128763A CN 201911242356 A CN201911242356 A CN 201911242356A CN 111128763 A CN111128763 A CN 111128763A
- Authority
- CN
- China
- Prior art keywords
- chip
- manufacturing
- conductive
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 28
- 239000004033 plastic Substances 0.000 claims abstract description 30
- 239000011521 glass Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 24
- 230000003287 optical effect Effects 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000003814 drug Substances 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000005022 packaging material Substances 0.000 abstract 1
- 238000012858 packaging process Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005007 epoxy-phenolic resin Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- GHYOCDFICYLMRF-UTIIJYGPSA-N (2S,3R)-N-[(2S)-3-(cyclopenten-1-yl)-1-[(2R)-2-methyloxiran-2-yl]-1-oxopropan-2-yl]-3-hydroxy-3-(4-methoxyphenyl)-2-[[(2S)-2-[(2-morpholin-4-ylacetyl)amino]propanoyl]amino]propanamide Chemical compound C1(=CCCC1)C[C@@H](C(=O)[C@@]1(OC1)C)NC([C@H]([C@@H](C1=CC=C(C=C1)OC)O)NC([C@H](C)NC(CN1CCOCC1)=O)=O)=O GHYOCDFICYLMRF-UTIIJYGPSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229940125797 compound 12 Drugs 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种芯片封装结构的制作方法。该芯片封装结构的制作方法，包括：提供载片并在其上键合具有窗口的介质层；在所述介质层背离所述载片的一侧贴装芯片，使所述芯片的裸露单元与所述窗口的位置对应，在所述芯片的芯片焊盘处连接导电组件；制作塑封体包封所述芯片和导电组件；在所述塑封体上制作重布线层，使与所述芯片通过所述导电组件与所述重布线层电连接。本发明提供的芯片封装结构的制作方法，通过介质层及开设在介质层上的窗口对裸露单元进行了保护，使得在制作导电组件、介质层与塑封体时不会直接对具有裸露单元的面施加化学药液和塑封材料，避免封装过程中污染或损坏裸露单元，通过对裸芯片进行封装提高了芯片稳定性和可靠性。
Description
技术领域
本发明涉及芯片封装技术领域，具体涉及一种芯片封装结构的制作方法。
背景技术
封装不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且能够实现内部芯片与外部电路的连接，具体而言，芯片上的焊盘用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接。裸芯片是指半导体集成电路芯片制造完成，封装之前的产品形式，为了增加芯片的可靠性和连接稳定性，目前大多数裸芯片都会预先进行封装。然而一些种类的芯片具有需要与外界环境进行交互的裸露单元，如光芯片上存在用于接受外界光信号或发射光信号的光学接口，某些传感器(如声波传感器、气体传感器等)芯片上存在需要暴露在外界环境中的传感区域，这些芯片的裸露单元一般具有free-standing悬臂梁结构、薄膜结构或者多孔结构，需要裸露在外并与外界进行交互，因此这类芯片通常不进行封装。
目前，对于前述光芯片、传感器芯片等，常采用打线连接的方式直接将裸芯片连接到PCB板上，裸露单元背离PCB板以实现与外界的交互，或者在裸芯片上开硅通孔，通过硅通孔与PCB板连接。芯片不预先进行封装，以裸芯片形式直接使用，可靠性差、使用寿命短。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中具有裸露单元的芯片不进行封装，可靠性差、使用寿命短的缺陷，从而提供一种芯片的封装结构的制作方法。
本发明提供一种芯片封装结构的制作方法，包括：
提供载片并在其上键合具有窗口的介质层；
在所述介质层背离所述载片的一侧贴装芯片，使所述芯片的裸露单元与所述窗口的位置对应，在所述芯片的芯片焊盘处连接导电组件；
制作包封所述芯片和导电组件的塑封体；
在所述塑封体上制作重布线层，使所述芯片通过所述导电组件与所述重布线层电连接。
进一步地，在所述载片上键合介质层后，开设所述窗口。
进一步地，所述的芯片封装结构的制作方法，还包括：在所述介质层中设置导电转移线，所述导电转移线与所述导电组件电连接。
进一步地，所述导电组件为连接芯片和导电转移线的第一导电凸块，以及连接重布线层和导电转移线的导电件。
进一步地，所述的芯片封装结构的制作方法，还包括：在所述介质层上围绕所述窗口的周缘制作阻隔层。
进一步地，所述导电组件为第二导电凸块。
进一步地，所述的芯片封装结构的制作方法，还包括：在所述重布线层制作完成后解键合去除所述载片。
进一步地，所述的芯片封装结构的制作方法，还包括：所述重布线层制作完成后，在所述重布线层上制作外接焊球。
进一步地，所述芯片为光芯片，所述裸露单元为光学接口。
本发明技术方案，具有如下优点：
1.本发明提供的芯片封装结构的制作方法，通过在载片上键合具有窗口的介质层，贴装芯片并使其裸露单元与窗口位置对应，在芯片的芯片焊盘处连接导电组件，制作塑封体和重布线层，使得芯片与重布线层电连接，从而实现芯片与外部互联，基于上述方法，通过介质层及开设在介质层上的窗口对裸露单元进行了保护，使得在制作导电组件、介质层与塑封体时不会直接对具有裸露单元的面施加化学药液以及塑封材料，避免封装过程中污染或损坏裸露单元，通过对裸芯片进行封装提高了芯片稳定性和可靠性。
2.本发明提供的芯片封装结构的制作方法，对于裸露单元与芯片焊盘分别位于正反两面的芯片，可以直接将芯片焊盘通过第一导电凸块与重布线层互联；对于裸露单元与芯片焊盘均位于同一面的芯片，可以通过设置于介质层内的导电转移线和设置于塑封体中的第二导电凸块、导电件与重布线层互联。
3.本发明提供的芯片封装结构的制作方法，通过在介质层上围绕窗口的周缘制作阻隔层，避免了芯片与介质层中导电转移线焊接后制作底填胶或塑封时溢胶污染裸露单元，增加封装可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种芯片封装结构的示意图；
图2为本发明提供的另一种芯片封装结构的示意图；
图3为本发明第一种实施方式中提供的芯片封装结构制作方法的流程示意图；
图4为第一种实施方式中步骤S12得到的结构的示意图；
图5为第一种实施方式中步骤S13得到的结构的示意图；
图6为第一种实施方式中步骤S14得到的结构的示意图；
图7为第一种实施方式中步骤S15得到的结构的示意图；
图8为第一种实施方式中步骤S16得到的结构的示意图；
图9为第一种实施方式中步骤S17得到的结构的示意图；
图10为本发明第二种实施方式中提供的芯片封装结构制作方法的流程示意图；
图11为本发明第三种实施方式中提供的芯片封装结构制作方法的流程示意图。
附图标记说明：
1-芯片；2-裸露单元；3-芯片焊盘；4-载片；5-介质层；6-导电转移线；7-键合层；81-第一导电凸块；82-第二导电凸块；9-窗口；10-阻隔层；11-导电件；12-塑封体；13-重布线层；14-外接焊盘；15-外接焊球。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明提供一种芯片封装结构的制作方法，包括以下步骤：
提供载片并在其上键合具有窗口的介质层；
在所述介质层背离所述载片的一侧贴装芯片，使所述芯片的裸露单元与所述窗口的位置对应，在所述芯片的芯片焊盘处连接导电组件；
制作包封所述芯片和导电组件的塑封体；
在所述塑封体上制作重布线层，使所述芯片通过所述导电组件与所述重布线层电连接。
本发明提供的芯片封装结构的制作方法，通过在载片上键合具有窗口的介质层，贴装芯片并使其裸露单元与窗口位置对应，在芯片的芯片焊盘处连接导电组件，制作塑封体和重布线层，使得芯片与重布线层电连接，从而实现芯片与外部互联，基于上述方法，通过介质层及开设在介质层上的窗口对裸露单元进行了保护，使得在制作导电组件、介质层与塑封体时不会直接对具有裸露单元的面施加化学药液与塑封材料，避免封装过程中污染或损坏裸露单元，通过对裸芯片进行封装提高了芯片稳定性和可靠性。
本发明提供的方法适用于具有与外界进行交互的裸露单元的芯片，如光芯片，其裸露单元即为光学接口，需要与外界交换光信号；又如气体传感器芯片，其裸露单元为探测单元，用于感知环境中气体浓度变化，在完成芯片封装后这些单元均需要裸露出来。当然本发明提供的方法不仅限于上述芯片，凡是具有上述特征的芯片均在本发明请求保护的范围内。
图1和图2分别示出了两种采用本发明提供的方法制作的芯片封装结构。如图1所示，被封装的芯片1的裸露单元2与芯片焊盘3分布在芯片1的同一面上。如图2所示，被封装的芯片1的裸露单元2与芯片焊盘3分布在芯片1的正反两面。
以下结合具体制作步骤对本发明提供的芯片封装结构的制作方法进行详细说明。
图3示出了一种如图1所示芯片封装结构的制作方法，包括：
步骤S11，提供载片4，在载片4上键合介质层5，在介质层5内制作导电转移线6，在导电转移线6上连接第一导电凸块81。
对于裸露单元2与芯片焊盘3均位于同一面的芯片1，需要提前在介质层5中制作导电转移线6，当芯片1贴装在介质层5上时可以通过导电转移线6将芯片1的芯片焊盘3引出，也即，介质层5和导电转移线6共同形成重布线层(RDL)。
载片4的材料可以选用玻璃、硅等。介质层5的材料可以选用苯并环丁烯(BCB)、聚酰亚胺(PI)、树脂、固化胶、半固化胶等。介质层5通过键合层7与载片4键合。
为了便于后续对芯片焊盘3与导电转移线6进行焊接，可以在导电转移线6上焊接第一导电凸块81，第一导电凸块81形状不限，可以为块状、片状、柱状等，材质可以为铜、镍、锡、银等。
步骤S12，在介质层5上开窗口9。
可以通过化学刻蚀或激光打孔的方式在介质层5上开窗口9，窗口9位置与后续贴装芯片1时裸露单元2的位置相应。步骤S12得到的结构如图4所示。
步骤S13，在介质层5上围绕窗口9的周缘制作阻隔层10。
制作阻隔层10的目的在于避免芯片1与介质层5中导电转移线6通过第一导电凸块81焊接后制作底填胶或塑封时溢胶污染裸露单元2，增加封装可靠性。阻隔层10的材料可以选用苯并环丁烯(BCB)、聚酰亚胺(PI)、树脂等，可以通过光刻显影、干法刻蚀等方法制作。步骤S13得到的结构如图5所示。
步骤S14，制作导电件11，使导电件11与导电转移线6电连接。
为实现芯片焊盘3的引出，可以在导电转移线6上制作导电件11，材质可以为铜、铝、钨、钛等金属，形状为柱状，可以通过电镀等方法制作。该导电件11的高度至少高于芯片1的厚度。步骤S14得到的结构如图6所示。
步骤S15，将芯片1倒装在介质层5上，使芯片1与导电转移线6通过第一导电凸块81焊接，芯片1的裸露单元2与窗口9的位置对应。
倒装芯片时使芯片1的芯片焊盘3与导电转移线6通过预先制作的第一导电凸块81焊接，通过导电转移线6将芯片1的芯片焊盘3引出。步骤S15得到的结构如图7所示。
步骤S16，制作塑封体12包封芯片1、第一导电凸块81和导电件11。
制作塑封体12的材料可以选用环氧树脂、酚醛树脂等有机材料或其他材料。利用塑封体12对芯片1背离介质层5的表面及侧面以及导电件11进行封装，其中塑封体还可以包括包封第一导电凸块81的底填胶。可以根据需要通过研磨、化学腐蚀，UV光照等工艺方式实现塑封体12减薄直至露出导电件11的顶面。步骤S16得到的结构如图8所示。
步骤S17，在塑封体12背离介质层5的一侧制作重布线层13，使重布线层13与导电件11电连接。
通过制作与导电件11电连接的重布线层13实现了芯片焊盘3的引出和重新分布。重布线层13的具有一层或多层，其中最外层的重布线层13具有外接焊盘14。步骤S17得到的结构如图9所示。
步骤S18，在重布线层13上制作外接焊球15。
通过外接焊球15可以实现芯片封装体与其他器件的导电互联。外接焊球15可以通过植球、电镀等工艺制作，其材质可以为无铅焊球或者导电铜柱等。
步骤S19，解键合去除载片4。
在完成封装之后通过解键合工艺去除载片4和键合层7，可以通过加热、UV照射、激光或者机械外力等方式实现。步骤S19最终得到如图1所示的芯片封装结构。
图10示出了另一种如图1所示芯片封装结构的制作方法，包括：
步骤S21-S23，同步骤S11-S13。
步骤S24，将芯片1倒装在介质层5上，使芯片1与导电转移线6通过第一导电凸块81焊接，芯片1的裸露单元2与窗口9的位置对应。
步骤S25，制作塑封体12包封芯片1。
步骤S26，在塑封体12中开通孔并在通孔中制作导电件11，使导电件11与导电转移线6电连接。
通过激光打孔、干法刻蚀或湿法腐蚀的方法形成贯通塑封体12上表面和下表面的通孔，然后在通孔中形成实心的导电柱结构或者空心的导电通孔结构，即制作导电件11。材质可以为铜、铝、钨、钛等金属。
步骤S27-S29同步骤S17-S19。
图10提供的方法与图3提供的方法的不同之处仅在于，导电件11的制作方法不同。
图11示出了一种如图2所示芯片封装结构的制作方法，包括：
步骤S31，提供载片4，在载片4上键合介质层5。
对于裸露单元2与芯片焊盘3分别位于正反两面的芯片1，无需提前在介质层5中制作导电转移线，当芯片1贴装在介质层5上时可以直接通过重布线层13将芯片1的芯片焊盘3引出。
载片4的材料可以选用玻璃、硅等。介质层5的材料可以选用苯并环丁烯(BCB)、聚酰亚胺(PI)、树脂、固化胶、半固化胶等。介质层5通过键合层7与载片4连接。
步骤S32，在介质层5上开窗口9。
参照步骤S12。
步骤S33，将芯片1贴附到介质层5上，使芯片1的裸露单元2与窗口9位置对应。
由于芯片焊盘3位于与裸露单元2背离的一面，芯片1具有裸露单元2的一面可以直接贴附到介质层5上，并通过介质层5上的窗口9暴露出裸露单元2。
步骤S34，制作塑封体12包封芯片1。
为了便于芯片焊盘3的引出，可以在芯片焊盘3上焊接第二导电凸块82，第二导电凸块82形状不限，可以为块状、片状、柱状等，材质可以为铜、镍、锡、银等。制作塑封体12的材料可以选用环氧树脂、酚醛树脂等有机材料或其他材料。利用塑封体12对芯片1背离介质层5的表面及侧面进行封装。可以通过研磨、化学腐蚀，UV光照等工艺方式实现塑封体12减薄直至露出第二导电凸块82。也可以先通过塑封体12包封芯片1，再在芯片焊盘3上连接第二导电凸块82并对其进行包封，均在本申请请求保护的范围内。
步骤S35，在塑封体12背离介质层的一侧制作重布线层13，使重布线层13与芯片1电连接。
通过制作重布线层13实现了芯片焊盘3的引出和重新分布。重布线层13的具有一层或多层，其中最外层的重布线层13具有外接焊盘14。
步骤S36，在重布线层13上制作外接焊球15。
参照步骤S18。
步骤S37，解键合去除载片4。
参照步骤S19。
本发明提供的芯片封装结构，如图1和图2所示，在介质层5上形成用于暴露出裸露单元2的窗口9，可以直接使裸露单元2与外界进行交互，使用方便，通过介质层5和塑封体12实现了芯片1的可靠封装，避免了裸芯片直接使用稳定性、可靠性差的问题。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种芯片封装结构的制作方法，其特征在于，包括：
提供载片并在其上键合具有窗口的介质层；
在所述介质层背离所述载片的一侧贴装芯片，使所述芯片的裸露单元与所述窗口的位置对应，在所述芯片的芯片焊盘处连接导电组件；
制作包封所述芯片和导电组件的塑封体；
在所述塑封体上制作重布线层，使所述芯片通过所述导电组件与所述重布线层电连接。
2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，在所述载片上键合介质层后，开设所述窗口。
3.根据权利要求1或2所述的芯片封装结构的制作方法，其特征在于，还包括：在所述介质层中设置导电转移线，所述导电转移线与所述导电组件电连接。
4.根据权利要求3所述的芯片封装结构的制作方法，其特征在于，所述导电组件为连接芯片和导电转移线的第一导电凸块，以及连接重布线层和导电转移线的导电件。
5.根据权利要求1-4任一所述的芯片封装结构的制作方法，其特征在于，还包括：在所述介质层上围绕所述窗口的周缘制作阻隔层。
6.根据权利要求1或2所述的芯片封装结构的制作方法，其特征在于，所述导电组件为第二导电凸块。
7.根据权利要求1-6任一所述的芯片封装结构的制作方法，其特征在于，还包括：在所述重布线层制作完成后解键合去除所述载片。
8.根据权利要求1-7任一所述的芯片封装结构的制作方法，其特征在于，还包括：所述重布线层制作完成后，在所述重布线层上制作外接焊球。
9.根据权利要求1-8任一所述的芯片封装结构的制作方法，其特征在于，所述芯片为光芯片，所述裸露单元为光学接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911242356.5A CN111128763A (zh) | 2019-12-06 | 2019-12-06 | 一种芯片封装结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911242356.5A CN111128763A (zh) | 2019-12-06 | 2019-12-06 | 一种芯片封装结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111128763A true CN111128763A (zh) | 2020-05-08 |
Family
ID=70497695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911242356.5A Pending CN111128763A (zh) | 2019-12-06 | 2019-12-06 | 一种芯片封装结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128763A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111732069A (zh) * | 2020-06-18 | 2020-10-02 | 南通智通达微电子物联网有限公司 | 气敏传感器及其制备方法 |
| CN113808958A (zh) * | 2021-09-17 | 2021-12-17 | 成都奕斯伟系统集成电路有限公司 | 一种芯片封装结构制作方法及芯片封装结构 |
| WO2022012498A1 (zh) * | 2020-07-13 | 2022-01-20 | 矽磐微电子(重庆)有限公司 | 芯片封装结构及其制作方法 |
| US11764163B2 (en) | 2020-09-27 | 2023-09-19 | Luxshare Electronic Technology (Kunshan) Ltd. | Semiconductor encapsulation structure and encapsulation method |
| CN117246973A (zh) * | 2023-11-17 | 2023-12-19 | 苏州敏芯微电子技术股份有限公司 | 微机电压力传感器及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080096321A1 (en) * | 2006-10-18 | 2008-04-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor chip package manufacturing method and structure thereof |
| US20090162965A1 (en) * | 2005-05-05 | 2009-06-25 | Stats Chippac, Ltd. | Optical Die-Down Quad Flat Non-Leaded Package |
| CN103000649A (zh) * | 2012-11-22 | 2013-03-27 | 北京工业大学 | 一种cmos图像传感器封装结构及其制造方法 |
| CN105845635A (zh) * | 2015-01-16 | 2016-08-10 | 恒劲科技股份有限公司 | 电子封装结构 |
| CN107507821A (zh) * | 2017-09-05 | 2017-12-22 | 中芯长电半导体（江阴）有限公司 | 集成图像传感器芯片及逻辑芯片的封装结构及封装方法 |
| CN107634076A (zh) * | 2017-09-06 | 2018-01-26 | 中芯长电半导体（江阴）有限公司 | Cmos图像传感器扇出型封装结构及其制备方法 |
| CN109935603A (zh) * | 2017-12-15 | 2019-06-25 | 三星电机株式会社 | 扇出型传感器封装件 |
-
2019
- 2019-12-06 CN CN201911242356.5A patent/CN111128763A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090162965A1 (en) * | 2005-05-05 | 2009-06-25 | Stats Chippac, Ltd. | Optical Die-Down Quad Flat Non-Leaded Package |
| US20080096321A1 (en) * | 2006-10-18 | 2008-04-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor chip package manufacturing method and structure thereof |
| CN103000649A (zh) * | 2012-11-22 | 2013-03-27 | 北京工业大学 | 一种cmos图像传感器封装结构及其制造方法 |
| CN105845635A (zh) * | 2015-01-16 | 2016-08-10 | 恒劲科技股份有限公司 | 电子封装结构 |
| CN107507821A (zh) * | 2017-09-05 | 2017-12-22 | 中芯长电半导体（江阴）有限公司 | 集成图像传感器芯片及逻辑芯片的封装结构及封装方法 |
| CN107634076A (zh) * | 2017-09-06 | 2018-01-26 | 中芯长电半导体（江阴）有限公司 | Cmos图像传感器扇出型封装结构及其制备方法 |
| CN109935603A (zh) * | 2017-12-15 | 2019-06-25 | 三星电机株式会社 | 扇出型传感器封装件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111732069A (zh) * | 2020-06-18 | 2020-10-02 | 南通智通达微电子物联网有限公司 | 气敏传感器及其制备方法 |
| WO2022012498A1 (zh) * | 2020-07-13 | 2022-01-20 | 矽磐微电子(重庆)有限公司 | 芯片封装结构及其制作方法 |
| US11764163B2 (en) | 2020-09-27 | 2023-09-19 | Luxshare Electronic Technology (Kunshan) Ltd. | Semiconductor encapsulation structure and encapsulation method |
| CN113808958A (zh) * | 2021-09-17 | 2021-12-17 | 成都奕斯伟系统集成电路有限公司 | 一种芯片封装结构制作方法及芯片封装结构 |
| CN117246973A (zh) * | 2023-11-17 | 2023-12-19 | 苏州敏芯微电子技术股份有限公司 | 微机电压力传感器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111128763A (zh) | 一种芯片封装结构的制作方法 | |
| US8344492B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| US8241959B2 (en) | Microelectronic packages fabricated at the wafer level and methods therefor | |
| US7294928B2 (en) | Components, methods and assemblies for stacked packages | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US7772687B2 (en) | Multiple electronic component containing substrate | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| TWI463635B (zh) | 具有堆疊的微電子單元之微電子封裝及其製造方法 | |
| EP1662566A2 (en) | Semiconductor device and method of fabricating the same | |
| JP2003115560A (ja) | 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法 | |
| US8154115B1 (en) | Package structure having MEMS element and fabrication method thereof | |
| KR20060053168A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US20090186447A1 (en) | Process for sealing and connecting parts of electromechanical, fluid and optical microsystems and device obtained thereby | |
| US20100190294A1 (en) | Methods for controlling wafer and package warpage during assembly of very thin die | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002134640A (ja) | 薄型感光式半導体装置 | |
| CN110634838A (zh) | 一种超薄扇出型封装结构及其制作方法 | |
| US20110147905A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10115673B1 (en) | Embedded substrate package structure | |
| CN111029262A (zh) | 一种芯片封装结构的制作方法 | |
| KR101515777B1 (ko) | 반도체 패키지 제조방법 | |
| US11456277B2 (en) | Thermocompression bonding of electronic components | |
| JP3781998B2 (ja) | 積層型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |