CN117457600A - 一种芯片组件、层叠封装结构及电子设备 - Google Patents

一种芯片组件、层叠封装结构及电子设备 Download PDF

Info

Publication number
CN117457600A
CN117457600A CN202311666008.7A CN202311666008A CN117457600A CN 117457600 A CN117457600 A CN 117457600A CN 202311666008 A CN202311666008 A CN 202311666008A CN 117457600 A CN117457600 A CN 117457600A
Authority
CN
China
Prior art keywords
layer
chip assembly
metal heat
substrate
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311666008.7A
Other languages
English (en)
Other versions
CN117457600B (zh
Inventor
赵维榕
王全龙
韩喆浩
杨秀娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Honor Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honor Device Co Ltd filed Critical Honor Device Co Ltd
Priority to CN202311666008.7A priority Critical patent/CN117457600B/zh
Publication of CN117457600A publication Critical patent/CN117457600A/zh
Application granted granted Critical
Publication of CN117457600B publication Critical patent/CN117457600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请涉及半导体技术领域，具体涉及一种芯片组件、层叠封装结构及电子设备。芯片组件包括：晶粒，晶粒表面的硅层设置有减薄区；阻挡层，阻挡层形成于减薄区；金属散热件，金属散热件形成于阻挡层与硅层相背的一面；阻挡层用于阻挡金属散热件中的金属离子渗入硅层。本申请提供的芯片组件、层叠封装结构及电子设备，能够降低层叠封装结构的热阻，提高热传导能力，改善芯片的散热效果。

Description

一种芯片组件、层叠封装结构及电子设备
技术领域
本申请涉及半导体技术领域，具体涉及一种芯片组件、层叠封装结构及电子设备。
背景技术
随着电子设备的功能的多样化发展，电子设备中用于支持实现各种功能的半导体器件也越来越多。为了能够节省半导体器件在电子设备中占用的空间，半导体器件通常会采用层叠封装（PoP）形成层叠封装结构。
但是，随着层叠封装结构内的芯片性能的提升，芯片在正常工作过程中的产热逐渐增多。由于层叠封装结构的轻薄化发展，在层叠封装结构内部难以设置散热风扇、鳍片等散热结构，芯片产生的热量主要通过封装结构向外传递。而封装结构的热阻较大，导致其内部的芯片散热问题和过热带来的功耗问题日益突出。
发明内容
为了解决上述问题，本申请提供了一种芯片组件、层叠封装结构及电子设备，能够降低层叠封装结构的热阻，提高热传导能力，改善芯片的散热效果。
为了实现上述目的，第一方面，本申请提供了一种芯片组件，包括：晶粒，晶粒表面的硅层设置有减薄区；阻挡层，阻挡层形成于减薄区；金属散热件，金属散热件形成于阻挡层与硅层相背的一面；阻挡层用于阻挡金属散热件中的金属离子渗入硅层。
本申请实施例提供的芯片组件通过对晶粒的硅层进行减薄，从而能够为散热结构的设置提供设置空间。在减薄区设置阻挡层和金属散热件，能够利用金属散热件提高将晶粒内部的热量传导至外部的传导速度，改善对晶粒的散热效果。同时，还能够利用阻挡层防止金属散热件的金属离子渗透至硅层中，以实现对晶粒的电路保护，从而实现对晶粒的双重保护。
一种可选的实施方式中，减薄区具有第一平面，第一平面为减薄区整体减薄形成的；阻挡层形成于第一平面。这样，能够为金属散热件的设置提供更多的空间，有效改善对晶粒的散热效果。
一种可选的实施方式中，金属散热件包括金属缓冲层和金属散热层；金属缓冲层形成于阻挡层；金属散热层形成于金属缓冲层；金属缓冲层的杨氏模量小于金属散热层的杨氏模量；金属缓冲层用于减小金属散热层受到的热应力。这样，尽管金属缓冲层的热膨胀系数大于硅层的热膨胀系数，但是由于金属缓冲层的杨氏模量较小，在第一平面和金属缓冲层之间产生的热应力可以通过金属缓冲层变形而缓冲，从而能够避免金属散热层受到较大的热应力而发生分层的现象。
一种可选的实施方式中，金属缓冲层包括银膜层，银膜层通过固化纳米烧结形成于阻挡层；金属散热层包括铜层，铜层通过电镀或沉积形成于金属缓冲层。这样，能够利用银膜层的较高的热传导率和较低的杨氏模量，通过弹性形变吸收应力，以减小热应力对铜层的影响，从而避免发生铜层分离的现象，保证连接强度。同时，固化纳米烧结工艺制备效率高，形成的膜层均匀，能够提高与阻挡层的连接强度和连接紧密性，便于提高热传导速度。
一种可选的实施方式中，金属散热件包括铜铝复合层，其中，铜铝复合层中的铝层用于形成金属缓冲层；铜铝复合层中的铜层用于形成金属散热层。这样，能够利用铝层的较高的热传导率和较低的杨氏模量，通过弹性形变吸收应力，以减小热应力对铜层的影响，从而避免发生铜层分离的现象，保证连接强度。同时，铜铝复合层的连接强度高，能够防止铜层和铝层之间发生分离。
一种可选的实施方式中，金属散热件具有多个镂空区；多个镂空区沿金属散热件的中心向边缘扩散分布，或多个镂空区阵列分布于金属散热件。这样，能够缓解金属散热件在不同位置受到的热应力不均的问题，从而减小金属散热件发生翘曲变形的可能性。
一种可选的实施方式中，减薄区具有局部减薄形成的凹槽；阻挡层形成于凹槽的槽壁面和槽底面；金属散热件与阻挡层的厚度之和等于凹槽的槽深。这样，能够尽量减小硅层和金属散热件之间的热应力，从而减小金属散热件发生翘曲变形的可能，提高金属散热件与阻挡层以及硅层的连接强度。
一种可选的实施方式中，凹槽包括多个子槽；多个子槽沿减薄区的中心向边缘扩散分布，多个子槽阵列分布于减薄区。这样，能够缓解金属散热件在不同位置受到的热应力不均的问题，从而减小金属散热件发生翘曲变形的可能性。
一种可选的实施方式中，凹槽包括多个子槽；每个子槽的设置位置对应于晶粒的功能模块的设置位置。这样，可以使得金属散热件能够对应于功能模块设置，从而能够尽快将功能模块产生的热量传导至外部。
一种可选的实施方式中，每个子槽内设置有多个凸起部；多个凸起部靠近子槽的边角和/或中心位置分布。这样，可以缓解边缘位置与中心位置的热应力差，从而减小金属散热件发生翘曲变形的可能性。
一种可选的实施方式中，至少两个子槽连通。这样，可以实现均热作用，从而能够对发热量较大的功能模块实现进一步保护。
一种可选的实施方式中，金属散热件包括铜层，铜层通过电镀或沉积形成于阻挡层。这样，能够在阻挡层的表面形成一层致密、均匀的铜层，提高铜层与阻挡层的连接强度，防止其与阻挡层发生分离。
一种可选的实施方式中，阻挡层溅射形成于减薄区；阻挡层包括钛层、镍层或钯层中的一种。这样，在防止金属离子渗透的同时，溅射工艺能够便于控制阻挡层的厚度和成分，还能够实现在减薄区的均匀覆盖，提高与硅层的连接强度，防止分层的发生。
为了实现上述目的，第二方面，本申请提供了一种层叠封装结构，包括第一基板、第二基板、导电部、绝缘保护结构以及如上述第一方面的芯片组件；第一基板和第二基板层叠间隔设置；芯片组件连接于第一基板，并位于第一基板和第二基板之间；导电部连接于第一基板和第二基板，并位于芯片组件的外周；绝缘保护结构填充于第一基板和第二基板之间，并包围于导电部和芯片组件。
为了实现上述目的，第三方面，本申请提供了一种电子设备，包括壳体和显示屏；显示屏连接于壳体，并与壳体围合形成容纳腔；容纳腔中设置有如上述第一方面的芯片组件，或如上述第二方面的层叠封装结构。
可以理解地，第二方面所提供的层叠封装结构以及第三方面所提供的电子设备应用第一方面所提供的芯片组件，因此，其所能达到的有益效果可参考第一方面所提供的芯片组件中的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本实施例提供的一种半导体封装结构的剖视图；
图2是本实施例提供的第一种芯片组件的俯视图；
图3是图2中的沿A-A方向的剖视分解图；
图4是本实施例提供的第二种芯片组件的俯视图；
图5是本实施例提供的第三种芯片组件的俯视图；
图6是本实施例提供的第四种芯片组件的俯视图；
图7是本实施例提供的第五种芯片组件的俯视图；
图8是图7中的沿B-B方向的剖视分解图；
图9是本实施例提供的第六种芯片组件的俯视图；
图10是本实施例提供的第七种芯片组件的俯视图；
图11是本实施例提供的第八种芯片组件的俯视图；
图12是本实施例提供的第八种芯片组件的剖视图；
图13是本实施例提供的第九种芯片组件的剖视图；
图14是本实施例提供的第一种层叠封装结构的剖视图；
图15是本实施例提供的第二种层叠封装结构的剖视图；
图16是本实施例提供的一种电子设备的结构示意图。
图示标记：
100-半导体封装结构，110-下层基板，120-上层基板，130-下层芯片，140-绝缘填充层，150-铜球，160-焊球，200-芯片组件，210-晶粒，211-凹槽，2111-子槽，2112-第一平面，211a-槽壁面，211b-槽底面，212-凸起部，220-阻挡层，230-金属散热件，231-镂空区，232-金属缓冲层，233-金属散热层，240-石墨烯层，300-层叠封装结构，310-第一基板，320-第二基板，330-导电部，340-绝缘保护结构，350-上层芯片结构，360-连接焊球，400-电子设备，410-壳体，420-显示屏。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部实施例。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的其他实施例，都属于本申请的保护范围。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请中，“上”、“下”、“内”、“外”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
随着电子设备的功能多样性的发展，电子设备内需要设置更多的半导体器件以支持功能需求。同时，为了能够尽量减小半导体器件对电子设备的内部空间的占用，往往会采用层叠式的封装，形成半导体封装结构，以实现对各种芯片的集成设计。
上述的电子设备包括但不限于智能手机、平板计算机、笔记本计算机、可穿戴计算设备、高级驾驶员辅助系统、无人机、照相机以及各种智能家用电器等。
图1是本实施例提供的一种半导体封装结构的剖视图。
如图1所示，半导体封装结构100可以包括下层基板110、上层基板120、下层芯片130和绝缘填充层140。
上层基板120和下层基板110沿厚度方向层叠设置，且间隔设置。同时在上层基板120和下层基板110之间还设置有铜球150，以实现上层基板120和下层基板110的电连接。
上层基板120和下层基板110可以均是树脂材料的基板，也可以为其他材质。
上层基板120和下层基板110内还可以设置多条导电走线，导电走线可以通过印刷导电材料的方式形成于上层基板120或下层基板110，或者，导电走线也可以通过重分布层（Re-Distribution Layer，RDL）形成于上层基板120和下层基板110。
下层芯片130设置于下层基板110，并位于上层基板120和下层基板110之间。下层芯片130可以根据电路需要与下层基板110进行电连接。
铜球150环绕于下层芯片130外周，并与下层芯片130间隔设置。
下层芯片130可以是处理器芯片、存储器芯片、通信芯片或传感器芯片中的一种或多种集成芯片，如系统级芯片（System-on-Chip，SoC）、双倍数据率存储器（Double DataRate，DDR）芯片、串行通信接口（Serial Peripheral Interface，SPI）芯片等。
绝缘填充层140填充于上层基板120和下层基板110之间，以用于填充下层芯片130与上层基板120、下层芯片130与铜球150以及铜球150与铜球150的间隙。绝缘填充层140不仅能够实现下层芯片130与上层基板120、铜球150的绝缘隔离，还能够实现对上层基板120的支撑，以及对下层芯片130的保护。
绝缘填充层140的材质可以为环氧树脂材质，也可以为硅脂材质等绝缘材质。
下层基板110与上层基板120相背的一侧面还可以设置焊球160，半导体封装结构100可以通过焊球160安装到印刷电路板（Printed Circuit Board，PCB）或系统板（systemboard），但是不限于这种方式。
上层基板120与下层基板110相背的一侧面能够用于承载其他半导体器件，以形成层叠封装（Package on Package，PoP）组件。其中，上层基板120承载的半导体器件可以为上层芯片，且上层芯片和下层芯片130可以为相同的芯片，也可以为不同芯片。
一种示例中，半导体封装结构100可以包括设置于下层基板110的SoC芯片和设置于上层基板120的DDR芯片，以实现多种芯片的集成设计，减小半导体封装结构100的整体体积。
半导体封装结构100的整体体积较小，便于实现小型化设计。但是在半导体封装结构100运行过程中，较高的性能要求导致下层芯片130发热量较大。这时，在下层芯片130与上层基板120之间的空间较小，难以容纳散热风扇、散热鳍片或冷却器等散热结构。这导致下层芯片130热量主要通过封装于下层芯片130外表面的绝缘填充层140向外扩散至上层基板120或空气中，以实现散热。然而，绝缘填充层140的热阻较大，导致下层芯片130的热量扩散效率较差。
同时，下层芯片130自身的硅层结构的热阻也比较大，导致下层芯片130自身的硅层结构导热率比较小，难以快速将下层芯片130运行产生的热量传递至绝缘填充层140。这样，会使得下层芯片130散热效果较差，升温较快，由于高温而产生的功耗问题也越发严重，影响下层芯片130以及半导体封装结构100的可靠性。
为了能够在有限空间内，降低下层芯片130对外散热的扩散热阻，本实施例提供了一种芯片组件、层叠封装结构及电子设备。
图2是本实施例提供的第一种芯片组件的俯视图。
图3是图2中的沿A-A方向的剖视分解图。
为便于说明芯片组件200，定义芯片组件200的长度方向为x轴，芯片组件200的宽度方向为y轴，芯片组件200的厚度方向为z轴。图2中示出的芯片组件200的长度和宽度接近，在其他实施例中，芯片组件200的长度和宽度可以相同或明显不同，在本实施例中不作限定。
如图2和图3所示，第一方面，本实施例提供了一种芯片组件200，包括晶粒210、阻挡层220以及金属散热件230。
晶粒210的内部设置有电路结构，且在晶粒210的表面封装有一定厚度的硅层，以实现对晶粒210内部的电路结构的保护。在晶粒210表面的硅层设置有减薄区，以利用减薄区为其他结构的设置提供空间。
可以理解的是，减薄区为晶粒210未设置电路结构的硅层。硅层经减薄处理后还会剩余一定厚度的硅层覆盖于带有电路结构的部分，从而实现对晶粒210的电路结构的保护。
阻挡层220形成于减薄区，金属散热件230形成于阻挡层220与硅层相背的一面。也就是说，金属散热件230和阻挡层220层叠设置于减薄区。这样，能够使得晶粒210原本的部分硅层结构被阻挡层220和金属散热件230替代。而金属散热件230的热阻要小于硅层的热阻，能够使晶粒210产生的热量经由金属散热件230快速传导至外部封装结构中，以降低芯片组件200自身的扩散热阻，从而能够降低芯片组件200的由于高温而产生功耗问题的概率，以实现对芯片组件200的散热保护。
同时，由于金属散热件230在受热后，其内部的金属离子在受热后会发生活动，阻挡层220能够阻挡金属散热件230中的金属离子渗入硅层，从而防止金属离子影响晶粒210内部的电路结构，以实现对晶粒210的电路保护。
本申请实施例提供的芯片组件200通过对晶粒210的硅层进行减薄，从而能够为散热结构的设置提供设置空间。在减薄区设置阻挡层220和金属散热件230，可以看成用较低热阻的材料替换原来较高热阻的硅层，从而能够提高将晶粒210内部的热量传导至外部的传导速度，改善对晶粒210的散热效果，实现对晶粒210的降温保护。同时，还能够利用阻挡层220防止金属散热件230的金属离子渗透至硅层中，以实现对晶粒210的电路保护，从而实现对晶粒210的双重保护。
一些实施例中，阻挡层220可以溅射形成于减薄区。溅射工艺不需要在高温下进行，这样可以避免由于高温带来的材料变形和退火的问题。同时，溅射工艺能够便于控制阻挡层220的厚度和成分，还能够实现在减薄区的均匀覆盖，提高与硅层的连接强度，防止分层的发生。
一种示例中，阻挡层220可以包括钛层。钛层具有良好的耐腐蚀性和化学稳定性。钛金属表面会形成一层致密的氧化膜，这层氧化膜能够有效地阻止其他金属离子等物质的渗透。此外，钛金属本身也具有较高的硬度，能够减缓外部物质对其表面的侵蚀和渗透。
另一种示例中，阻挡层220可以包括镍层。镍层具有较高的耐腐蚀性和化学稳定性。镍层表面能够形成一层致密的氧化膜，这种氧化膜可以有效地阻止其他金属离子等物质的渗透。镍金属本身也具有一定的电化学特性，使镍层在一定程度上对其他金属离子具有阻隔作用。
再一种示例中，阻挡层220也可以包括钯层，钯层具有较高的耐腐蚀性和化学稳定性。钯层表面能够形成一层致密的氧化膜，这种氧化膜可以有效地阻止其他金属离子等物质的渗透。在发生电化学反应时，钯可以作为强阳极，起到阻断其他金属离子向钯层渗透的作用。例如，若金属散热件230为铜层时，钯在电化学系列中的位置比铜更靠前。基于钯与铜之间电位差，在一定条件下，钯可以作为较强的阳极，起到阻断铜离子向钯层渗透的作用。
值得说明的是，阻挡层220也可以包括其他具有阻隔作用的膜层，在本实施例中不作限定。
当晶粒210运行产热时，由于阻挡层220通常较薄，硅层产生的热量会快速直接作用到金属散热件230。而硅层的线性热膨胀系数与金属散热件230的线性热膨胀系数相差较大，导致在硅层和金属散热件230之间由于线性热膨胀系数不匹配而产生较大的热应力，从而会导致金属散热件230发生翘曲变形，甚至与阻挡层220之间容易发生分层现象，影响连接强度。
一些实施例中，为了减小金属散热件230受到的热应力，减薄区可以设置凹槽211，该凹槽211可以通过减薄区局部减薄形成。阻挡层220可以形成于凹槽211的槽壁面211a和槽底面211b，金属散热件230设置于凹槽211中的阻挡层220表面。这样，能够实现金属散热件230的镶嵌设置，在降低扩散热阻的同时，能够尽量减小硅层和金属散热件230之间的热应力，从而减小金属散热件230发生翘曲变形的可能，提高金属散热件230与阻挡层220以及硅层的连接强度。
此外，防止金属散热件230分离还能够防止在金属散热件230和阻挡层220之间产生空气间隙。由于空气的扩散热阻较大，空气间隙的存在会降低热量由硅层传导至金属散热件230的速度，影响散热效果。
示例性的，凹槽211可以通过蚀刻形成，如可以采用化学蚀刻，从而便于在减薄区形成定制化形状的凹槽。
或者，凹槽211也可以通过磨削形成，在本实施例中不作限定。
可选地，金属散热件230的厚度为h1，阻挡层220的厚度为h2，凹槽211的槽深为h3，金属散热件230与阻挡层220的厚度之和等于凹槽211槽深h3。这样，在减薄区的凹槽211中形成阻挡层220和金属散热件230后，仍能使得芯片组件200的表面为平整表面，从而能够便于后续结构的设置。
例如，若晶粒210的整体厚度为100微米，其中未设置电路结构的硅层的厚度为70微米，凹槽211的槽深可以为50微米，阻挡层220和金属散热件230的厚度之和为50微米。这样，既不需要增加芯片组件200的整体厚度，便于实现小型化的设计，还能够利用金属散热件230降低芯片组件200的扩散热阻，提高热传导速度，改善对晶粒210的散热效果。
由于晶粒210在运行过程中，其中部温度会大于边缘的温度。靠近晶粒210中部的金属散热件230和靠近晶粒210边缘的金属散热件230所受到的热应力会有所不同，容易导致金属散热件230发生翘曲变形。
图4是本实施例提供的第二种芯片组件的俯视图。
图5是本实施例提供的第三种芯片组件的俯视图。
如图4和图5所示，示例性的，凹槽211包括多个子槽2111，这时，阻挡层220和金属散热件230可以分别设置在各个子槽2111中，以便于降低芯片组件200的整体热阻，提高热传导速度，还能够缓解金属散热件230在不同位置受到的热应力不均的问题，从而减小金属散热件230发生翘曲变形的可能性。
如图4所示，一种示例中，多个子槽2111沿减薄区的中心向边缘扩散分布。这样，能够缓解金属散热件230在不同位置（尤其是边角位置的）受到的热应力不均的问题，从而减小金属散热件230发生翘曲变形的可能性。
如图5所示，另一种示例中，多个子槽2111阵列分布于减薄区中。这样，能够缓解金属散热件230在不同位置（尤其是边角位置的）受到的热应力不均的问题，从而减小金属散热件230发生翘曲变形的可能性。
图6是本实施例提供的第四种芯片组件的俯视图。
如图6所示，再一种示例中，每一个子槽2111的设置位置对应于晶粒210的功能模块的设置位置，从而针对晶粒210的功能模块形成定制化凹槽211形状。由于晶粒210中的功能模块在运行中发热量较大，将子槽2111对应于功能模块设置，可以使得金属散热件230能够对应于功能模块设置，从而能够尽快将功能模块产生的热量传导至外部。
具体地，晶粒210的功能模块可以包括图像信号处理器（Image SignalProcessor，ISP）、中央处理器（Central Processing Unit，CPU）、神经网络处理器（NeuralProcessing Unit，NPU）、图形处理器（Graphics Processing Unit，GPU）、调制解调器（Modem）等功能模块。
其中，ISP是一种专门用于数字图像处理的芯片或模块。它的主要作用是对从图像传感器中读取到的原始图像数据进行预处理、修正、滤波、增强等操作，从而提高图像的质量和可用性。
CPU是计算机的核心部件之一，其主要功能是执行指令、控制计算机的操作和处理数据。CPU是计算机的“大脑”，负责计算机的所有运算和控制，也是计算机最重要的组成部分之一。
NPU是一种专门用于深度学习和人工神经网络推理计算的芯片或模块。NPU的设计旨在加速神经网络模型的推断（inference）过程，通过高效的并行计算和专门优化的架构，实现对大规模神经网络模型的快速计算。
GPU是一种专门用于处理图形和图像计算的硬件设备。与CPU相比，GPU在并行计算方面表现更出色，适用于高强度的图形渲染和计算任务。
Modem是一种用于在数字设备之间传输数据的设备。它能够将数字信号转换为模拟信号以便在传统电话线或有线电视线路上传输，并且能够解调接收到的模拟信号，将其转换为数字信号。
可选地，晶粒210中可以包括上述功能模块中的任意一种。或者，晶粒210中可以包括上述功能模块中的多种或全部，也可以包括除上述示例外的功能模块，在本实施例中，对晶粒210内部的功能模块的数量和种类不作限定。
以晶粒210中包括上述全部的五个功能模块为例，子槽2111的数量也为五个，且各个子槽2111的形状可以与功能模块的分布范围相对应，以便于将各个功能模块产生的热量快速传导至外部。
可选地，子槽2111可以为规则形状，如圆形、矩形、三角形等，也可以为不规则形状，如可以是边角弯折的形状、L形、C形等，在本实施例中不作限定。
可以理解的是，同一减薄区上的子槽2111的形状可以是相同的，也可以是不同的，子槽2111的形状可以根据实际需要进行定制化设计，在本实施例中不作限定。
一些实施例中，由于各个功能模块的中部温度大于边缘温度，导致子槽2111的中心温度大于边缘的温度。为了进一步减小子槽2111内部的金属散热件230的热应力不均的问题，在每个子槽2111内可以设置多个凸起部212，且多个凸起部212靠近子槽2111的边角和/或中心位置分布。
示例性的，多个凸起部212可以设置在子槽2111的边缘位置，如图6中对应于ISP和Modem的子槽2111。这样，可以缓解边缘位置与中心位置的热应力差，从而减小金属散热件230发生翘曲变形的可能性。
或者，可以在子槽2111的中心设置多个凸起部212，如图6中对应于的NPU的子槽2111。这样，能够缓解边缘位置与中心位置的热应力差，以减小金属散热件230发生翘曲变形的可能性。
再或者，可以在子槽2111的边缘和中心位置均设置凸起部212，如图6中对应于CPU和GPU的子槽2111。这样，能够在快速传导功能模块产生的热量的同时，还能够减小金属散热件230在中部和边缘位置产生的热应力差，从而减小金属散热件230发生翘曲变形的可能性。
可选地，凸起部212可以为圆柱凸起，也可以为棱柱凸起，还可以为球状凸起等，在本实施例中对凸起部212的形状不作限定。
由于各个功能模块在工作时产生的热量不同，为了能够实现均热效果，可以使得至少两个子槽2111连通，以实现均热作用，从而能够对发热量较大的功能模块实现进一步保护。
示例性的，金属散热件230包括铜层。由于铜的扩撒热阻较小，导热性能较好，利用铜层形成金属散热件230能够有效提高对晶粒210的热传导效率，改善对晶粒210的散热效果。
值得理解的是，金属散热件230也可以包括银层、金层等散热性能较好的金属层，在本实施例中不作限定。
可选地，当金属散热件230包括铜层时，铜层可以通过电镀或沉积形成于阻挡层220。
其中，将铜层通过电镀工艺或沉积工艺形成于阻挡层220时，能够在阻挡层220的表面形成一层致密、均匀的铜层，提高铜层与阻挡层220的连接强度，防止其与阻挡层220发生分离。
图7是本实施例提供的第五种芯片组件的俯视图。
图8是图7中的沿B-B方向的剖视分解图。
如图7和图8所示，一些实施例中，减薄区具有第一平面2112，且第一平面2112为减薄区整体减薄形成的。可以看出，在对晶粒210表面的硅层进行减薄时，可以进行整体减薄，以形成第一平面2112，从而便于后续阻挡层220和金属散热件230的设置。同时，还能够为金属散热件230的设置提供更多的空间，有效改善对晶粒210的散热效果。
例如，若晶粒210的整体厚度为100微米，其中未设置电路结构的硅层的厚度为70微米，硅层可以整体减薄50微米，减薄区剩余的硅层为20微米。这样，既不需要增加芯片组件200的整体厚度，便于实现小型化的设计，还能够利用金属散热件230降低芯片组件200的扩散热阻，提高热传导速度，改善对晶粒210的散热效果。
示例性的，在对晶粒210的硅层进行整体减薄后，可以在第一平面2112上溅射形成阻挡层220，以阻挡后续金属散热件230中的金属离子渗透至硅层中，影响晶粒210的电路结构。
图9是本实施例提供的第六种芯片组件的俯视图。
图10是本实施例提供的第七种芯片组件的俯视图。
图11是本实施例提供的第八种芯片组件的俯视图。
如图9、图10和图11所示，一些实施例中，为了缓解金属散热件230在不同位置的热应力不同的问题，可以在金属散热件230表面设置多个镂空区231，以利用镂空区231减小金属散热件230的热应力集中的问题，从而能够减小金属散热件230和硅层由于线性热膨胀不匹配而导致的翘曲、分层的可能。
可选地，镂空区231可以通过蚀刻形成于金属散热件230，或者镂空区231也可以通过切割、磨削等手段形成，在本实施例中不作限定。其中，蚀刻可以包括化学蚀刻，这样能够便于形成各种定制化形状的镂空区231，加工效率高。
如图9所示，一种示例中，多个镂空区231可以沿金属散热件230的中心向边缘扩散分布。这样，能够缓解金属散热件230在不同位置（尤其是边角位置的）受到的热应力不均的问题，从而减小金属散热件230发生翘曲变形的可能性。
如图10所示，另一种示例中，多个镂空区231可以阵列分布于金属散热件230中。这样，能够缓解金属散热件230在不同位置（尤其是边角位置的）受到的热应力不均的问题，从而减小金属散热件230发生翘曲变形的可能性。
如图11所示，再一种示例中，每一个镂空区231的设置位置可以对应于晶粒210的非功能模块的设置位置，从而针对晶粒210的功能模块形成定制化图形形状。由于晶粒210中的功能模块在运行中发热量较大，将金属散热件230对应于功能模块设置，从而能够尽快将功能模块产生的热量传导至外部。同时，将镂空区231对应于非功能模块的位置设置，能够在尽量减小对散热效果的影响下，还能够减小金属散热件230发生翘曲变形的可能性。
可选地，镂空区231可以为规则形状，如圆形、矩形、三角形等，也可以为不规则形状，如可以是边角弯折的形状、L形、C形等，在本实施例中不作限定。
可以理解的是，同一金属散热件230上的镂空区231的形状可以是相同的，也可以是不同的，镂空区231的形状可以根据实际需要进行定制化设计，在本实施例中不作限定。
图12是本实施例提供的第八种芯片组件的剖视图。
如图12所示，一些实施例中，为了缓解硅层与金属散热件230之间的热应力，金属散热件230包括金属缓冲层232和金属散热层233。金属缓冲层232形成于阻挡层220，金属散热层233形成于金属缓冲层232，且金属缓冲层232的杨氏模量小于金属散热层233的杨氏模量，以使得金属缓冲层232能够比金属散热层233具有更好的变形能力。这样，尽管金属缓冲层232的线性热膨胀系数大于硅层的线性热膨胀系数，但是由于金属缓冲层232的杨氏模量较小，在第一平面2112和金属缓冲层232之间产生的热应力可以通过金属缓冲层232变形而缓冲，从而能够避免金属散热层233受到较大的热应力而发生分层的现象。
此外，防止金属散热层233件分离还能够防止在金属缓冲层232和金属散热层233之间产生空气间隙。由于空气的扩散热阻较大，空气间隙的存在会降低热量由硅层传导至金属散热件230的速度，影响散热效果。
具体地，金属散热层233可以为前述所述的铜层，其具体形成工艺此处不再赘述。
一种示例中，金属缓冲层232可以包括银膜层。
由于减薄区的硅层的热传导率为150瓦特/米·开尔文（W/m·K），而银膜层的热传导率为240W/m·K、铜层的热传导率为240W/m·K。可以看出，银膜层和铜层的热传导率大于硅层的热传导率。这样，在阻挡层220设置银膜层和铜层能够有效提高对晶粒210的热传导速度，改善对晶粒210的散热效果。
硅层的线性热膨胀系数（Coefficient of Linear Thermal Expansion，CTE）为4.2每百万分之一摄氏度（ppm/℃），而银膜层的CTE为19.6 ppm/℃、铜层的CTE为16.5 ppm/℃。可以看出，银膜层和铜层的CTE大于硅层，且差距较大，导致在其内部容易产生热应力。
硅层的杨氏模量为190千兆帕斯卡（Gigapascal，GPa），其发生弹性形变的能力较差。然而，银膜层的杨氏模量为4.91GPa，铜层的杨氏模量为128GPa，银膜层的杨氏模量小于铜层的杨氏模量。也就是说，银膜层的形变能力要大于铜层的形变能力。当在银膜层和硅层以及阻挡层220之间产生热应力时，可以通过银膜层的弹性形变吸收应力，以减小热应力对铜层的影响，从而避免发生铜层分离的现象，保证连接强度。
此外，可以使得铜层的厚度大于银膜层的厚度，这样能够充分利用铜层的高的热传导率，提高对晶粒210的热传导速度，改善对晶粒210的散热效果。
具体地，可以通过在阻挡层220上固化纳米烧结银膜，以形成银膜层。固化纳米烧结能够在低温下进行，防止对晶粒210以及其他结构造成影响。同时，固化纳米烧结工艺制备效率高，形成的膜层均匀，能够提高与阻挡层220的连接强度和连接紧密性，便于提高热传导速度。
另一种示例中，金属缓冲层232可以包括铝层。这时金属散热件230可以为铜铝复合层，铜层用于形成金属散热层233，铝层用于形成金属缓冲层232。铜铝复合层的连接强度高，能够防止铜层和铝层之间发生分离。
由于减薄区的硅层的热传导率为150瓦特/米·开尔文（W/m·K），而铝层的热传导率为173W/m·K、铜层的热传导率为240W/m·K。可以看出，铝层和铜层的热传导率大于硅层的热传导率。这样，在阻挡层220设置铝层和铜层能够有效提高对晶粒210的热传导速度，改善对晶粒210的散热效果。可以理解的是，铜层和铝层也可以是分体材料，在本实施例中不作限定。
硅层的线性热膨胀系数（Coefficient of Linear Thermal Expansion，CTE）为4.2每百万分之一摄氏度（ppm/℃），而铝层的CTE为23.1ppm/℃、铜层的CTE为16.5ppm/℃。可以看出，铝层和铜层的CTE大于硅层，且差距较大，导致在其内部容易产生热应力。
硅层的杨氏模量为190千兆帕斯卡（Gigapascal，GPa），其发生弹性形变的能力较差。然而，铝层的杨氏模量为71.1GPa，铜层的杨氏模量为128GPa，铝层的杨氏模量小于铜层的杨氏模量。也就是说，铝层的形变能力要大于铜层的形变能力。当在铝层和硅层以及阻挡层220之间产生热应力时，可以通过铝层的弹性形变吸收应力，以减小热应力对铜层的影响，从而避免发生铜层分离的现象，保证连接强度。
此外，可以使得铜层的厚度大于铝层的厚度，这样能够充分利用铜层的高的热传导率，提高对晶粒210的热传导速度，改善对晶粒210的散热效果。
图13是本实施例提供的第九种芯片组件的剖视图。
如图13所示，为了改善对晶粒210的散热效果，除了可以在减薄区设置阻挡层220和金属散热件230，还可以在减薄区设置石墨烯层240。由于石墨烯的热传导率为5300W/m·K，远大于硅层的热传导率，能够有效提高对晶粒210的热传导速度，从而改善对晶粒210的散热效果。
此外，由于石墨烯的线性热膨胀系数为5.7 ppm/℃，与硅层接近，从而不容易产生明显的热应力，结合效果更好。
具体地，在对晶粒210的硅层进行减薄后，可以使用甲烷气体作为碳源，在高温下气态碳源能够裂解生成碳原子，碳原子会吸附在硅层的表面，并在硅层表面不断成核长大，形成连续的具有一定厚度的石墨烯。这样，不仅能够在减薄区形成石墨烯层240，还能够提高石墨烯层240与硅层的结合力，保证连接强度。
图14是本实施例提供的第一种层叠封装结构的剖视图。
如图14所示，第二方面，本实施例提供了一种层叠封装结构300，包括第一基板310、第二基板320、导电部330、绝缘保护结构340以及如上述第一方面所述的芯片组件200。第一基板310和第二基板320层叠间隔设置，芯片组件200连接于第一基板310，并位于第一基板310和第二基板320之间。导电部330连接于第一基板310和第二基板320，并位于芯片组件200的外周，以便于实现第一基板310和第二基板320的电连接。绝缘保护结构340填充于第一基板310和第二基板320之间，并包围于导电部330和芯片组件200。
其中，第一基板310和第二基板320可以均是树脂材料的基板，也可以是硅脂材料。
第一基板310和第二基板320内可以设置导电线路，且导电线路可以通过印刷形成于第一基板310和第二基板320表面，也可以通过重分布层形成于第一基板310和第二基板320。
导电部330用于实现第一基板310和第二基板320的电连接，导电部330可以是铜球、铜柱、锡球等导电结构。此外，导电部330还能够在一定程度上实现对第二基板320的支撑，以便于实现第一基板310和第二基板320的层叠设置。
绝缘保护结构340可以为填充于第一基板310和第二基板320之间，并包覆于芯片组件200以及导电部330的绝缘材质。该绝缘材质可以为环氧树脂或硅脂等。绝缘保护结构340能够实现对第一基板310、第二基板320、芯片组件200以及导电部330的绝缘保护，还能够实现对第二基板320的支撑，从而减轻导电部330的负载，防止导电部330的电连接被压溃。
本实施例提供的层叠封装结构300，能够在不改变整体体积的情况下，有效提高对第一基板310和第二基板320之间的晶粒210的热传导速度，从而能够改善对晶粒210的散热效果。
图15是本实施例提供的第二种层叠封装结构的剖视图。
如图15所示，层叠封装结构300还可以包括上层芯片结构350和连接焊球360。上层芯片结构350设置于第二基板320背离第一基板310的一侧，连接焊球360设置于第一基板310背离第二基板320的一侧，以便于实现层叠封装，减小半导体结构的占地面积，便于实现小型化设计。
其中，上层芯片结构350可以是与芯片组件200相同的结构，也可以是不同的芯片结构，在本实施例中不作限定。
连接焊球360用于将层叠封装结构300连接于指定的电路主板、系统板等位置。连接焊球360可以为铜球、锡球等结构。
示例性的，层叠封装结构300可以为系统级芯片（System-on-Chip，SoC），SoC芯片可以包括层叠设置的处理器和存储器。
其中，处理器作为主要的计算引擎，能够执行指令并处理各种任务。晶粒210可以包括一个或处理器，如图像信号处理器（Image Signal Processor，ISP）、中央处理器（Central Processing Unit，CPU）、神经网络处理器（Neural Processing Unit，NPU）、图形处理器（Graphics Processing Unit，GPU）、调制解调器（Modem）、数字信号处理器（DigitalSignal Processor，DSP）等中的一种或多种。
同时，存储器电连接于第二基板320，并通过第一基板310电连接于处理器，以用于存储程序代码、数据和临时变量。上层芯片结构350可以包括一个或多个存储器，如随机存取存储器（Random Access Memory，RAM）和只读存储器（Read-Only Memory，ROM）等中的一种或多种。在SoC芯片中，存储器还可以为双倍数据率（Double Data Rate，DDR）存储器芯片。
图16是本实施例提供的一种电子设备的结构示意图。
如图16所示，第三方面，本实施例还提供了一种电子设备400，该电子设备400包括壳体410、显示屏420和芯片组件200或层叠封装结构300。
显示屏420连接于壳体410，并与壳体410围合形成容纳腔。芯片组件200或层叠封装结构300设置于该容纳腔中，可以与显示屏进行电连接，以实现对显示屏的控制。
具有本实施例提供的芯片组件或层叠封装结构的电子设备，不仅能够便于实现轻薄化的设计需求，还能够提高对芯片的散热性能，提高电子设备的运行可靠性。
可以理解的是，电子设备还可以包括设置于容纳腔的电池、摄像模组、扬声器模组等器件，芯片组件或层叠封装结构也可以电连接于电池、摄像模组、扬声器模组等器件，在本实施例中不作具体说明。
需要说明的是，本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围由权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (15)

1.一种芯片组件，其特征在于，包括：
晶粒（210），所述晶粒（210）表面的硅层设置有减薄区；
阻挡层（220），所述阻挡层（220）形成于所述减薄区；
金属散热件（230），所述金属散热件（230）形成于所述阻挡层（220）与所述硅层相背的一面；
所述阻挡层（220）用于阻挡所述金属散热件（230）中的金属离子渗入所述硅层。
2.根据权利要求1所述的芯片组件，其特征在于，
所述减薄区具有第一平面（2112），所述第一平面（2112）为所述减薄区整体减薄形成的；
所述阻挡层（220）形成于所述第一平面（2112）。
3.根据权利要求2所述的芯片组件，其特征在于，
所述金属散热件（230）包括金属缓冲层（232）和金属散热层（233）；
所述金属缓冲层（232）形成于所述阻挡层（220）；
所述金属散热层（233）形成于所述金属缓冲层（232）；
所述金属缓冲层（232）的杨氏模量小于所述金属散热层（233）的杨氏模量；
所述金属缓冲层（232）用于减小所述金属散热层（233）受到的热应力。
4.根据权利要求3所述的芯片组件，其特征在于，
所述金属缓冲层（232）包括银膜层，所述银膜层通过固化纳米烧结形成于所述阻挡层（220）；
所述金属散热层（233）包括铜层，所述铜层通过电镀或沉积形成于所述金属缓冲层（232）。
5.根据权利要求3所述的芯片组件，其特征在于，
所述金属散热件（230）包括铜铝复合层；
其中，所述铜铝复合层中的铝层用于形成金属缓冲层（232）；
所述铜铝复合层中的铜层用于形成所述金属散热层（233）。
6.根据权利要求2所述的芯片组件，其特征在于，
所述金属散热件（230）具有多个镂空区（231）；
多个所述镂空区（231）沿所述金属散热件（230）的中心向边缘扩散分布，或
多个所述镂空区（231）阵列分布于所述金属散热件（230）。
7.根据权利要求1所述的芯片组件，其特征在于，
所述减薄区具有局部减薄形成的凹槽（211）；
所述阻挡层（220）形成于所述凹槽（211）的槽壁面（211a）和槽底面（211b）；
所述金属散热件（230）与所述阻挡层（220）的厚度之和等于所述凹槽（211）的槽深。
8.根据权利要求7所述的芯片组件，其特征在于，
所述凹槽（211）包括多个子槽（2111）；
多个所述子槽（2111）沿所述减薄区的中心向边缘扩散分布，或
多个所述子槽（2111）阵列分布于所述减薄区。
9.根据权利要求7所述的芯片组件，其特征在于，
所述凹槽（211）包括多个子槽（2111）；
每个所述子槽（2111）的设置位置对应于所述晶粒（210）的功能模块的设置位置。
10.根据权利要求9所述的芯片组件，其特征在于，
每个所述子槽（2111）内设置有多个凸起部（212）；
多个所述凸起部（212）靠近所述子槽（2111）的边角和/或中心位置分布。
11.根据权利要求9所述的芯片组件，其特征在于，
至少两个所述子槽（2111）连通。
12.根据权利要求6-11任一项所述的芯片组件，其特征在于，
所述金属散热件（230）包括铜层，所述铜层通过电镀或沉积形成于所述阻挡层（220）。
13.根据权利要求1-11任一项所述的芯片组件，其特征在于，
所述阻挡层（220）溅射形成于所述减薄区；
所述阻挡层（220）包括钛层、镍层或钯层中的一种。
14.一种层叠封装结构，其特征在于，包括第一基板（310）、第二基板（320）、导电部（330）、绝缘保护结构（340）以及如权利要求1-13任一项所述的芯片组件；
所述第一基板（310）和所述第二基板（320）层叠间隔设置；
所述芯片组件连接于所述第一基板（310），并位于所述第一基板（310）和所述第二基板（320）之间；
所述导电部（330）连接于所述第一基板（310）和所述第二基板（320），并位于所述芯片组件的外周；
所述绝缘保护结构（340）填充于所述第一基板（310）和所述第二基板（320）之间，并包围于所述导电部（330）和所述芯片组件。
15.一种电子设备，其特征在于，包括壳体（410）和显示屏（420）；
所述显示屏（420）连接于所述壳体（410），并与所述壳体（410）围合形成容纳腔；
所述容纳腔中设置有如权利要求1-13任一项所述的芯片组件，或如权利要求14所述的层叠封装结构。
CN202311666008.7A 2023-12-07 2023-12-07 一种芯片组件、层叠封装结构及电子设备 Active CN117457600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311666008.7A CN117457600B (zh) 2023-12-07 2023-12-07 一种芯片组件、层叠封装结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311666008.7A CN117457600B (zh) 2023-12-07 2023-12-07 一种芯片组件、层叠封装结构及电子设备

Publications (2)

Publication Number Publication Date
CN117457600A true CN117457600A (zh) 2024-01-26
CN117457600B CN117457600B (zh) 2024-05-10

Family

ID=89589310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311666008.7A Active CN117457600B (zh) 2023-12-07 2023-12-07 一种芯片组件、层叠封装结构及电子设备

Country Status (1)

Country Link
CN (1) CN117457600B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135511A (ja) * 2006-11-28 2008-06-12 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
US20090057918A1 (en) * 2007-08-31 2009-03-05 Samsung Electronics Co., Ltd Stack-type semiconductor package, method of forming the same and electronic system including the same
CN104064535A (zh) * 2014-05-29 2014-09-24 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN110246764A (zh) * 2019-04-25 2019-09-17 北京燕东微电子有限公司 一种芯片封装工艺以及芯片封装结构
CN110707057A (zh) * 2019-11-27 2020-01-17 南方电网科学研究院有限责任公司 一种SiC功率器件的封装结构
CN111276455A (zh) * 2020-02-17 2020-06-12 张正 一种功率模块及其制备方法
CN111574967A (zh) * 2020-05-06 2020-08-25 苏州通富超威半导体有限公司 散热材料、应用该散热材料的芯片封装组件及制备方法
CN112701087A (zh) * 2020-12-17 2021-04-23 苏州通富超威半导体有限公司 一种封装结构及封装方法
CN113707623A (zh) * 2021-07-26 2021-11-26 华为技术有限公司 芯片封装组件、电子设备及芯片封装组件的制作方法
CN114256171A (zh) * 2020-09-25 2022-03-29 英特尔公司 包含管芯背面金属和焊料热界面材料的芯片级封装架构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135511A (ja) * 2006-11-28 2008-06-12 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
US20090057918A1 (en) * 2007-08-31 2009-03-05 Samsung Electronics Co., Ltd Stack-type semiconductor package, method of forming the same and electronic system including the same
CN104064535A (zh) * 2014-05-29 2014-09-24 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN110246764A (zh) * 2019-04-25 2019-09-17 北京燕东微电子有限公司 一种芯片封装工艺以及芯片封装结构
CN110707057A (zh) * 2019-11-27 2020-01-17 南方电网科学研究院有限责任公司 一种SiC功率器件的封装结构
CN111276455A (zh) * 2020-02-17 2020-06-12 张正 一种功率模块及其制备方法
CN111574967A (zh) * 2020-05-06 2020-08-25 苏州通富超威半导体有限公司 散热材料、应用该散热材料的芯片封装组件及制备方法
CN114256171A (zh) * 2020-09-25 2022-03-29 英特尔公司 包含管芯背面金属和焊料热界面材料的芯片级封装架构
CN112701087A (zh) * 2020-12-17 2021-04-23 苏州通富超威半导体有限公司 一种封装结构及封装方法
CN113707623A (zh) * 2021-07-26 2021-11-26 华为技术有限公司 芯片封装组件、电子设备及芯片封装组件的制作方法

Also Published As

Publication number Publication date
CN117457600B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
US10978427B2 (en) Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US10228735B2 (en) Methods of direct cooling of packaged devices and structures formed thereby
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
US10461059B2 (en) Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20130208426A1 (en) Semiconductor package having heat spreader and method of forming the same
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US10553548B2 (en) Methods of forming multi-chip package structures
US8405187B2 (en) Chip package with channel stiffener frame
US20070090517A1 (en) Stacked die package with thermally conductive block embedded in substrate
US20130241044A1 (en) Semiconductor package having protective layer and method of forming the same
US11721607B2 (en) Integrated circuit assemblies having metal foam structures
US20200359534A1 (en) Radio frequency/electromagnetic interference shielding sructures containing plastic materials
US20210235596A1 (en) Heat dissipation device having shielding/containment extensions
KR102108087B1 (ko) 반도체 패키지
US12094836B2 (en) Semiconductor device having heat dissipation structure of curved profile and a manufacturing method thereof
US20060227515A1 (en) Cooling apparatus for electronic device
US11004768B2 (en) Multi-chip package with partial integrated heat spreader
US11652020B2 (en) Thermal solutions for multi-package assemblies and methods for fabricating the same
CN117457600B (zh) 一种芯片组件、层叠封装结构及电子设备
US20210134702A1 (en) Electronic device having a chip package module
US11749585B2 (en) High thermal conductivity, high modulus structure within a mold material layer of an integrated circuit package
KR20190056156A (ko) 반도체 소자 패키지를 포함하는 전자 장치
CN114846603A (zh) 具有改进的热管理的层叠封装组件
CN221861635U (zh) 一种半导体封装结构、半导体模组和电子设备
CN117393516A (zh) 一种芯片封装结构、层叠封装结构及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant