CN110246764A - 一种芯片封装工艺以及芯片封装结构 - Google Patents

一种芯片封装工艺以及芯片封装结构 Download PDF

Info

Publication number
CN110246764A
CN110246764A CN201910338025.5A CN201910338025A CN110246764A CN 110246764 A CN110246764 A CN 110246764A CN 201910338025 A CN201910338025 A CN 201910338025A CN 110246764 A CN110246764 A CN 110246764A
Authority
CN
China
Prior art keywords
chip
substrate
upside
groove
cover board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910338025.5A
Other languages
English (en)
Inventor
戴建业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING YANDONG MICROELECTRONIC Co Ltd
Original Assignee
BEIJING YANDONG MICROELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING YANDONG MICROELECTRONIC Co Ltd filed Critical BEIJING YANDONG MICROELECTRONIC Co Ltd
Priority to CN201910338025.5A priority Critical patent/CN110246764A/zh
Publication of CN110246764A publication Critical patent/CN110246764A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种芯片封装工艺，包括以下步骤：将芯片倒装在基板上；对倒装有所述芯片的基板进行第一次烘烤；对经过所述第一次烘烤后的倒装有所述芯片的基板进行清洗；对经过所述清洗后的倒装有所述芯片的基板进行底部填充；对经过所述底部填充后的倒装有所述芯片的基板进行第二次烘烤；对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽；对经过开槽后的所述芯片背离所述基板的一侧表面上进行涂胶；将盖板贴附到经过涂胶后的所述芯片背离所述基板的一侧表面上；对贴附有盖板的倒装有所述芯片的基板进行第三次烘烤。本发明能够提高芯片的散热效率。

Description

一种芯片封装工艺以及芯片封装结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种芯片封装工艺以及芯片封装结构。
背景技术
随着技术的进步，集成电路芯片集成度不断提高，I/O引脚数急剧增加，功耗也随之增大，对集成电路封装的要求也更加严格。为了满足发展的需要，BGA封装技术开始出现，被应用于生产制造。
BGA(Ball Grid Array Package)技术即球栅阵列封装技术。该技术一经出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性。
BGA封装结构中芯片与基板的互连方式主要有两种：引线键合和倒装焊。目前BGA的I/O数主要集中在100～1000。成本、性能和可加工能力是选择使用何种方式时主要考虑因素。采用引线键合的BGA的I/O数常为50～540，采用倒装焊(Flip Chip)方式的I/O数常>540。目前PBGA的互连常用引线键合方式，CBGA常用倒装焊方式，即FC-BGA形式。
以目前电子市场发展来看，未来几年人工智能、工业自动化、云计算、大数据等新型电子技术会呈飞越式发展，对运算芯片的集成度和功耗提出了更高的要求。芯片设计人员需要在相同的硅晶区域内嵌入越来越密集的电路，而与之对应的输入输出端子与针脚的数量也会迅速增加，而FC-BGA封装会是未来的主流封装，因为采用FC-BGA封装以后，I/O引线可以以阵列的方式排列在芯片的表面，提供更高密度的I/O布局，产生最佳的使用效率，也因为这项优势，倒装(Flip Chip)技术相较于传统封装形式面积缩小30％至60％。在新一代的高速、高整合度的运算芯片中，散热问题将是一大挑战。基于FC-BGA独特的倒装(FlipChip)封装形式，芯片的背面可接触到空气，能直接散热或在芯片背部加装金属散热片，更进一步强化芯片散热的能力，大幅提高芯片在高速运行时的稳定性。这样方可保证产品自身的可靠性。所以，对封装过程中芯片本身导热处理方案提出很高的管控要求。
目前封装行业内FC工艺的散热方式主要有两种：第一、使用高导热塑封材料进行产品塑封保护并传导散热，从而达到降低芯片自身温度的目的。第二、使用coating工艺，⑴先用胶水将芯片侧面和内部(简称：Underfill)电路保护起来，⑵使用特殊的胶涂在芯片背面用于连接散热盖，胶涂层作用于芯片背面与散热器之间，其目的是为了将芯片运行时所产生的热量通过芯片自身(芯片背面)→高导热涂胶→散热盖途径传递出来，从而达到降低芯片自身温度的目的。使用涂胶连接散热盖为目前业内最先进的技术手段。该类型产品的封装成品在可靠性方面主要表现为芯片本身温度过高导致的产品性能降低或者失效。
随着科技的不断发展，人工智能、云计算等技术领域的探索不断深入，对于设计的运算芯片要求也越来越高。从而芯片内部的电路设计也越来越复杂，芯片自身的尺寸也逐步增大，该类运算芯片的封装设计制造难度也相对增加。针对新产品验证目前技术也面临以下两个方面的挑战：
(1)新设计的产品工作时散热量增加，现有的技术要应对散热本身的效率已经很难满足产品需求；
(2)新设计的产品内部芯片尺寸增加，所以涂胶覆盖的面积会增大，产品在后期的使用受到热胀冷缩的应力也会越来越大(芯片背面与散热盖)；
综上所述，现有产品和新设计的产品散热的直接传导均是靠芯片背面的物理接触散热盖来进行散热，如果产品一直是满负荷运行，对于产品使用可靠性和运行周期均会带来影响。
因此，需要提出一种能够提高芯片散热效率的芯片封装工艺以及芯片封装结构。
发明内容
为达到上述目的，本发明第一方面提出一种芯片封装工艺，包括以下步骤：
将芯片倒装在基板上；
对倒装有所述芯片的基板进行第一次烘烤；
对经过所述第一次烘烤后的倒装有所述芯片的基板进行清洗；
对经过所述清洗后的倒装有所述芯片的基板进行底部填充；
对经过所述底部填充后的倒装有所述芯片的基板进行第二次烘烤；
对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽；
对经过开槽后的所述芯片背离所述基板的一侧表面上进行涂胶；
将盖板贴附到经过涂胶后的所述芯片背离所述基板的一侧表面上；
对贴附有盖板的倒装有所述芯片的基板进行第三次烘烤。
可选的，所述对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽包括：
通过开槽设备在所述芯片背离所述基板的一侧表面上开设多个条形槽。
可选的，所述对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽包括：
通过开槽设备在所述芯片背离所述基板的一侧表面上开设多个井形槽。
可选的，所述盖板贴附在所述芯片表面的表面上形成有用于与所述凹槽插接的凸起。
可选的，所述对经过开槽后的所述芯片背离所述基板的一侧表面上进行涂胶包括：
将高导热胶水涂覆在经过开槽后的所述芯片背离所述基板的一侧表面上。
本发明第二方面提出一种芯片封装结构，包括：
基板；
设置在基板上的芯片；以及
用于将芯片进行封装的盖板；
其中，所述芯片背离所述基板的一侧上开设有多个凹槽。
可选的，所述盖板上设置有用于与所述凹槽插接的凸起。
可选的，所述凹槽为条形槽。
可选的，所述凹槽为井形槽。
可选的，所述凹槽的宽度大于30μm。
本发明的有益效果如下：
在本发明中，芯片背离基板的一侧表面上开设的多个凹槽能够增大与盖板表面整体的接触面积，提高了芯片的整体散热效率，并且，芯片上的凹槽深度与盖板的凸起是相互对应的，在贴附时，盖板上的凸起能够与凹槽进行插接，从而使盖板与芯片之间形成了多个凹凸槽的结合，这样不仅将各个凹凸槽多面的接触，还形成了凹凸接触时的高度差，因此，芯片与盖板之间接触的不仅仅只有一个横向的平面来承受热胀冷缩的应力影响而是有多个横竖平面来共同分担应力，这样整个产品的承受应力的能力会有显著提升，芯片因过热和分层的可靠性风险也会随之降低。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明第一个实施例提出的一种芯片封装工艺的流程图；
图2示出本实施例中芯片的结构示意图；
图3示出本实施例中芯片与盖板之间的相对示例图；
图4示出本发明第二个实施例提出的一种芯片封装结构的结构框图。
图中：100、芯片；110、条形槽；200、盖板；210、凸起。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
为解决背景技术中所提出的技术问题，图1示出本发明的第一个实施例提出的一种芯片封装工艺的流程图，如图1所示，所述工艺包括以下步骤：
S1、将芯片100倒装在基板上；
S2、对倒装有所述芯片100的基板进行第一次烘烤；
S3、对经过所述第一次烘烤后的倒装有所述芯片100的基板进行清洗；
S4、对经过所述清洗后的倒装有所述芯片100的基板进行底部填充；
S5、对经过所述底部填充后的倒装有所述芯片100的基板进行第二次烘烤；
S6、对经过第二次烘烤后的所述芯片100背离所述基板的一侧表面上开设多个凹槽；
S7、对经过开槽后的所述芯片100背离所述基板的一侧表面上进行涂胶；
S8、将盖板200贴附到经过涂胶后的所述芯片100背离所述基板的一侧表面上；
S9、对贴附有盖板200的倒装有所述芯片100的基板进行第三次烘烤。
具体的，结合图1以及图2所示，首先，在S1中，将芯片100使用高精密的倒装设备将其旋转180°倒置并放在基板上对应的位置处，示例性的，倒装设备的型号可选用BESI8800FC&HANMI A110，接着在S2中，将倒装有芯片100的基板进行第一次烘烤，去除其中的水分，这里的烘烤设备可选用烤箱，然后在S3中，对经过所述第一次烘烤后的倒装有所述芯片100的基板进行清洗，优选地，可选用通过电离的氩离子打在芯片100和基板的表面的方式来进行等离子清洗，主要用于去除基板表面的附着物以及氧化物，并且增加胶水在基板表面的可流动性，随后在S4中，通过底部填充设备，利用毛细管原理，将胶水注入芯片100与基板之间的空隙，利用胶水流动性将芯片100与基板里面的电路覆盖起来，从而达到保护内部电路的效果，示例性的，底部填充设备的型号可选用MUSASHIFAD2500&ALL RING RK-IDC1400，接着在S5中，对经过底部填充后的倒装有芯片100的基板进行第二次烘烤，第二次烘烤主要用于将胶水进行固化，增加胶水的硬度，稳定固化物分子的结构，然后在S6中，对芯片100背离基板的一侧表面进行开槽，从而使得芯片100的表面接触面积增大，然后在S7中，使用涂胶设备对经过开槽后的芯片100背离基板的一侧表面上进行涂胶，随后在S8中，将盖板200贴附到经过涂胶后的芯片100背离基板的一侧表面上，使得盖板200与芯片100之间通过胶水来进行结合，最后，在S8中，再次对贴附有盖板200的倒装有芯片100的基板进行第三次烘烤，通过高温将芯片100与盖板200之间的胶水加速固化，稳定固化物分子的结构，从而完成整个封装工艺。
在本实施例中，芯片100背离基板的一侧表面上开设的多个凹槽能够增大与盖板200表面整体的接触面积，提高了芯片100的整体散热效率，并且，芯片100与盖板200之间接触的不仅仅是面与面的连接还有相互连接之间的高度差，这样芯片100在应对热胀冷缩的能力会有显著提升，芯片100因过热和分层的可靠性风险也会随之降低。
如图3所示，在本实施例的一个具体实施方式中，所述盖板200贴附在所述芯片100表面的表面上形成有用于与所述凹槽插接的凸起210。
具体的，芯片100上的凹槽深度与盖板200的凸起210是相互对应的，在贴附时，盖板200上的凸起210能够与凹槽进行插接，从而使盖板200与芯片100之间形成了多个凹凸槽的结合，这样不仅将各个凹凸槽多面的接触，还形成了凹凸接触时的高度差，因此，芯片100与盖板200之间接触的不仅仅只有一个横向的平面来承受热胀冷缩的应力影响而是有多个横竖平面来共同分担应力，这样整个产品的承受应力的能力会有显著提升，芯片100因过热和分层的可靠性风险也会随之降低。
在本实施例的一个具体实施方式中，所述对经过开槽后的所述芯片100背离所述基板的一侧表面上进行涂胶包括：
将高导热胶水涂覆在经过开槽后的所述芯片100背离所述基板的一侧表面上。
具体的，高导热胶水具有热量传导效率高、结合力强等显著的优点，能够提高芯片100的散热效率。
在本实施例的一个具体实施方式中，所述对经过第二次烘烤后的所述芯片100背离所述基板的一侧表面上开设多个凹槽包括：
通过开槽设备在所述芯片100背离所述基板的一侧表面上开设多个条形槽110；和/或
通过开槽设备在所述芯片100背离所述基板的一侧表面上开设多个井形槽。
需要说明的是，在图2的示例中示出了芯片100背离基板的一侧表面上开设多个条形槽110的结构示意图，而在芯片100表面开设的条形槽110和/或井形槽能够增大芯片100的表面积，从而将盖板200贴附在芯片100表面上后，表面整体的接触面积会大大增加，从而达到芯片100整体散热效率提升。
示例性的，上述的开槽设备的型号可为：DISCO DFD6361&TSK AD3000，需要说明的，开槽设备也可选用其他型号的设备，本实施例对此不做具体限定，具体的，在使用开槽设备对芯片100表面进行开槽时的工作流程可如下所述：
首先，可选用运行精度为0.5μm，重复精度为0.2μm的开槽设备来进行工作，在开槽前，芯片100背离基板的一侧表面应为平面，且粗糙度小于1μm(需要说明的是，针对不同种类的芯片100，其粗糙度要求也不一致，因此，在本实施例中，粗糙度的数值仅为示例)，首先，开槽设备通过图形扫描功能确认芯片100的表面状况及芯片100背离基板的一侧表面上的开槽范围，然后根据扫描结果，设定芯片100表面的定位标识形状和作为坐标，通过使用激光/涂色/物理刻画(参考工艺需求可以灵活使用，一般使用物理刻画和激光)将设定的定位标识刻到需要开槽的芯片100表面上，通过开槽设备设定芯片100开槽的方式(条形、井形或其他)、开槽的数量、开槽的深度以及槽间距等参数并生成可作业的程序，设定完成后开始进行加工，使用开槽设备的图形读取相机获取定位标识，确认需要切割的位置以保证产品切割后的精度，然后依据设定好的程序开始进行芯片100的开槽工作(需要控制好开槽时的设备主轴功率：1KW-1.8KW、主轴转速：1500-5000/min、开槽速度15％-70％)，将芯片100背离基板的一侧表面上开设多个凹槽，从而使芯片100表面整体的面积大大增加，从而提高芯片100的整体散热面积。
开槽设备对芯片100开槽完成后，需要对芯片100开槽的部位进行水流冲洗，清洗过后，对芯片100背离基板的一侧表面开始进行光学检测，测量加工的尺寸是否达到要求，当尺寸合格后，则完成对芯片100的开槽工艺。
进一步的，所述凹槽的深度小于等于所述芯片100的厚度的三分之一。
示例性的，凹槽的深度可为：芯片100厚度的六分之一≤凹槽深度≤芯片100厚度的三分之一，通常情况下，芯片100的厚度范围在50μm-500μm之间。
进一步的，所述凹槽的宽度大于等于30μm。
示例性的，凹槽的宽度可为：30μm≤凹槽宽度≤(芯片100的长度或宽度-100μm×2)。
进一步的，相邻的所述凹槽之间的槽间距大于等于20μm。
进一步的，凹槽的数量应当大于1。
示例性的，凹槽的数量可为：1≤凹槽数量≤(凹槽的长度-100μm×2)/(凹槽宽度+槽间距)。
需要说明的是，上述凹槽的尺寸要求仅为示例，不同规格及种类的芯片100所设定的凹槽的尺寸可由工作人员自行进行设定，本实施例对此不做具体限定。
图4示出本发明的第二个实施例提出的一种芯片封装结构的结构框图，如图4所示，包括：
基板；
设置在基板上的芯片100；以及
用于将芯片100进行封装的盖板200；
其中，所述芯片100背离所述基板的一侧上开设有多个凹槽。
进一步的，所述盖板200上设置有用于与所述凹槽插接的凸起210。
进一步的，所述凹槽为条形槽110。
进一步的，所述凹槽为井形槽。
进一步的，所述凹槽的宽度大于30μm。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (10)

1.一种芯片封装工艺，其特征在于，包括以下步骤：
将芯片倒装在基板上；
对倒装有所述芯片的基板进行第一次烘烤；
对经过所述第一次烘烤后的倒装有所述芯片的基板进行清洗；
对经过所述清洗后的倒装有所述芯片的基板进行底部填充；
对经过所述底部填充后的倒装有所述芯片的基板进行第二次烘烤；
对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽；
对经过开槽后的所述芯片背离所述基板的一侧表面上进行涂胶；
将盖板贴附到经过涂胶后的所述芯片背离所述基板的一侧表面上；
对贴附有盖板的倒装有所述芯片的基板进行第三次烘烤。
2.根据权利要求1所述的工艺，其特征在于，所述对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽包括：
通过开槽设备在所述芯片背离所述基板的一侧表面上开设多个条形槽。
3.根据权利要求1所述的工艺，其特征在于，所述对经过第二次烘烤后的所述芯片背离所述基板的一侧表面上开设多个凹槽包括：
通过开槽设备在所述芯片背离所述基板的一侧表面上开设多个井形槽。
4.根据权利要求1所述的工艺，其特征在于，所述盖板贴附在所述芯片表面的表面上形成有用于与所述凹槽插接的凸起。
5.根据权利要求1所述的工艺，其特征在于，所述对经过开槽后的所述芯片背离所述基板的一侧表面上进行涂胶包括：
将高导热胶水涂覆在经过开槽后的所述芯片背离所述基板的一侧表面上。
6.一种芯片封装结构，其特征在于，包括：
基板；
设置在基板上的芯片；以及
用于将芯片进行封装的盖板；
其中，所述芯片背离所述基板的一侧上开设有多个凹槽。
7.根据权利要求6所述的封装结构，其特征在于，所述盖板上设置有用于与所述凹槽插接的凸起。
8.根据权利要求6所述的封装结构，其特征在于，所述凹槽为条形槽。
9.根据权利要求6所述的封装结构，其特征在于，所述凹槽为井形槽。
10.根据权利要求6-9中任一项所述的封装结构，其特征在于，所述凹槽的宽度大于30μm。
CN201910338025.5A 2019-04-25 2019-04-25 一种芯片封装工艺以及芯片封装结构 Pending CN110246764A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910338025.5A CN110246764A (zh) 2019-04-25 2019-04-25 一种芯片封装工艺以及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910338025.5A CN110246764A (zh) 2019-04-25 2019-04-25 一种芯片封装工艺以及芯片封装结构

Publications (1)

Publication Number Publication Date
CN110246764A true CN110246764A (zh) 2019-09-17

Family

ID=67883270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910338025.5A Pending CN110246764A (zh) 2019-04-25 2019-04-25 一种芯片封装工艺以及芯片封装结构

Country Status (1)

Country Link
CN (1) CN110246764A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457600A (zh) * 2023-12-07 2024-01-26 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备
CN117457600B (zh) * 2023-12-07 2024-05-10 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US20070035008A1 (en) * 2005-08-09 2007-02-15 Chipmos Technologies (Bermuda) Ltd. Chipmos Technologies Inc. Thin IC package for improving heat dissipation from chip backside
US20070215985A1 (en) * 2006-03-20 2007-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Novel chip packaging structure for improving reliability
CN103579012A (zh) * 2013-10-24 2014-02-12 天水华天科技股份有限公司 带焊球面阵列四面扁平无引脚封装件生产方法
CN103730443A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
US20180190562A1 (en) * 2017-01-03 2018-07-05 Stmicroelectronics (Tours) Sas Electronic device having a grooved chip
CN209822595U (zh) * 2019-04-25 2019-12-20 北京燕东微电子有限公司 一种芯片封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US20070035008A1 (en) * 2005-08-09 2007-02-15 Chipmos Technologies (Bermuda) Ltd. Chipmos Technologies Inc. Thin IC package for improving heat dissipation from chip backside
US20070215985A1 (en) * 2006-03-20 2007-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Novel chip packaging structure for improving reliability
CN103579012A (zh) * 2013-10-24 2014-02-12 天水华天科技股份有限公司 带焊球面阵列四面扁平无引脚封装件生产方法
CN103730443A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
US20180190562A1 (en) * 2017-01-03 2018-07-05 Stmicroelectronics (Tours) Sas Electronic device having a grooved chip
CN209822595U (zh) * 2019-04-25 2019-12-20 北京燕东微电子有限公司 一种芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457600A (zh) * 2023-12-07 2024-01-26 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备
CN117457600B (zh) * 2023-12-07 2024-05-10 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Similar Documents

Publication Publication Date Title
TWI749212B (zh) 半導體元件封裝及半導體裝置
CN101127334B (zh) 集成电路封装体及其制造方法
US20080093733A1 (en) Chip package and manufacturing method thereof
CN109690761A (zh) 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
CN104779233B (zh) 薄化集成电路装置与其制作流程
JP2009506539A (ja) マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
US6064115A (en) Semiconductor device provided with a heat sink
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
US20190259689A1 (en) Re-Routable Clip for Leadframe Based Product
US8390112B2 (en) Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
CN109309010A (zh) 具有在焊球处耦合的单独模制的引线框和裸片的半导体封装
CN109585403A (zh) 传感器封装件及其制作方法
CN101101881A (zh) 散热型封装结构及其制法
CN106158783B (zh) 具有防溢胶结构的散热片装置
CN104205327B (zh) 半导体组件及其制造方法
CN110246764A (zh) 一种芯片封装工艺以及芯片封装结构
CN104779232B (zh) 通过预形成的金属引脚的封装
CN103050455A (zh) 堆叠封装结构
CN209822595U (zh) 一种芯片封装结构
CN101882606A (zh) 散热型半导体封装构造及其制造方法
CN108432118A (zh) 用于电源模块双面冷却的金属块
TWI818429B (zh) 半導體封裝結構、方法、器件和電子產品
JPH0263142A (ja) モールド・パッケージおよびその製造方法
CN105990304A (zh) 芯片封装结构及其制造方法
US11417630B2 (en) Semiconductor package having passive support wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination