CN109216313B - 具有包括钎焊的导电层的芯片载体的模制封装 - Google Patents

具有包括钎焊的导电层的芯片载体的模制封装 Download PDF

Info

Publication number
CN109216313B
CN109216313B CN201810698981.XA CN201810698981A CN109216313B CN 109216313 B CN109216313 B CN 109216313B CN 201810698981 A CN201810698981 A CN 201810698981A CN 109216313 B CN109216313 B CN 109216313B
Authority
CN
China
Prior art keywords
package
chip
chip carrier
conductive
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810698981.XA
Other languages
English (en)
Other versions
CN109216313A (zh
Inventor
W.哈布勒
A.凯斯勒
M.帕维尔
A.普加特肖夫
C.林伯特-里维尔
M.西拉夫
M.佐布科维亚克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109216313A publication Critical patent/CN109216313A/zh
Application granted granted Critical
Publication of CN109216313B publication Critical patent/CN109216313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了具有包括钎焊的导电层的芯片载体的模制封装。一种封装（100），包括：芯片载体（102）；安装在芯片载体（102）上的至少一个电子芯片（104）；与所述至少一个电子芯片（104）电耦合的导电接触结构（106）；以及模制类型包封物（108），其包封导电接触结构（106）的部分、以及芯片载体（102）的至少一部分和所述至少一个电子芯片（104）的至少一部分，其中芯片载体（102）包括导热的并且电绝缘的芯（122），该芯（122）的两个相对的主表面上至少部分地由相应的钎焊的导电层（124，126）覆盖。

Description

具有包括钎焊的导电层的芯片载体的模制封装
技术领域
本发明的领域：本发明涉及封装、电子装置、制造封装的方法和使用方法。
背景技术
用于电子组件并且特别是电子芯片的诸如模制结构的包封物材料已经发展到其中封装不再显著阻碍组件性能水平的地步。在封装制造期间包封电子组件可以保护它们免受环境影响。
常规地，直接铜接合（DCB）基底已经被用作芯片载体以用于在其上安装一个或多个电子芯片，并且用于随后被模制化合物包封。DCB基底由其上具有两个薄铜层的陶瓷芯构成。在DCB技术中，铜层被通过共晶方法——即通过简单地将铜层放置于陶瓷芯的主表面上并稍微低于铜的熔点地进行加热（例如，达到例如大约1065℃的温度）——与陶瓷芯连接。作为结果，铜层被直接连接到陶瓷芯。对应地形成的封装在电气和机械可靠性方面示出恰当的性能，并且示出恰当的热性能。
然而，潜在地仍然存在进一步改进封装的电气和机械可靠性以及热性能的空间。
发明内容
可能存在对于具有恰当热性能的机械地并且电气地可靠的封装的需要。
根据示例性实施例，提供了一种封装，其包括：芯片载体；安装在芯片载体上的至少一个电子芯片；与所述至少一个电子芯片电耦合的导电接触结构；以及模制类型包封物，其包封导电接触结构的部分以及芯片载体的至少一部分和至少一个电子芯片的至少一部分，其中芯片载体包括导热的并且电绝缘的芯，该芯的两个相对的主表面上至少部分地由相应的钎焊的（即通过钎焊形成的）导电层覆盖。
根据另一示例性实施例，提供了一种封装，其包括：芯片载体，其包括导热的并且电绝缘的芯，该芯的两个相对的主表面上至少部分地由相应的钎焊导电层覆盖（芯片载体特别是活性金属钎焊基底）；安装（特别是烧结）在芯片载体上的至少一个电子芯片；以及导电接触结构（特别是引线框类型的导电接触结构），其包括至少一个下部支架区段（特别是至少三个下部支架区段），所述至少一个下部支架区段被配置为向下触碰区以用于为了防止模溢料而在模制期间将芯片载体朝向模制器具按压。
根据另一示例性实施例，提供了一种电子装置，其包括具有上面提到的特征的两个或更多个的（特别是互连的）封装（其中特别是封装中的一个的功率端子之一可以与封装中的另一个的功率端子之一电耦合）。
根据又一示例性实施例，提供了一种制造封装的方法，其中方法包括：在导热的并且电绝缘的芯的两个相对的主表面上，通过把相应的导电层钎焊在主表面中的相应的一个上来利用相应的导电层至少部分地覆盖该芯，从而形成芯片载体；在芯片载体上安装至少一个电子芯片；将导电接触结构与所述至少一个电子芯片电耦合；以及由模制类型包封物包封导电接触结构的部分、芯片载体的至少一部分和所述至少一个电子芯片的至少一部分。
根据再一示例性实施例，具有上面提到的特征的封装或具有上面提到的特征的电子装置被用于汽车应用，特别是在车辆的动力传动系中，更特别地作为车辆的动力传动系中的逆变器。
根据示例性实施例，提供了一种封装，其是通过模制包封的并且具有芯片载体，芯片载体具有导电层和在导电层之间的导热的并且电绝缘的芯，所提到的芯和各层是通过钎焊连接的。在通过钎焊（而不是通过共晶方法或通过焊接）在导电层和导热的并且电绝缘的芯之间建立连接时，可以在显著改进封装的电可靠性的同时，同时地获得具有显著的热扩散能力和高的机械完整性的封装。改进的封装的电可靠性源自于如下事实：通过在导热的并且电绝缘的芯上钎焊导电层，从而可以显著地减少在导电层与导热的并且电绝缘的芯之间的界面处形成空隙或空洞的空间的倾向。常规地，鉴于部分放电的高度干扰现象，这样的空隙限制了电可靠性。部分放电现象可以被表示为在高电压压力下一小部分电绝缘的局部化电介质击穿，其不桥接两个导体之间的空间。通过由于将导电层钎焊在导热的并且电绝缘的芯上而抑制封装中的部分放电，从而根据示例性实施例的封装特别地适合于高电压应用（特别是牵引）。同时，已经展现出的是，具有钎焊组成部分的芯片载体可以被通过模制包封而没有剥离的风险，由此还获得高度的机械完整性。此外，所提到的芯片载体——具有其钎焊的并且因此实质上无空气间隙的组成部分——能够去除在封装的操作期间由一个或多个电子芯片生成的高量的热。当将封装实现为用于汽车应用的功率封装时，例如在电驱动的车辆中，所提到的优点特别显著。
对进一步的示例性实施例的描述
在本申请的上下文中，术语“封装”可以特别地表示具有至少一个外部电接触的至少一个被部分地或完全地包封的电子芯片。
在本申请的上下文中，术语“电子芯片”可以特别地表示提供电子功能的芯片（更特别地，半导体芯片）。电子芯片可以是有源电子组件。 在一个实施例中，电子芯片被配置为控制器芯片、处理器芯片、存储器芯片、传感器芯片或微机电系统（MEMS）。在替换的实施例中，还可能的是电子芯片被配置为功率半导体芯片。因此，电子芯片（诸如半导体芯片）可以被用于例如汽车领域中的功率应用，并且例如可以具有至少一个集成的绝缘栅双极晶体管（IGBT）和/或至少一个另外类型的晶体管（诸如MOSFET，JFET等）和/或至少一个集成二极管。这样的集成的电路元件可以例如以硅技术制成或者基于宽带隙半导体（诸如碳化硅、氮化镓或硅上氮化镓）而制成。半导体功率芯片可以包括一个或多个场效应晶体管、二极管、逆变器电路、半桥、全桥、驱动器、逻辑电路、进一步的装置等。电子芯片可以是裸芯片或者可以是已经被封装或包封的。
在本申请的上下文中，术语“包封物”可以特别地表示围绕电子芯片和芯片载体的一部分的实质上电绝缘的并且优选地导热的材料，以提供机械保护、电绝缘以及可选地在操作期间对热去除的贡献。这样的包封物可以是例如模制化合物。
在本申请的上下文中，术语“模制类型包封物”可以特别地表示如下的材料（其可以是塑料材料，特别是基于树脂的材料，更特别地是基于环氧树脂的材料）：其可以以流体或粘性状态施加于电子芯片、芯片载体和导电接触结构的至少一部分周围，并且然后可以被固化或硬化以便形成固体电绝缘包封。为了防止流体的或粘性的模制材料流动到不想要的区域，可以在模制器具之间提供模制材料，仅在对模制材料进行固化或硬化之后才去除模制器具。
在本申请的上下文中，术语“钎焊”可以特别地表示材料结合处理，其中两个或更多个物品（其中的至少一个是金属材料）是通过使填充物材料熔化并使填充物材料流动到结合部而结合在一起的，填充物材料具有比邻接材料更低的熔点。钎焊与熔接不同之处在于它不涉及熔化工件，并且与焊接不同之处在于使用更高的温度（特别是至少600℃），同时与在焊接时相比还要求要更紧密得多地配合的部件。在钎焊期间，填充物材料有利地通过毛细作用流动到紧密配合的部件之间的间隙中，并且实质上完全填充该间隙而不留下空隙。诸如银之类的金属元素可以用作为填充物材料。取决于所意图的用途或应用方法，各种各样的合金也可以被用作为填充物材料或钎焊结构。用于特定应用的填充物材料可以是基于其润湿要被连接的材料以及与要被连接的材料相比在更低的温度下熔化的能力而选取的。用于这样的合金类型填充物材料的示例是铜—银、铜—锌、铜—锡或金—银。
在下面，将解释封装、装置和方法的进一步的示例性实施例。
在实施例中，导电层中的至少一个具有比导热的并且电绝缘的芯的厚度更大的厚度。通过利用钎焊来制造芯片载体，变得可能的是提供非常厚的导电层（特别是铜片）。导电层中的单独的一个的厚度可以甚至大于导热的并且电绝缘的芯的厚度。作为结果，由于可以提供更高的质量的高度导热的铜材料，所以芯片载体作为整体的热去除能力可以被显著地改进。由于这种改进的热扩散，还可能的是使封装在更高的电流值的情况下操作。
在实施例中，导电层中的至少一个具有大于0.4 mm，特别是大于0.5 mm，更特别地大于0.6 mm的厚度。当通过钎焊而不是通过共晶方法连接到导热的并且电绝缘的芯时，导电层——特别是铜片——甚至可以具有0.8 mm或更大的厚度。与此相反，导热的并且电绝缘的芯可以是具有小于0.4 mm、特别是小于0.35 mm的厚度的层。导热的并且电绝缘的芯甚至可以具有低于0.3 mm的层厚度。
在实施例中，导电层中的至少一个是金属层，特别是铜层或包括铜的合金。铜具有高的热导率并且恰当地粘附到模制材料。
在实施例中，导热的并且电绝缘的芯是陶瓷芯。因此，将高热导率和可靠的电绝缘特性组合的陶瓷材料可以被实现在芯片载体的中心之中。 例如，这样的陶瓷芯可以是氮化硅芯。其它适当的用于芯的陶瓷材料是氮化铝或氧化铝。特别是，导热的并且电绝缘的主体可以由具有至少20W/mK的热导率的材料制成。例如，导热的并且电绝缘的主体的热导率可以在20W/mK和200W/mK之间的范围内。
在实施例中，封装包括钎焊结构或填充物材料，特别地包括银或由银组成，作为在导热的并且电绝缘的芯与两个导电层之间的层或焊盘。这样的钎焊焊盘可以由填充物材料制成，该填充物材料被配置用于通过钎焊来将导热的并且电绝缘的芯与导电层中的相应的一个互连。例如，钎焊结构可以包括银或银合金。钎焊结构可以由金属焊膏制成。
在实施例中，芯片载体是活性金属钎焊（AMB）基底。活性金属钎焊可以被表示为允许金属被结合到陶瓷的钎焊的形式。活性金属钎焊（AMB）基底因此可以包括纯铜可以在高温真空钎焊处理中被钎焊到其上的陶瓷隔离器（特别是Si3N4，即氮化硅）的芯。AMB基底的使用提供了显著的优点，特别是在其中要求高可靠性、热耗散和对于部分放电的安全保护的汽车应用、牵引和高电压DC传输的领域中。氮化硅的高热导率（90W/mK）以及由厚的铜层（达到0.8 mm或更多）提供的高热容量和热扩散使得AMB基底高度适合于高功率电子应用。AMB基底允许在提供非常高的载流容量和非常好的热扩散的相对薄的氮化硅陶瓷上形成非常厚的铜金属化。
在实施例中，与包封物接触的芯片载体的表面的至少一部分具有粘附促进表面。当芯片载体的表面或者至少芯片载体的与模制类型包封物接触的表面部分特别地适配于促进与模制类型包封物的粘附时，可以附加地减少封装剥离的风险并且可以进一步改进封装的机械完整性。特别地，包封的导电层内侧的表面可以被特别处理以用于增加粘附。
例如，粘附促进表面包括粗糙化的表面。包封之前的粗糙化具有可以显著改进相应的导电层和包封物材料之间的粘附的优点。这高效地抑制了封装的组成部分的剥离。有利地，表面粗糙化可以是在将（多个）电子芯片附接到芯片载体之前完成的，因为这保护灵敏的电子芯片免遭起因于与可以有利地用于粗糙化的化学物质的相互作用的损坏。粗糙化可以是例如通过激光处理、等离子体处理或对要被粗糙化的相应表面的化学处理来完成的。特别是铜粗糙化是用于改进相应的导电层和模制化合物之间的粘附的有力工具。
附加地或替换地，粘附促进表面可以包括粘附促进涂层，特别是无机涂层和/或有机涂层。用于促进模制化合物在相应的导电层的金属表面上的粘附的这样的无机涂层可以例如包括具有金属氧化物和/或诸如锌—铬、钼—铬或钼—锌的合金的涂层。用于适当的有机涂层的示例是硅烷。
在实施例中，面对至少一个电子芯片的导电层中的一个被烧结层——特别是图案化的烧结层——覆盖。因此，芯片可以通过经由烧结层烧结来安装在芯片载体上。还可能的是使用烧结膜附接处理，由此在切块之前将烧结的焊膏或膜预先施加到晶片（包括仍然整体地连接的多个电子芯片）。晶片/烧结膜堆叠可以安装在切块带上并且在拾取和放置管芯/膜堆叠之前被同时地锯切。
附加地或替换地，背对至少一个电子芯片的导电层中的一个被可烧结的或烧结的层覆盖。例如，可以通过烧结将热主体或热沉连接到导电层中的相应的一个的外部表面。
在封装的所提到的位置中的一个或封装的所提到的位置的两者上建立烧结连接（特别是银烧结连接）允许形成确保用于高效热传导的适当热耦合的、具有非常薄的烧结结构（例如具有小于50μm的厚度，例如30μm）的在机械上可靠的连接。 该后面提到的厚度在形成烧结管芯接合互连时特别合适。然而，对于对热沉层的封装而言，烧结接合线的厚度可能显著地更大，例如至少100μm。这样的更大的厚度可以使得烧结结合部能够适应封装内的翘曲。此外，这样的烧结结构可以是以高度均匀的厚度形成的，由此防止就热传导来说薄弱的区域。除此之外，可以在相对低的温度（例如低于300℃，例如约250℃）下建立烧结连接，由此保护封装的组成部分免遭由于热过载所致的损坏。此外，在烧结温度相对低的同时，防止不想要的对所形成的烧结连接的重新熔化达到显著更高的温度。
在实施例中，导电接触结构的至少两个板状区段延伸超出包封物并且形成用于电子芯片的功率端子，并且导电接触结构的至少一个引线区段延伸超出包封物并且形成用于电子芯片的信号端子。可能的是，所述至少两个板状区段在不同的（特别是相对的）侧面处延伸超出包封物。此外，可能的是所述至少一个引线区段在与所述至少两个板状区段中的一个所处相同的一侧面处延伸超出包封物。例如，引线区段和/或板状区段的厚度可以在200μm和800μm之间的范围内，例如在300μm和600μm之间。
在实施例中，所述至少一个引线区段和在同一侧面处延伸超出包封物的所述至少两个板状区段中的所述的一个板状区段被配置从而当封装的所述板状区段被电连接时所述至少一个引线区段位于相同的另一封装的所述至少两个板状区段中的另一个板状区段的凹部中。这允许不同的封装的紧凑的相互连接以例如用于形成半桥。
在实施例中，所述至少两个板状区段中的至少一个沿着包封物的侧面的长度的至少50％延伸，特别是沿着包封物的侧面的长度的至少80％延伸。因此，可以在不显著地增加封装的尺寸的情况下获得低欧姆配置。
在实施例中，所述至少两个板状区段中的至少一个包括局部升高的弯曲部分，其特别是具有波状轮廓。这样的波状轮廓或升高特征可以使分阶段完成的互连成为可能并且可以贡献于封装的应力缓解。
在实施例中，所述至少一个引线区段实质上垂直于所述至少两个板状区段延伸。这造成紧凑的封装设计。
在实施例中，所述至少两个板状区段中的至少一个被配置为连接到汇流条布置，从而与流动到封装中的电流相关联的磁通量与在相反方向上通过汇流条布置的电流的磁通量耦合以用于至少部分地抵消通量。这允许获得具有低的寄生电感的封装。
在实施例中，背对至少一个电子芯片的导电层中的一个被附接到热沉。将热沉附接到芯片载体的暴露的或外部的表面允许改进封装的热性能。在一个实施例中，这样的热沉可以是具有冷却鳍片的冷却板。在另一实施例中，液体冷却（特别是水冷却）可以被实现在这样的附接的热沉中。
在实施例中，导热的并且电绝缘的芯被配置用于使至少一个电子芯片关于封装的电子环境电绝缘。特别是，可以通过导热的并且电绝缘的芯来禁用在封装的内部和外部之间的任何导电连接，而同时使能在封装的内部和外部之间的适当的热耦合。
在实施例中，芯片载体形成封装外部表面的一部分。更具体地，导电层中的一个可以形成封装的外部表面的一部分，即可以延伸超出包封物。这进一步改进了封装的热耗散、热去除以及热扩散能力。在实施例中，芯片载体的暴露的铜表面可以被利用镍、银、金、钯或锡覆盖。
在实施例中，至少一个电子芯片包括至少一个半导体功率芯片。例如，可以提供绝缘栅双极晶体管（IGBT）芯片作为开关。附加地或替换地，可以提供具有集成的二极管的电子芯片。
在实施例中，封装或电子装置被配置为逆变器电路。这样的功率逆变器可以被表示为将直流电流（DC）改变为交流电流（AC）的电路。有利地，这样的逆变器可以被实现在车辆的动力传动系中。
在实施例中，导电接触结构是引线框。术语“引线框”可以特别地表示特别是由铜或铜的合金制成的导电的板状结构，其可以用来接触电子芯片并且其因此可以实现想要的电连接。
在实施例中，导电接触结构包括至少一个下部支架区段，所述至少一个下部支架区段被配置用于在模制期间将芯片载体朝向模制器具向下按压。这样的下部支架区段（特别是四个下部支架区段可以被提供在芯片载体的四个边缘区域中）可以是被配置为压板或弹簧的导电接触结构的引脚。当被向下按压时（例如在包封期间在模制器具中），（多个）下部支架区段可以向下按压芯片载体以便防止模制化合物材料在芯片载体下方流动。通过采取该措施，可以安全地确保在包封之后封装的下主表面的至少一部分由芯片载体的导电层之一的暴露的表面形成。这进而在其操作期间恰当地将热从封装的内部去除方面是有利的。
在实施例中，在模制期间可能的是在暴露的金属层下面施加膜以防止模制材料过度溢出到暴露的表面上（膜辅助模制）。
在实施例中，封装包括导电元件，特别是接合布线、接合条带和夹具中的至少一种，导电元件将至少一个电子芯片与导电接触结构和/或具有导电接触结构的芯片载体电连接。夹具可以是三维地弯曲的板状类型的连接元件（其可以例如还被体现为引线框的一部分），其具有要被连接到相应的电子芯片的上主表面和芯片载体的上主表面的相应的平坦区段。这样的夹具使得能够实现封装的组成部分非常简单的连接。作为对这样的夹具的替换，可能的是使用接合布线或接合条带，该接合布线或接合条带是挠性的导电布线或条带形状的主体，其具有连接到相应的电子芯片或芯片载体的上主表面的一个端部部分并且具有电连接到导电的接触结构（例如，引线框）的相对的另一个端部部分。与布线接合相比，接合条带具有提供更高的按每一面积的电流密度的优点。这进而允许获得低的寄生电感和更高的电流承载能力。接合条带可以例如由铝或由铝和铜的组合制成。可能的是接合条带或布线接合材料由铝合金制成。
在实施例中，包封物包括模制化合物，特别是基于树脂的模制化合物。为了通过模制进行包封，可以使用塑料材料。优选地，包封物可以包括环氧树脂材料。例如用于改进热导率的填充物颗粒（例如SiO2，Al2O3，Si3N4，BN，AlN，金刚石等）可以被嵌入在包封物的基于环氧树脂的基质中。
在实施例中，模块或封装可以被配置为半桥、共源共栅电路、由彼此并联连接的场效应晶体管和双极晶体管构成的电路、或者功率半导体电路。因此，根据示例性实施例的封装架构是与非常不同的电路构思的要求兼容的。
在实施例中，模块或封装被配置为由如下构成的组中的一个：连接了引线框的功率模块；晶体管外形（TO）电子组件；四方扁平无引线封装（QFN）电子组件；小外形（SO）电子组件；小外形晶体管（SOT）电子组件；和薄小外形封装（TSOP）电子组件。因此，根据示例性实施例的封装与标准封装概念完全兼容（特别是与标准TO封装概念完全兼容）并且在外部呈现为常规的电子组件（常规的电子组件是高度地方便于用户的）。在实施例中，封装被配置为功率模块，例如模制功率模块。例如，电子组件的示例性实施例可以是智能功率模块（IPM）。
作为形成电子芯片的基础的基底或晶片，可以使用半导体基底，优选为硅基底。替换地，可以提供氧化硅或另外的绝缘体基底。还可能的是实现锗基底或III-V族半导体材料。例如，可以以GaN或SiC技术在硅上GaN中或者在SiC碳化物基底上的GaN上实现示例性实施例。
更进一步地，示例性实施例可以使用标准半导体处理技术（诸如适当的蚀刻技术（包括各向同性和各向异性蚀刻技术，特别是等离子体蚀刻、干法蚀刻、湿法蚀刻）），图案化技术（其可能涉及平版印刷掩模），沉积技术（诸如化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、原子层沉积（ALD）、溅射等）。
结合随附附图，根据以下描述和所附权利要求，本发明的上面的和其它的目的、特征和优点将变得显而易见，在附图中同样的部分或元件由同样的参考标号表示。
附图说明
被包括以提供对示例性实施例的进一步理解并且构成说明书的一部分的随附附图图示了示例性实施例。
在附图中：
图1示出根据示例性实施例的封装的三维视图。
图2示出根据图1的封装的侧视图。
图3示出根据图1的封装的顶视图。
图 4示出根据图1的封装的底视图。
图 5示出图示电连接的根据图1的封装的三维视图。
图 6示出根据示例性实施例的由两个互连的封装组成的电子装置的侧视图。
图7示出在包封之前的根据示例性实施例的封装的预制件。
图8示出具有可烧结材料的图案化层的根据示例性实施例的封装的芯片载体的顶视图。
图9 示出根据示例性实施例的封装的引线框向下触碰区的特写图像。
图10示出根据示例性实施例的制造封装的方法的处理流程。
图11A、图11B和图11C示出根据示例性实施例的用于封装的不同的活性金属钎焊（AMB）基底供给样式。
图12示出根据示例性实施例的用于形成封装的被放置到支承结构上的AMB/管芯组件上以用于进行条带和布线接合的引线框。
图13A和图13B示出根据示例性实施例的针对应力缓解而使得能够在封装的操作中进行挠曲的引线的两个实施例。
图14示出具有在侧向形成的引线的根据另一示例性实施例的封装。
图15示出具有三个芯片连接条带的根据另一示例性实施例的封装的预制件。
图16A、图16B和图16C示出其中集电极条带被利用熔接的集电极引脚替代的根据其它示例性实施例的封装的预制件。
图17A示出在包封之前的具有夹具设计的根据另一示例性实施例的封装的预制件，其在包封之前具有夹具设计。
图17B示出在包封之前的具有夹具设计的根据又一示例性实施例的封装的预制件，其在包封之前具有夹具设计。
图18示意性地图示根据示例性实施例的包括功率封装的车辆。
具体实施方式
附图中的图示是示意性的。
在进一步详细地描述进一步的示例性实施例之前，将概述本发明人的一些基本考虑，已经基于该基本考虑开发了示例性实施例。
功率逆变器技术的范围是公知的。逆变器电路可以包括对如下的组合：栅极驱动电路；功率半导体器件；以及某些形式的在半导体器件和外部冷却布置之间的电隔离。为了使得半导体能够被连接到外部电路并且被有效地冷却，使用了各种各样的解决方案。这些包括：将分立IGBT器件安装到绝缘电介质上；塑料包封引线框和基于DCB的模块；框架化模块技术，包括将布线接合的DCB组件焊接到金属底板上等。
根据示例性实施例，用于电动车辆逆变器的紧凑的低电感IGBT封装被提供有内置的电气隔离和非常低的结至热沉热阻抗。为了将封装使用在电路中，在封装被容易地连接到外部功率汇流条、栅极驱动控制电路和热沉的时候也可能是有利的。高度有利地，对应的模制类型包封封装的芯片载体可以由导热的并且电绝缘的芯（优选地由陶瓷制成）和经由相应的钎焊结构（优选地包括银或由银组成）钎焊到芯上的两个导电层（优选地，厚的铜片）构成。这允许获得高的机械可靠性、高的电可靠性和适当的热性能。
特别是，示例性实施例提供具有内置电隔离的高功率低电感封装。换言之，示例性实施例使得如下是可能的：创建具有内置电隔离和非常低的结至热沉热阻抗的用于电动车辆逆变器的低电感IGBT封装。这样的封装也可以被容易地连接到电子环境，特别是外部汇流条和电路。
可以通过利用内部条带接合的互连组合的宽的发射极功率引线和集电极功率引线的组合来实现低电感行为。宽的功率端子可以被焊接或熔接到汇流条布置。汇流条可以位于封装的上方以使能低电感电流路径。与流动到封装中的电流相关联的磁通量可以与在相反方向上通过汇流条的电流的磁通量耦合。这可以造成部分的或完全的通量抵消以及低的有效寄生电感。
封装的宽的发射极端子和集电极端子可以被配置从而两个封装可以被熔接或焊接在一起以形成具有低寄生互连的紧凑的半桥。
在实施例中，低的结至热沉热阻抗可以通过以下措施中的一个或任何想要的组合来获得：
a）烧结的管芯附接结合部；
b）在陶瓷芯的两侧上的具有厚的铜层的高导电性Si3N4活性金属钎焊（AMB）基底。后者允许热扩散。在至少600℃的温度下将铜层钎焊在陶瓷芯上（而不是焊接或形成共晶连接）允许防止在陶瓷芯和铜层之间形成空气间隙；由此可以抑制部分放电，这使该封装高度适合于高电压应用；
c）在AMB基底的背面上的可烧结的金属化（特别是将银用于烧结）；
d）将封装烧结到热沉组件上。
通过使用氮化硅电介质作为芯片载体的导热的并且电绝缘的芯，可以以可靠的方式实现内置隔离。这样的氮化硅电介质具有高的热导率和绝缘强度。
示例性实施例可以被设计为使能用于电动车辆和其它高功率应用的低电感、低阻抗、高功率密度的逆变器。
封装的示例性实施例可以使用烧结管芯附接、低电感的电互连和可烧结的暴露的金属化基底的组合来创建用于高功率逆变器应用的具有内置隔离的低阻抗、低电感的封装。封装引线可以被设计为使得两个封装能够被熔接在一起以形成具有半桥功能的紧凑的电子装置并且提供能够被熔接到汇流条的区域。
根据示例性实施例的封装的优点是其具有非常低的电感、低的热阻抗和内置隔离。
在封装上的引线可以被设计从而它们可以被熔接以形成非常紧凑的半桥。
根据示例性实施例的封装可以被并联以创建具有各种功率水平范围的逆变器和其它功率应用（封装可以被并联以进一步增加电流额定值）。
特别是低热阻抗、低电感和小的形状因数的组合可以提供具有低的重量和体积的紧凑且高效的封装。
图1示出根据示例性实施例的封装100的三维视图。图2示出根据图1的封装100的侧视图。示意性的第一细节141示出封装100的一部分的横截面。第二细节143是细节141的一部分的放大视图并且示出芯片载体102和包封物108之间的界面。第三细节145示出对第二细节143的配置的替换并且也是细节141的一部分的放大视图，其示出芯片载体102和包封物108之间的界面。
根据图1和图2的封装100被配置为功率半导体模块并且包括被体现为活性金属钎焊（AMB）基底的芯片载体102。如可以从第一细节141得到的那样，两个电子芯片104（其在此被体现为功率半导体芯片）被安装在芯片载体102上。引线框类型导电接触结构106通过诸如接合条带的导电元件134而与电子芯片104电耦合（关于详情还参见图7）。
基于环氧树脂的模制类型包封物108包封导电接触结构106的部分、芯片载体102的部分和整个电子芯片104。
如可以从第一细节141得到的那样，AMB基底类型芯片载体102包括被体现为诸如氮化硅的陶瓷的中央的导热的并且电绝缘的芯122。导热的并且电绝缘的芯122被配置用于在使电子芯片104关于封装100的环境电绝缘的同时，同时地贡献于把来自电子芯片104的热去除到环境中。芯122在其相对的两个主表面上被由相应的钎焊导电层124，126覆盖。在此导电层124，126被体现为厚铜片（例如具有0.8 mm的相应的厚度d1或d2）。导电层124，126在高于600℃的温度下被钎焊到芯122（其间具有相应的钎焊结构156，158）。钎焊结构156，158可以例如是银焊膏或银合金焊膏。鉴于是钎焊连接，可以安全地防止在芯122与导电层124，126之间的不想要的但是常规地出现的空气间隙的形成。这增加了对封装100的对于部分放电的保护并且允许封装100的在非常高的电压的情况下的操作。
如可以从第一细节141得到的那样，导电层124，126中的每个与导热的并且电绝缘的芯122的更小的厚度d3（例如0.32 mm）相比具有更大的相应的厚度 d1，d2。导电层124，126的更大铜厚度d1，d2促进在封装100的操作期间高效地将热从电子芯片104去除，因为铜是高热导率的。
现在分别参照第二细节143和第三细节145，芯片载体102的至少与模制类型包封物108接触的金属表面部分具有粘附促进表面。在被图示为第二细节143的实施例的情况下，该粘附促进表面是通过对导电层126的表面172粗糙化（例如通过等离子体处理、激光处理或化学处理）而形成的。粗糙化增加了导电层126和包封物108 之间的有效耦合面积，并且由此改进了粘附。在被图示为第三细节145的实施例的情况下，粘附促进表面是通过粘附促进涂层174（例如包括金属氧化物、电沉积的锌—铬合金等的无机涂层，和/或例如硅烷的有机涂层）形成的。粗糙化和粘附促进涂层174的形成也可以被组合。通过提供粘附促进表面，可以进一步改进芯片载体102和包封物108之间的粘附。这附加地抑制了任何剥离风险，并且因此改进了封装100的电气可靠性和机械可靠性这两者。
如还可以从第一细节141得到的那样，面对电子芯片 104并且被完全布置在包封物108内的上部导电层126被烧结层128覆盖，该烧结层128可以具有例如30μm的小的且均匀的厚度并且其可以一方面与电子芯片104之间建立适当的导热连接并且另一方面与芯片载体102之间建立适当的导热连接。虽然烧结层128在细节141中被图示为连续的层（即作为在两个电子芯片104下方的单个层），但是还可能的是将这样的单个烧结层128分成例如银的两个（或更多个分离的）沉积部。对应地，形成封装100的外部表面的一部分并且由此背对电子芯片104的下部导电层 124包括可烧结的（即是尚未烧结的，但是能够形成烧结连接，例如用于连接图2中图示的热沉132）或已经烧结的（例如与这样的热沉132烧结）层130。换句话说，背对电子芯片104的导电层124可以经由层130附接到热沉132以用于进一步改进热耗散性能。
现在参照特别是在包封108外部的导电接触结构106的配置，图1和图2示出导电接触结构106的延伸超出包封物108并且形成用于电子芯片104的功率端子的两个板状区段110。此外，导电接触结构106的两个引线区段112延伸超出包封物108并且形成用于电子芯片104的信号端子。更具体地，板状区段110在相对的侧面114，116处延伸超出包封物108。与此相对，引线区段112在与板状区段110中的一个所处相同的一侧面114处延伸超出包封物108。引线区段112和在同一侧面114处延伸超出包封物108的两个板状区段110中的所述的一个板状区段被配置从而当各封装100的这两个板状区段110被电连接时，各引线区段112位于相同的另一封装100的另一相对的板状区段110的凹部118中。两个板状区段110中的一个沿着多于包封物108的侧面114，116的长度的80％延伸。两个板状区段110中的一个包括具有波状轮廓的局部升高的弯曲部分120以用于应力缓解。引线区段112的端部部分垂直于两个板状区段110延伸。两个板状区段110被进一步配置为连接到汇流条布置（未示出），从而与流动到封装100中的电流相关联的磁通量与在相反方向上通过汇流条布置的电流的磁通量耦合以用于至少部分地抵消通量。这将封装100的寄生电感保持得小。
图1图示低电感封装100的外形并且图2图示低电感封装100的侧视图。因此，图1和图2分别示出封装100的三维视图和在侧向上的视图。封装100被配置为过模制的（参见包封物108）基于引线框的（对比导电接触结构106）封装100，其包括隔离电介质基底作为芯片载体102。采用板状区段110的形式的功率引线被设计为保持用于电流流动的大的横截面面积并且将电路中的寄生阻抗和电感保持得小。采用引线区段112的形式的控制电极垂直于功率端子突出，从而它们可以被连接到在应用中可能被定位在功率器件类型封装100的上方的外部栅极驱动电路。
参照图2，功率引线的大部分包括升高的几何弯曲特征，参见参考标号120。这用于双重目的：首先当封装100被连接到电路的其它元件时提供机械应力缓解特征；其次提供用于连接汇流条（未示出）的表面。
图3示出根据图1的封装100的顶视图。图4示出根据图1的封装100的底视图。封装100的顶表面是平坦的并且与封装100的背表面共面。封装100的背侧具有暴露的金属化表面，其被设计用于与热沉132对接。暴露的金属化表面是被配置为活性金属钎焊电路的芯片载体102的一部分，体现为功率半导体切块的电子芯片104被安装到该活性金属钎焊电路上。暴露的表面可以是以适合于将封装100连接到热沉132的材料（对比层130）来完结的。为了获得非常低的热阻抗，可以使用层130形成银烧结互连。替换地，可以使用其它热界面材料，诸如散热膏或焊料。当使用可以由层130提供的银烧结互连时，暴露的基底的背面上的优选完结部是银、金或钯（即惰性金属）。在另一实施例中，进一步可能的是省略选择性地银化的AMB完结部并且烧结到裸铜。
参照图4，暴露的金属化表面被从功率和控制端子分离（对比参考标号110，112）以便在应用中获得高的爬电距离。
图 5示出根据图1至图4的封装100的三维视图，其示出板状区段110和引线区段112的电连接。在所示出的实施例中，引脚设计为如下：E：发射器（功率端子）；K：Kelvin（控制端子，发射极感测（Emitter Sense））；G：栅极（控制端子）；C：集电极。
图5示出当被配置为IGBT器件时封装100的引脚输出配置。
图6示出根据示例性实施例的由两个互连的封装100构成的电子装置150的示意性侧视图。封装100中的一个的功率端子（对比参考标号110）中的一个可以与封装100中的另一个的功率端子（对比参考标号110）中的一个电耦合。根据图6，两个封装100被安装在安装基座151（诸如印刷电路板）上。替换地，还可能的是直接耦合这两个封装100（即，没有安装基座151）。例如，电子装置100可以形成紧凑的低电感的半桥。
图7示出在包封之前的根据示例性实施例的封装100的预制件。从叙述上来说，图7中图示的预制件对应于在没有包封物108的情况下的图1的封装100。
图1特别地示出已经提到的导电元件134的详细配置，导电元件134在此包括接合布线和接合条带的组合。导电元件134将电子芯片104与导电接触结构106电连接并且将导电接触结构106与芯片载体102的导电层126电连接。
现在特别参照导电接触结构106的四个压板状下部支架区段154，其被配置用于在模制期间将芯片载体102朝向模制器具向下按压以禁止尚未硬化的包封物108向封装100的由芯片载体102形成的底表面的不想要的流动。
因此，图7示出封装100的内部构造。所示出的实施例中的封装100包括IGBT芯片和二极管芯片来作为以半导体技术形成的电子芯片104。作为电子芯片104，二极管管芯和IGBT管芯被使用烧结管芯附接材料（对比参考标号128）附接到芯片载体102。这使得能够进行在电子芯片104和芯片载体102之间的非常低的热阻抗互连。烧结结合部形成可以有利地造成具有在150W/mK到300W/mK的范围内的热导率的结合部。这显著地高于利用焊料管芯附接技术可实现的热导率，利用焊料管芯附接技术可实现的热导率具有典型地小于60W/mK的热导率。
有利地形成为活性金属钎焊（AMB）基底的芯片载体102在封装100内提供如下的若干优点：（a）其在封装100的背面和电子芯片104之间提供电隔离；（b）其在电子芯片104的集电极和阴极之间提供电互连；（c）其在电子芯片104的下方提供采用导电层126的形式的厚的铜层以扩散热；（d）其在电子芯片104和封装100的背面之间提供热路径；（e）其防止分别在芯122和导电层124和126之间形成不想要的空气间隙，因此提供对于部分放电现象的可靠保护。构成在封装100中使用的芯片载体102的堆叠的厚度和组成是0.8 mm的Cu/0.32 mm的Si3N4/0.8 mm的Cu。
形成芯片载体102的AMB基底包括氮化硅（Si3N4）电介质作为芯122，具有近似为90W/mK的热导率。这显著地高于其热导率典型地在24W/mK至26W/mK的范围的Al2O3电介质的热导率。使用AMB基底作为芯片载体102因此造成具有更低的结到壳热阻抗（Rth j-c）的封装100。AMB基底的钎焊处理和更高的断裂韧度使得更厚的（例如0.8 mm）铜层能够被施加到基底。这允许在电子芯片104（在此被体现为功率半导体切块）下方的增加的热扩散、以及在两个电子芯片104的背面和集电极端子之间的电流路径中的降低的导电损耗。
图8示出具有可烧结材料的图案化的层128的根据示例性实施例的封装100的芯片载体102的顶视图。
图8示出在本实施例中用作为芯片载体102的AMB基底的设计。构成导电层126的基底顶部铜层被体现为一个连续的层，其中四个角部153被蚀刻以允许用于引线框向下触碰区域（即在下面更详细地描述的下部支架区段154）的空间。构成导电层126的顶部铜迹线层具有银金属化完结部（参见层128），其被施加以使得能够使用银烧结管芯附接技术。根据层128的银区域可以有利地仅被施加在要求它的地方。例如，层128的银材料可以仅被施加在其中烧结管芯附接材料要形成接触的区域中。所有其它区域可以被保持为无银，因为被用作为包封物108以包封封装100的组成部分的基于树脂的、特别是基于环氧树脂的模制化合物与粘附于银相比可以更好地粘附于裸铜。根据层128的银完结部可以具有在0.1μm到0.5μm之间的范围内的厚度，并且可以可选地包括镍的下层。对于银烧结而言，还可能的是在AMB表面上使用金或钯完结部。
再次参照图7，封装100的内部构造可以使用条带接合件作为导电元件134以在集电极引线和AMB铜迹线之间形成电互连。在所描述的实施例中，例如可能的是使用三个2 mm×0.3 mm铝接合件用于集电极互连。条带接合件提供低阻抗和低电感的互连。使用条带接合处理的一个附加的优点是接合处理可以适应AMB基底的相对大的厚度变化，其可以是例如±10％。
条带接合互连也可以被用作为导电元件134以在IGBT上的发射极电极和发射极功率引脚之间提供低电感且低阻抗的电互连。在这种情况下，封装100可以实现两个2 mm×0.3 mm铝接合件以形成互连。在实施例中，条带接合件可以使用针脚接合件的组合将IGBT发射极电极和二极管阳极电极这两者连接到发射极引脚。与铝布线相比，使用条带接合件提供了大的横截面面积用于传导和快的处理速度（因为与布线相比，更少的条带接合件就足够了）。与其它互连技术相比，条带接合件还使得半导体切块能够在更不复杂的顶部金属结构的情况下被使用。
在通过其形成包封物8的过模制处理期间，还可以考虑对作为芯片载体102的AMB基底的厚度容限进行适应。如果模制器具被设定成以上限厚度规格来适应作为芯片载体102的AMB基底，则使用更薄的芯片载体102可能在模制处理期间造成在封装100下方的间隙，并且造成模制化合物过度地转移到暴露的AMB基底类型芯片载体102上。然而，如果在附接热沉132期间烧结处理要成功，则有利的是AMB基底的背面，即在其上形成的导电层124或层130没有模渗出或模溢料。在谨记这点的情况下，封装100的引线框类型导电接触结构106可以被设计成具有采用下部支架区段154的形式的在引线框上的向下触碰特征（比较图7）。这些下部支架区段154可以在模制处理期间将压力施加到芯片载体102（即本实施例中的AMB基底）的四个角部153上，并且在器具被闭合时将AMB基底按压到模制器具上。这防止到暴露的芯片载体102的背面上的过度的模溢料和树脂渗出。采用下部支架区段154的形式的向下触碰特征还可以充当弹簧并且可以能够在芯片载体102被体现为AMB基底时适应芯片载体102的厚度变化。
图9示出根据示例性实施例的封装100的在此被体现为下部支架区段154的引线框向下触碰区的特写图像。
图10示出根据示例性实施例的制造封装100的方法的处理流程。图10图示用于制造低电感半导体封装100的高层级处理流程。然而，在其它实施例中，对于所示出的处理流程的替换是可能的。例如，可以在粘附促进剂阶段之前使用一个或多个附加的的处理阶段。例如，可以在施加粘附促进剂之前使用等离子体清洁处理以准备好表面。
图11A，图11B和图11C示出根据示例性实施例的用于封装100的作为芯片载体102的不同的活性金属钎焊（AMB）基底提供样式。作为芯片载体102，在封装100的制造中使用的AMB基底可以是以单体化的单元或者在子面板或主卡上的电路阵列来供给的。图11A至图11C示出可以使用的电路样式。对基底的特定的选择可以是取决于面板产出、所使用的单体化方法和可用的生产线而做出的。
图12示出根据示例性实施例的用于形成封装100的作为导电接触结构106的预制件的公共引线框，其被放置到用于条带和布线接合（即用于形成导电元件134）的支承结构上的AMB基底/管芯组件（即，具有安装于其上的电子芯片104的芯片载体102）上。
所示出的引线框是双向上版本。可能的是引线框按每条带容纳十个或更多个单位。
为了形成烧结层128，可以例如使用模版印刷或丝网印刷将烧结焊膏印刷到作为芯片载体102的AMB基底上。在已经将烧结焊膏施加到基底之后，可以在空气中干燥组件以将溶剂从焊膏中去除。在干燥焊膏之后，可以使用管芯接合器将电子芯片104放置到构成烧结层128的烧结焊膏上。管芯接合器可以配备有热拾取尖端和加热卡盘以增加电子芯片104对构成烧结层128 的干燥的焊膏的粘附。
然后可以将管芯/基底组件放置到烧结压机中。在烧结期间，温度和压强这两者可以被同时施加到组件的前面和背面。烧结压强可以在8MPa至30MPa的范围内。烧结温度可以在200℃至250℃的范围内。
然而，还可能的是将管芯或电子芯片104放置到湿的烧结焊膏中并且在施加压强之前干燥组件。
在烧结之后，组件可以被清洁以从AMB表面去除氧化铜并且去除存在于管芯表面上的任何残留物。电路组件然后可以被单体化为单独的电路。这可以是例如使用划刻处理和断裂处理、机械切块或激光切块做到的。单独的电路然后可以被组装到载体结构中。作为导电接触结构106的引线框可以在条带接合之前被放置到AMB组件上。图12示出可以用于条带接合处理的载体结构。
在条带接合（更一般地，在导电元件134的形成）期间，可以在集电极引线和AMB铜迹线之间施加三个2 mm×0.3 mm条带接合件。此外，可以在IGBT发射极、二极管阳极和发射极引脚之间形成两个2 mm×0.3 mm条带接合件。
然后可以将引线框转移到用于布线接合的盒中。在布线接合期间，可以使用14密耳（mil）直径的铝布线来将栅极感测引线和发射极感测引线连接到它们的在用作IGBT管芯的电子芯片104上的相应的焊盘。在该阶段可以将粘附促进剂施加到组件以改进模制化合物类型包封物108对AMB/管芯/引线框组件的粘附。可以为了促进粘附而采取的措施是表面粗糙化和/或利用无机涂层覆盖连接表面。粘附促进也可以是通过有机涂层，例如通过硅烷来完成的。
然后可以对封装100的预制件进行过模制以用于形成包封物108。例如，可以使用基于带的模制处理以便进一步减少转移到芯片载体102 的暴露表面上的树脂渗出和模溢料。然后可以使用去溢料处理清除掉芯片载体102的暴露表面的模溢料和树脂渗出。这可能涉及化学处理、介质打磨、基于激光的处理或它们的组合。
为了准备好具有适合于烧结的封装外部表面的暴露的AMB基底，然后可以使组件经受银电镀以用于形成可烧结的层130。所施加的银电镀厚度可以例如在0.1μm和0.45μm之间的范围内。然后可以使样品经受激光打标、修整/成形和单体化操作并且样品可以被转移到载体结构中以用于最终测试。在电气测试期间，可以执行静态测试、动态测试和隔离测试的组合。通过该测试的样品然后被包装并在托盘中转运以用于进一步的使用。
图13A和图13B示出根据示例性实施例的使得能够在封装100的操作中进行挠曲的引线181的两个实施例。根据图13A和图13B的引线设计可以贡献于应力缓解。图2中示出的升高的机械应力缓解特征（对比参考标号120）可以被具有如图13A和图13B中示出的几何形状的平坦二维结构替代。对于引线框类型导电接触结构106而言，这些特征可以造成改进的机械应力缓解和更低的制造成本。因此，图13A和图13B图示使得引线181能够在操作的同时进行挠曲的引线181的替换设计。
图14示出具有引线区段112的在侧向形成的端部部分的根据另一示例性实施例的封装100。
由于容纳竖向的栅极感测引线和发射极感测引线所要求的空间的原因，根据图14中的参考标号185的引线框设计的宽度L相对地大（对比图14的右手侧上的引线区段112，参见参考标号189）。通过以如利用图14中的参考标号187所图示的方式改变这些引线的位置，可能的是使用具有减小的宽度l的引线框。从描述上说，可能的是如与其中引线被在南北方向上弯曲的设计（对比参考标号185）相反的那样在东西方向上地弯曲引线（对比参考标号187）。因此，根据图14中的参考标号187的实施例提供在侧向形成的引线以改进引线框的包装密度。
图15示出具有三个条带作为导电元件134的根据另一示例性实施例的封装100的预制件。图15的实施例特别适合于高功率应用。
可以通过增加体现为IGBT的电子芯片104的管芯大小来改进根据图15的封装100的功率处理能力。可能的是修改电子芯片104的宽度以使得作为附加的导电元件134的第三条带接合件能够被放置在构成IGBT管芯的电子芯片104上，如图15中所示那样。在其中难以将第三接合件放置在二极管阳极电极上的情形下，第三接合件可以被配置为跳过二极管并且与IGBT电极直接接触。
在示例性实施例中的用以降低集电极和发射极互连的阻抗的附加选项包括：
1. 使用双条带（例如，将一个条带与第二条带桥接），创建用于电流的并行路径并将阻抗减掉一半；
2. 使用铝包覆铜条带以使得能够实现更低阻抗的条带接合。铜具有比铝显著更低的电阻率；
3. 利用铝包覆铜布线替代条带。如上所述，铜/铝包覆布线具有非常低的电阻率；
4. 利用铜布线替代条带（在该情形下，可以提供附加的顶部金属化）。
此外，实施铝包覆铜布线可以造成进一步改进的在功率循环上的可靠性。
图16A、图16B和图16C示出其中集电极条带被利用熔接的集电极引脚取代的根据其它示例性实施例的封装100的预制件。
用于降低集电极互连阻抗的选项包括利用熔接引线替代集电极条带接合件。图15图示这样的构思。可能有利的是，可以使集电极的接触AMB基底的区域是挠性的以适应AMB基底的厚度容限。这可以是例如通过减小引线框在其中提供有下部支架区段154的向下触碰区域中的厚度来实现的。
用于进一步增加根据示例性实施例的封装100的功率密度的附加的可能性包括利用铜夹具替代构成导电元件134的条带接合的互连（对比图17A中参考标号176）。提供这样的夹具176可以进一步减小夹具176和管芯边缘/端子结构之间的电场。特别地，或许可能的是提供具有熔接的、烧结的或焊接的集电极引线的发射极铜夹具设计。
图17A示出在包封之前的根据另一示例性实施例的封装100 的预制件。
根据图17A，再次被配置为引线框的导电接触结构106包括作为连接元件134的夹具176，其用于一方面与导电接触结构106之间建立导电连接并且另一方面与电子芯片104的上主表面和芯片载体102的导电层126之间建立导电连接。鉴于提供了夹具176（在所示出的实施例中形成引线框的组成部分），图7中使用的作为导电连接元件134的条带变得可省却。更进一步地，根据图17A，导电连接元件134中的一些被体现为接合布线。一些可选的孔178被形成在夹具176中。一方面夹具176之间的导电连接并且另一方面电子芯片104和导电层126之间的导电连接可以是通过相应的焊料结构180、即通过焊接建立的。然而，也可以通过熔接来进行互连。
图17B示出在包封之前的具有夹具设计的根据又一示例性实施例的封装100 的预制件。图17B的实施例与根据图17A的实施例不同之处在于，根据图17B，夹具176是与引线框类型导电接触结构106分离地提供的（即，不是与其形成为一体）。根据图17B，夹具176被提供用于将电子芯片104与导电接触结构106电耦合并且用于将芯片载体102的导电层126与导电接触结构106电耦合。根据图17B，导电层126由两个类似岛状部的分离的层部分126a，126b构成。
图18示意性地图示根据示例性实施例的分别包括功率封装100或包括一个或多个这样的封装100的电子装置150 的车辆160。更具体地，用于电子装置150 的功率封装100可以形成可以与电动机/电池块164功能性地耦合的动力传动系162的一部分。因此，根据示例性实施例的封装100或功率模块可以被用于汽车应用。更具体地，这样的封装100（或由多个这样的封装100构成的电子装置150）可以被使用在车辆160（诸如电动车辆）的动力传动系162中。封装100或电子装置150可以作为动力传动系162中的逆变器起作用。
应当注意的是，术语“包括”不排除其它元件或特征并且“一”或“一个”不排除多个。还可以将与不同的实施例相关联地描述的元件进行组合。还应当注意的是，参考标号不应当被解释为对权利要求的范围进行限制。此外，本申请的范围不意图受限于在说明书中描述的处理、机器、制造、和物质组成、手段、方法和步骤的特定实施例。因此，所附权利要求意图在其范围内包括这样的处理、机器、制造、物质组成、手段、方法或步骤。

Claims (50)

1.一种封装(100)，包括：
芯片载体(102)；
安装在芯片载体(102)上的至少一个电子芯片(104)；
与所述至少一个电子芯片(104)电耦合的导电接触结构(106)；
固体模制类型包封物(108)，其包封导电接触结构(106)的部分、以及芯片载体(102)的至少一部分和所述至少一个电子芯片(104)的至少一部分；
其中芯片载体(102)包括导热的并且电绝缘的芯(122)，该芯(122)的两个相对的主表面上至少部分地由相应的钎焊的导电层(124，126)覆盖；并且
其中导电接触结构(106)包括至少一个下部支架区段(154)，所述至少一个下部支架区段(154)被配置用于在模制期间将芯片载体(102)朝向模制器具向下按压，所述至少一个下部支架区段(154)充当弹簧，所述至少一个下部支架区段(154)与芯(122)直接接触。
2.根据权利要求1所述的封装(100)，其中导电层(124，126)中的至少一个具有比导热的并且电绝缘的芯(122)的厚度(d3)更大的厚度(d1，d2)。
3.根据权利要求1或2所述的封装(100)，其中导电层(124，126)中的至少一个具有大于0.4mm的厚度(d1，d2)。
4.根据权利要求3所述的封装(100)，其中导电层(124，126)中的至少一个具有大于0.5mm的厚度(d1，d2)。
5.根据权利要求3所述的封装(100)，其中导电层(124，126)中的至少一个具有大于0.6mm的厚度(d1，d2)。
6.根据权利要求1至2中的任何一项所述的封装(100)，其中导电层(124，126)中的至少一个是金属层。
7.根据权利要求6所述的封装(100)，其中所述金属层是铜层或包括铜的合金。
8.根据权利要求1至2中的任何一项所述的封装(100)，其中，导热的并且电绝缘的芯(122)是陶瓷芯。
9.根据权利要求8所述的封装(100)，其中所述陶瓷芯是包括由如下构成的组中的一个或者是由如下构成的组中的一个构成：氮化硅、氮化铝和氧化铝。
10.根据权利要求1至2中的任何一项所述的封装(100)，其在导热的并且电绝缘的芯(122)和导电层(124，126)之间包括钎焊结构(156，158)。
11.根据权利要求10所述的封装(100)，其中所述钎焊结构(156，158)包括银或由银组成。
12.根据权利要求1至2中的任何一项所述的封装(100)，其中芯片载体(102)是活性金属钎焊(AMB)基底。
13.根据权利要求1至2中的任何一项所述的封装(100)，其中与包封物(108)接触的芯片载体(102)的表面的至少一部分具有促进芯片载体(102)和包封物(108)之间的粘附的粘附促进表面。
14.根据权利要求13所述的封装(100)，其中粘附促进表面包括由如下构成的组中的至少一个：粗糙表面(172)和粘附促进涂层(174)。
15.根据权利要求14所述的封装(100)，其中所述粘附促进涂层(174)是无机涂层和/或有机涂层。
16.根据权利要求1至2中的任何一项所述的封装(100)，其中面对所述至少一个电子芯片(104)的导电层(124，126)中的一个被烧结层(128)覆盖。
17.根据权利要求16所述的封装(100)，其中所述烧结层(128)是图案化的烧结层(128)。
18.根据权利要求1至2中的任何一项所述的封装(100)，其中背对所述至少一个电子芯片(104)的导电层(124，126)中的一个被可烧结的或烧结的层(130)覆盖。
19.根据权利要求1至2中的任何一项所述的封装(100)，其中背对所述至少一个电子芯片(104)的导电层(124，126)中的一个被附接到热沉(132)。
20.根据权利要求的1至2中的任何一项所述的封装(100)，其中，导热的并且电绝缘的芯(122)被配置用于使所述至少一个电子芯片(104)关于封装(100)的电子环境电绝缘。
21.根据权利要求1至2中的任何一项所述的封装(100)，其中芯片载体(102)形成封装(100)的外部表面的一部分。
22.根据权利要求1所述的封装(100)，其中导电接触结构(106)的至少两个板状区段(110)延伸超出包封物(108)并且形成用于电子芯片(104)的功率端子，并且导电接触结构(106)的至少一个引线区段(112)延伸超出包封物(108)并且形成用于电子芯片(104)的至少一个信号端子。
23.根据权利要求22所述的封装(100)，其中所述至少两个板状区段(110)在不同的侧面(114，116)处延伸超出包封物(108)。
24.根据权利要求23所述的封装(100)，其中所述至少两个板状区段(110)在相对的侧面(114，116)处延伸超出包封物(108)。
25.根据权利要求23所述的封装(100)，其中所述至少一个引线区段(112)在与所述至少两个板状区段(110)中的一个板状区段所处相同的侧面(114)处延伸超出包封物(108)。
26.根据权利要求25所述的封装(100)，其中在所述相同的侧面(114)处延伸超出包封物(108)的所述至少一个引线区段(112)和所述至少两个板状区段(110)中的所述一个板状区段被配置从而当封装(100)的所述板状区段(110)被电连接时所述至少一个引线区段(112)位于相同的另一封装(100)的所述至少两个板状区段(110)中的另一个板状区段的凹部(118)中。
27.根据权利要求22至26中的任何一项所述的封装(100)，其中所述至少两个板状区段(110)中的至少一个沿着包封物(108)的侧面(114，116)的长度的至少50％延伸。
28.根据权利要求27所述的封装(100)，其中所述至少两个板状区段(110)中的至少一个沿着包封物(108)的侧面(114，116)的长度的至少80％延伸。
29.根据权利要求22至26中的任何一项所述的封装(100)，其中所述至少两个板状区段(110)中的至少一个包括局部升高的弯曲部分(120)。
30.根据权利要求29所述的封装(100)，其中所述局部升高的弯曲部分(120)具有波状轮廓。
31.根据权利要求22至26中的任何一项所述的封装(100)，其中所述至少一个引线区段(112)的至少一部分实质上垂直于所述至少两个板状区段(110)延伸。
32.根据权利要求22至26中的任何一项所述的封装(100)，其中所述至少两个板状区段(110)中的至少一个被配置为连接到汇流条布置，从而与流动到封装(100)中的电流相关联的磁通量与在相反方向上通过汇流条布置的电流的磁通量耦合以用于至少部分地抵消通量。
33.根据权利要求1至2中的任何一项所述的封装(100)，其中所述至少一个电子芯片(104)包括至少一个半导体功率芯片。
34.根据权利要求33所述的封装(100)，其中所述至少一个半导体功率芯片是至少一个绝缘栅双极晶体管芯片。
35.根据权利要求1至2中的任何一项所述的封装(100)，其中导电接触结构(106)包括引线框。
36.根据权利要求1至2中的任何一项所述的封装(100)，包括导电元件(134)，导电元件(134)将所述至少一个电子芯片(104)与导电接触结构(106)和/或具有导电接触结构(106)的芯片载体(102)电连接。
37.根据权利要求36所述的封装(100)，其中所述导电元件(134)是如下中的至少一种：至少一个接合布线；至少一个接合条带；和至少一个夹具(176)。
38.根据权利要求1至2中的任何一项所述的封装(100)，其中包封物(108)包括基于树脂的模制化合物。
39.根据权利要求38所述的封装(100)，其中所述基于树脂的模制化合物是基于环氧树脂的模制化合物。
40.一种封装(100)，包括：
芯片载体(102)，其包括导热的并且电绝缘的芯(122)，该芯(122)的两个相对的主表面上至少部分地由相应的钎焊导电层(124，126)覆盖；
被安装在芯片载体(102)上的至少一个电子芯片(104)；
导电接触结构(106)，包括至少一个下部支架区段(154)，所述至少一个下部支架区段(154)被配置为向下触碰区以用于为了防止模溢料而在模制期间将芯片载体(102)朝向模制器具按压，所述至少一个下部支架区段(154)充当弹簧，所述至少一个下部支架区段(154)与芯(122)直接接触。
41.根据权利要求40所述的封装(100)，其中芯片载体(102)是活性金属钎焊(AMB)基底。
42.根据权利要求40所述的封装(100)，其中至少一个电子芯片(104)被烧结在芯片载体(102)上。
43.根据权利要求40所述的封装(100)，其中导电接触结构(106)是引线框类型的导电接触结构。
44.根据权利要求40所述的封装(100)，其中至少一个下部支架区段(154)包括至少三个下部支架区段(154)。
45.一种电子装置(150)，其包括至少两个根据权利要求1至44中的任何一项所述的封装(100)，其中封装(100)中的一个的功率端子(110)之一与封装(100)中的另一个的功率端子(110)之一电耦合。
46.根据权利要求45所述的电子装置(150)，其被配置为由如下构成的组中的至少一个：半桥；H桥；三个半桥的布置；四个半桥的布置；以及逆变器。
47.一种制造封装(100)的方法，该方法包括：
·在导热的并且电绝缘的芯(122)的两个相对的主表面上，通过把相应的导电层(124，126)钎焊在主表面中的相应的一个上来利用相应的导电层(124，126)至少部分地覆盖该芯(122)，从而形成芯片载体(102)；
在芯片载体(102)上安装至少一个电子芯片(104)；
将导电接触结构(106)与所述至少一个电子芯片(104)电耦合；和
由固体模制类型包封物(108)包封导电接触结构(106)的部分、芯片载体(102)的至少一部分和所述至少一个电子芯片(104)的至少一部分；
其中导电接触结构(106)包括至少一个下部支架区段(154)，所述至少一个下部支架区段(154)被配置用于在模制期间将芯片载体(102)朝向模制器具向下按压，所述至少一个下部支架区段(154)充当弹簧，所述至少一个下部支架区段(154)与芯(122)直接接触。
48.一种将根据权利要求1至44中的任何一项所述的封装(100)或根据权利要求45或46所述的电子装置(150)用于汽车应用的方法。
49.一种将根据权利要求1至44中的任何一项所述的封装(100)或根据权利要求45或46所述的电子装置(150)用于车辆(160)的动力传动系(162)中的方法。
50.一种将根据权利要求1至44中的任何一项所述的封装(100)或根据权利要求45或46所述的电子装置(150)用作为车辆(160)的动力传动系(162)中的逆变器的方法。
CN201810698981.XA 2017-07-02 2018-06-29 具有包括钎焊的导电层的芯片载体的模制封装 Active CN109216313B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17290085.4 2017-07-02
EP17290085 2017-07-02

Publications (2)

Publication Number Publication Date
CN109216313A CN109216313A (zh) 2019-01-15
CN109216313B true CN109216313B (zh) 2023-06-20

Family

ID=59399375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810698981.XA Active CN109216313B (zh) 2017-07-02 2018-06-29 具有包括钎焊的导电层的芯片载体的模制封装

Country Status (4)

Country Link
US (2) US10074590B1 (zh)
KR (1) KR102585450B1 (zh)
CN (1) CN109216313B (zh)
DE (1) DE102018115957A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3633715A1 (en) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Multi-clip structure for die bonding
CN111199959B (zh) * 2018-11-19 2021-11-02 台达电子企业管理（上海）有限公司 功率模块的封装结构
CN110071079A (zh) * 2019-04-24 2019-07-30 深圳第三代半导体研究院 一种功率器件封装结构及其方法
KR102355535B1 (ko) * 2020-05-14 2022-01-25 주식회사 케이에스엠컴포넌트 플레이트 타입 가열장치
TWI764256B (zh) * 2020-08-28 2022-05-11 朋程科技股份有限公司 智慧功率模組封裝結構
US20220102258A1 (en) * 2020-09-30 2022-03-31 Stmicroelectronics S.R.L. Semiconductor device and corresponding method of manufacturing semiconductor devices
JP7352754B2 (ja) 2020-10-14 2023-09-28 ローム株式会社 半導体モジュール
DE112021002383T5 (de) 2020-10-14 2023-01-26 Rohm Co., Ltd. Halbleitermodul
CN116195051A (zh) 2020-10-14 2023-05-30 罗姆股份有限公司 半导体模块
US20220238426A1 (en) * 2021-01-27 2022-07-28 Cree, Inc. Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
EP4227995A1 (en) * 2022-02-09 2023-08-16 Hitachi Energy Switzerland AG Power electronics module and method for its manufacturing
CN116093058B (zh) * 2023-02-28 2024-01-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构
CN116544127B (zh) * 2023-07-07 2023-09-22 赛晶亚太半导体科技(浙江)有限公司 一种具有大电流的功率器件的制备方法及连接结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
CN101819955B (zh) * 2004-12-20 2011-09-28 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
US7355283B2 (en) * 2005-04-14 2008-04-08 Sandisk Corporation Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
DE102005028704B4 (de) * 2005-06-20 2016-09-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
US7772681B2 (en) * 2005-06-30 2010-08-10 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US20080001264A1 (en) * 2006-07-03 2008-01-03 Texas Instruments Incorporated Exposed top side copper leadframe manufacturing
CN101136396B (zh) * 2006-08-30 2011-08-10 株式会社电装 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8455987B1 (en) * 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout
US8944786B1 (en) * 2009-07-17 2015-02-03 Eugene McDougall Low energy magnetic spa circulation system
DE102009045063C5 (de) * 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
DE102009046858B3 (de) * 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US20130015567A1 (en) * 2010-10-21 2013-01-17 Panasonic Corporation Semiconductor device and production method for same
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
DE112012005920B4 (de) * 2012-02-22 2022-03-24 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US8823175B2 (en) * 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
US9620444B2 (en) * 2012-09-07 2017-04-11 Mitsubishi Electric Corporation Power semiconductor device
US9731370B2 (en) * 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
DE102014114808B4 (de) * 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
JP6344215B2 (ja) * 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
US10177084B2 (en) * 2014-12-12 2019-01-08 Hitachi, Ltd. Semiconductor module and method of manufacturing semiconductor module
DE102015122259B4 (de) * 2015-12-18 2020-12-24 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer porösen Isolationsschicht

Also Published As

Publication number Publication date
DE102018115957A1 (de) 2019-01-03
KR20190003930A (ko) 2019-01-10
US20190006260A1 (en) 2019-01-03
US10283432B2 (en) 2019-05-07
KR102585450B1 (ko) 2023-10-06
CN109216313A (zh) 2019-01-15
US10074590B1 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US7800208B2 (en) Device with a plurality of semiconductor chips
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
CN107946258B (zh) 具有延伸到导热电介质片外的导电层的芯片载体
US8324025B2 (en) Power semiconductor device packaging
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
US11056458B2 (en) Package comprising chip contact element of two different electrically conductive materials
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
CN112151476A (zh) 半导体器件组件
CN113097170A (zh) 具有不同熔化温度的互连结构的封装体
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
CN104851843A (zh) 电力用半导体装置
US11626351B2 (en) Semiconductor package with barrier to contain thermal interface material
JP2004014599A (ja) 半導体装置およびその製造方法
US11705387B2 (en) Multi-layer interconnection ribbon
JP2007150342A (ja) 半導体装置およびその製造方法
EP4215508A1 (en) Substrate and method for producing a substrate
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
CN117790434A (zh) 在电子部件的顶部具有电绝缘导热层的封装体
CN114446916A (zh) 三层级互连夹
CN115376939A (zh) 形成具有连接片的半导体封装的方法
CN111554666A (zh) 功率半导体器件封装件
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2002134560A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant