JP2005116875A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005116875A
JP2005116875A JP2003350814A JP2003350814A JP2005116875A JP 2005116875 A JP2005116875 A JP 2005116875A JP 2003350814 A JP2003350814 A JP 2003350814A JP 2003350814 A JP2003350814 A JP 2003350814A JP 2005116875 A JP2005116875 A JP 2005116875A
Authority
JP
Japan
Prior art keywords
heat
block
heat sink
semiconductor device
generating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003350814A
Other languages
English (en)
Other versions
JP4339660B2 (ja
Inventor
Nobuyuki Kato
信之 加藤
Naohiko Hirano
尚彦 平野
Yoshimi Nakase
中瀬　　好美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003350814A priority Critical patent/JP4339660B2/ja
Priority to US10/895,947 priority patent/US7239016B2/en
Priority to DE102004064235.4A priority patent/DE102004064235B3/de
Priority to DE102004043523.5A priority patent/DE102004043523B4/de
Publication of JP2005116875A publication Critical patent/JP2005116875A/ja
Application granted granted Critical
Publication of JP4339660B2 publication Critical patent/JP4339660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体チップの一面側と他面側とに、それぞれヒートシンクを設けるとともに、装置のほぼ全体が樹脂でモールドされてなる半導体装置において、ヒートシンクブロックについて寸法や形状などを規定することによって、半導体チップとヒートシンクブロックとの間に介在する接合材における信頼性を適切に向上させる。
【解決手段】 半導体チップ１０の上下両面に、それぞれヒートシンク２０、３０が接合材５０を介して設けられ、半導体チップ１０と上側ヒートシンク３０との間には、ヒートシンクブロック４０が、半導体チップ１０上側ヒートシンク３０とを熱的および電気的に接続するように接合材５０を介して設けられており、装置のほぼ全体が樹脂６０でモールドされてなる半導体装置において、ヒートシンクブロック４０の厚さが、０．５ｍｍ以上１．５ｍｍ以下である。
【選択図】 図１

Description

本発明は、発熱素子の一面側と他面側とに、それぞれ放熱板を設けるとともに、装置のほぼ全体が樹脂でモールドされてなる半導体装置に関する。
従来のこの種の半導体装置は、次のような構成を有している。
すなわち、発熱素子の一面側と他面側とに、それぞれ、発熱素子からの放熱を行うための放熱板が、接合材を介して設けられており、発熱素子の少なくとも一面側における発熱素子と放熱板との間には、放熱ブロックが、発熱素子と放熱板とを熱的および電気的に接続するように接合材を介して設けられており、装置のほぼ全体が樹脂でモールドされてなる（たとえば、特許文献１参照）。
ここで、発熱素子と放熱板との間に介在する放熱ブロックは、発熱素子と放熱板とを熱的および電気的に接続するとともに、発熱素子からボンディングワイヤを引き出す際の当該ワイヤの高さを確保する等のために、発熱素子と放熱板との間の高さを確保する役割を有している。
特開２００３−１１００６４号公報
しかしながら、上記特許文献１に記載されているような従来の半導体装置においては、ヒートシンクすなわち放熱板については、その寸法などが規定されているものの、はんだ等の接合材の歪みを低減する他の要因として、ヒートシンクブロックすなわち放熱ブロックの寸法や形状については、特に規定されていなかった。
しかし、本発明者らの検討によれば、たとえば、放熱ブロックが厚いと、発熱素子と放熱ブロックとの間に介在する接合材の歪みが上昇することがＦＥＭ解析などでわかった。このような場合、接合材が温度サイクルにより破断するなどの不具合を生じる可能性がある。
そこで、本発明は上記問題に鑑み、放熱ブロックについて寸法や形状などを規定することによって、発熱素子と放熱ブロックとの間に介在する接合材における信頼性を適切に向上させることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、発熱素子（１０）の一面側と他面側とに、それぞれ、発熱素子（１０）からの放熱を行うための放熱板（２０、３０）が、接合材（５０）を介して設けられており、発熱素子（１０）の少なくとも一面側における発熱素子（１０）と放熱板（３０）との間には、放熱ブロック（４０）が、発熱素子（１０）と放熱板（３０）とを熱的および電気的に接続するように接合材（５０）を介して設けられており、装置のほぼ全体が樹脂（６０）でモールドされてなる半導体装置において、放熱ブロック（４０）の厚さが、０．５ｍｍ以上１．５ｍｍ以下であることを特徴としている。
それによれば、放熱ブロック（４０）の厚さを０．５ｍｍ以上１．５ｍｍ以下の範囲とすることにより、発熱素子（１０）と放熱ブロック（４０）との間に介在する接合材（５０）の歪みを適切な範囲に低く抑えることができる（図２参照）。
また、放熱ブロック（４０）は、発熱素子（１０）と放熱板（３０）との間に介在することにより、発熱素子（１０）と放熱板（３０）との間の高さを確保するが、放熱ブロック（４０）の厚さが０．５ｍｍよりも小さいと、たとえば発熱素子（１０）からワイヤ（８０）を引き出す際の当該ワイヤ（８０）の高さを確保すること等が困難になる。
また、放熱ブロック（４０）が厚すぎると、接合材（５０）の歪みが大きくなったり、放熱ブロック（４０）の熱抵抗や電気抵抗が大きくなりすぎてしまう。そのため、放熱ブロック（４０）の厚さは１．５ｍｍ以下とする。
つまり、放熱ブロック（４０）の厚さを０．５ｍｍ以上１．５ｍｍ以下の範囲とすれば、発熱素子（１０）と放熱板（３０）とを熱的および電気的に接続すること、および、発熱素子（１０）と放熱板（３０）との間の高さを確保することという放熱ブロック（４０）の役割を確保した上で、発熱素子（１０）と放熱ブロック（４０）との間に介在する接合材（５０）の歪みを抑制することができる。
よって、本発明によれば、放熱ブロック（４０）について寸法や形状などを規定することによって、発熱素子（１０）と放熱ブロック（３０）との間に介在する接合材（５０）における信頼性を適切に向上させることができる。
また、本発明者らの検討によれば、放熱ブロックに接する接合材のうち放熱ブロックの端部に位置する部位に、応力が集中することがわかった。そこで、放熱ブロックの端部形状を改良することにより、上記目的の達成を図ることとしたものが、請求項２の発明である。
請求項２に記載の発明では、発熱素子（１０）の一面側と他面側とに、それぞれ、発熱素子（１０）からの放熱を行うための放熱板（２０、３０）が、接合材（５０）を介して設けられており、発熱素子（１０）の少なくとも一面側における発熱素子（１０）と放熱板（３０）との間には、放熱ブロック（４０）が、発熱素子（１０）と放熱板（３０）とを熱的および電気的に接続するように接合材（５０）を介して設けられており、装置のほぼ全体が樹脂（６０）でモールドされてなる半導体装置において、放熱ブロック（４０）の端部（４３）が、放熱ブロック（４０）に接する接合材（５０）の厚さが厚くなるように角取り形状となっていることを特徴としている。
それによれば、放熱ブロック（４０）の端部（４３）において角を取った角取り形状を採用することにより、従来の直角形状の場合に比べて、放熱ブロック（４０）の端部（４３）における応力集中を低減し、当該端部（４３）に位置する接合材（５０）の歪みを低減することができる（図３参照）。
また、放熱ブロック（４０）の端部（４３）において角を取った分、接合材（５０）を厚くすることができるから、応力の集中しやすい放熱ブロック（４３）の端部（４３）に位置する接合材（５０）の接合強度を確保しやすくできる。
よって、本発明によれば、放熱ブロック（４０）について寸法や形状などを規定することによって、発熱素子（１０）と放熱ブロック（４０）との間に介在する接合材（５０）における信頼性を適切に向上させることができる。
ここで、請求項３に記載の発明のように、請求項２に記載の半導体装置における前記角取り形状とは、Ｒ形状もしくは面取り形状であるものにできる。
また、請求項４に記載の発明のように、請求項２または請求項３に記載の半導体装置において、前記角取り形状となっている部位の寸法について、幅Ｗが０．３ｍｍ以上、高さＨが０．０５ｍｍ以上０．２０ｍｍ以下であるものにできる。
さらに、請求項５に記載の発明では、請求項２ないし請求項４に記載の半導体装置において、放熱ブロック（４０）において角取り形状となっている端部（４３）を有する方の面（４１）に、発熱素子（１０）が接合材（５０）を介して接していることを特徴としている。
従来では、放熱ブロックは端部が直角形状であったため、この直角部分にて発熱素子を損傷させる恐れがあったが、本発明では、放熱ブロック（４０）における発熱素子（１０）側の面において、放熱ブロック（４０）の端部（４３）を角取り形状としているため、発熱素子（１０）を損傷させる恐れが大幅に低減される。
また、本発明者らの検討によれば、発熱素子と放熱板との間に介在する放熱ブロックにおいて、特に、発熱素子側の面における端部に応力が集中しやすいことがわかった。そのため、放熱ブロック（４０）における発熱素子（１０）側の面（４１）において端部（４３）を角取り形状とすれば、接合材（５０）の歪み低減のためには効果的である。
また、請求項６に記載の発明では、請求項２〜請求項５に記載の半導体装置において、放熱ブロック（４０）の厚さが、０．５ｍｍ以上１．５ｍｍ以下であることを特徴としている。
それによれば、請求項２〜請求項５に記載の半導体装置において、上記した請求項１に記載の発明の効果がさらに期待できる。
請求項７に記載の発明では、発熱素子（１０）の一面側と他面側とに、それぞれ、発熱素子（１０）からの放熱を行うための放熱板（２０、３０）が、接合材（５０）を介して設けられており、発熱素子（１０）の少なくとも一面側における発熱素子（１０）と放熱板（３０）との間には、放熱ブロック（４０）が、発熱素子（１０）と放熱板（３０）とを熱的および電気的に接続するように接合材（５０）を介して設けられており、装置のほぼ全体が樹脂（６０）でモールドされてなる半導体装置において、放熱ブロック（４０）における発熱素子（１０）側の面（４１）および放熱板（３０）側の面（４２）のうちの少なくとも一方の面が球面加工されていることを特徴としている。
それによれば、上記請求項２に記載の半導体装置の場合、すなわち、放熱ブロック（４０）の端部（４３）を放熱ブロック（４０）に接する接合材（５０）の厚さが厚くなるように角取り形状とした場合と同様の作用効果を発揮することができる。
つまり、本発明によれば、放熱ブロック（４０）について寸法や形状などを規定することによって、発熱素子（１０）と放熱ブロック（４０）との間に介在する接合材（５０）における信頼性を適切に向上させることができる。
また、請求項８に記載の発明では、請求項７に記載の半導体装置において、放熱ブロック（４０）における発熱素子（１０）側の面（４１）が球面加工されていることを特徴としている。
それによれば、上記請求項５に記載の半導体装置と同様に、発熱素子（１０）の損傷抑制、および、放熱ブロック（４０）において特に応力集中しやすい発熱素子（１０）側の面（４１）に接する接合材（５０）の歪み低減、という効果が発揮され、好ましい。
また、請求項９に記載の発明では、請求項７または請求項８に記載の半導体装置において、放熱ブロック（４０）の厚さが、０．５ｍｍ以上１．５ｍｍ以下であることを特徴としている。
それによれば、請求項７および請求項８に記載の半導体装置において、上記した請求項１に記載の発明の効果がさらに期待できる。
ここで、請求項１０に記載の発明のように、請求項１〜請求項９に記載の半導体装置においては、放熱ブロック（４０）の材料は、銅合金もしくはアルミ合金もしくは鉄合金とすることができる。
また、請求項１１に記載の発明では、請求項１〜請求項１０に記載の半導体装置において、放熱ブロック（４０）のヤング率が６０ＧＰａ以上２４０ＧＰａ以下であることを特徴としている。
接合材（５０）に生じる歪みに影響を与えないようにするためには、放熱ブロック（４０）のヤング率がこのような大きさであることが好ましい。
また、請求項１２に記載の発明では、請求項１〜請求項１１に記載の半導体装置において、発熱素子（１０）の端部（１１）が、発熱素子（１０）に接する接合材（５０）の厚さが厚くなるように角取り形状となっていることを特徴としている。。
それによれば、上記請求項２に記載の半導体装置のように、放熱ブロック（４０）の端部（４３）を角取り形状した場合と同様の効果が、発熱素子（１０）についても得られるため、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置Ｓ１の概略断面構成を示す図である。
この図１に示すように、本実施形態の半導体装置Ｓ１は、発熱素子としての半導体チップ１０と、放熱板としての下側ヒートシンク２０および上側ヒートシンク３０と、放熱ブロックとしてのヒートシンクブロック４０と、これらの間に介在する接合材５０と、これらをモールドする樹脂６０とを備えて構成されている。
この構成の場合、半導体チップ１０の下面と下側ヒートシンク２０の上面との間は、接合材である例えばはんだ５０によって接合されている。そして、半導体チップ１０の上面とヒートシンクブロック４０の下面４１との間も、接合材である例えばはんだ５０によって接合されている。
さらに、ヒートシンクブロック４０の上面４２と上側ヒートシンク３０の下面との間も、接合材である例えばはんだ５０によって接合されている。なお、接合材５０としては、はんだ以外にも、たとえば導電性接着剤等であってもよい。
これにより、上記構成においては、半導体チップ１０の上面では、接合材５０、ヒートシンクブロック４０、接合材５０および上側ヒートシンク３０を介して放熱が行われ、半導体チップ１０の下面では、接合材５０から下側ヒートシンク２０を介して放熱が行われる構成となっている。
なお、発熱素子１０としては、特に限定されるものではないが、本実施形態において発熱素子として用いられている上記半導体チップ１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子から構成されている。この場合、半導体チップ１０のデバイス構造を、トレンチゲートタイプとすることが好ましい。もちろん、他のタイプのデバイス構造を用いるように構成しても良い。
上記半導体チップ１０の形状は、たとえば矩形状の薄板状とすることができる。また、下側ヒートシンク２０、上側ヒートシンク３０およびヒートシンクブロック４０は、たとえば銅合金もしくはアルミ合金等の熱伝導性及び電気伝導性の良い金属で構成されている。また、ヒートシンクブロック４０としては、一般的な鉄合金を用いてもよい。
この構成の場合、下側ヒートシンク２０および上側ヒートシンク３０は、半導体チップ１０の図示しない各主電極（たとえば、コレクタ電極やエミッタ電極等）に接合材であるはんだ５０を介して電気的にも接続されている。
また、下側ヒートシンク２０は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク２０には、端子部２１が図１中の右方へ向けて延びるように突設されている。
また、ヒートシンクブロック４０は、たとえば、半導体チップ１０よりも１回り小さい程度の大きさの矩形状の板材とすることができる。さらに、上側ヒートシンク３０も、たとえば、全体としてほぼ長方形状の板材で構成されており、端子部３１が右方へ向けて延びるように突設されている。
ここで、下側ヒートシンク２０の端子部２１および上側ヒートシンク３０の端子部３１は、それぞれ半導体装置Ｓ１における外部配線部材等との接続を行うために設けられているものである。
さらに、図１に示されるように、一対のヒートシンク２０、３０の隙間、並びに、半導体チップ１０およびヒートシンクブロック４０の周囲部分には、樹脂６０が充填封止されている。
この樹脂６０はたとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、ヒートシンク２０、３０等を樹脂６０でモールドするにあたっては、上下型からなる成形型（図示しない）を使用し、トランスファーモールド法によって容易に行うことができる。
また、樹脂６０内において半導体チップ１０の周囲には、リードフレーム７０が設けられており、樹脂６０内において、半導体チップ１０とリードフレーム７０とは、ワイヤ８０によって結線され、電気的に接続されている。このワイヤ８０はワイヤボンディング等により形成され、金やアルミ等からなるものである。
このような半導体装置Ｓ１において、本実施形態では、ヒートシンクブロック（放熱ブロック）４０の厚さが０．５ｍｍ以上１．５ｍｍ以下であること、および、ヒートシンクブロック４０の端部４３がヒートシンクブロック４０に接する接合材５０の厚さが厚くなるように角取り形状となっていることを独自の構成としている。
ここで、図１に示される例では、ヒートシンクブロック４０の端部４３の角取り形状は、Ｒ形状（ラウンド形状）としているが、面取り形状であってもよい。
特に、本実施形態では、ヒートシンクブロック４０において角取り形状となっている端部４３を有する方の面４１すなわち下面４１に、発熱素子としての半導体チップ１０が接合材６０を介して接している。
次に、上記した構成の半導体装置Ｓ１の製造方法について、図１を参照して、簡単に説明する。まず、下側ヒートシンク２０の上面に、半導体チップ１０とヒートシンクブロック４０をはんだ付けする工程を実行する。
この場合、下側ヒートシンク２０の上面に、たとえば、はんだ箔を介して半導体チップ１０を積層するとともに、この半導体チップ１０の上にはんだ箔を介してヒートシンクブロック４０を積層する。この後、加熱装置（リフロー装置）によって上記はんだ箔を溶融させてから、硬化させる。
続いて、半導体チップ１０の制御電極（例えばゲートパッド等）とリードフレーム７０とをワイヤボンディングする工程を実行する。これにより、ワイヤ８０によって半導体チップ１０の制御電極とリードフレーム７０とが結線され電気的に接続される。
次いで、ヒートシンクブロック４０の上に上側ヒートシンク３０をはんだ付けする工程を実行する。この場合、ヒートシンクブロック４０の上にはんだ箔を介して上側ヒートシンク３０を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。
こうして溶融したはんだ箔が硬化すれば、硬化したはんだ５０が接合材５０として構成されることになる。そして、この接合材５０を介して、下側ヒートシンク２０、半導体チップ１０、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続が完了する。
しかる後、図示しない成形型を使用して、ヒートシンク２０、３０の隙間及び外周部に樹脂６０を充填する工程（モールド工程）を実行する。これにより、図１に示されるように、ヒートシンク２０、３０の隙間及び外周部等に、樹脂６０が充填封止される。
そして、樹脂６０が硬化した後、成形型内から半導体装置Ｓ１を取り出せば、半導体装置Ｓ１が完成する。
なお、上記構成の場合、下側ヒートシンク２０の下面及び上側ヒートシンク３０の上面が、それぞれ露出するように樹脂モールドされている。これにより、ヒートシンク２０、３０の放熱性が高められている。
ところで、本実施形態によれば、発熱素子１０の一面側と他面側とに、それぞれ、発熱素子１０からの放熱を行うための放熱板２０、３０が、接合材５０を介して設けられており、発熱素子１０の一面側における発熱素子１０と放熱板３０との間には、放熱ブロック４０が、発熱素子１０と放熱板３０とを熱的および電気的に接続するように接合材５０を介して設けられており、装置のほぼ全体が樹脂６０でモールドされてなる半導体装置Ｓ１において、放熱ブロック４０の厚さが、０．５ｍｍ以上１．５ｍｍ以下であることを特徴とする半導体装置Ｓ１が提供される。
本実施形態において、ヒートシンクブロック（放熱ブロック）４０の厚さを０．５ｍｍ以上１．５ｍｍ以下とした根拠について述べる。
図２は、ヒートシンクブロック（放熱ブロック）４０の厚さを変化させた場合の半導体チップ（発熱素子）１０の上の接合材（はんだ）５０に発生するせん断塑性ひずみを、ＦＥＭ解析で求めたグラフである。なお、ここでは、ヒートシンクブロック４０の端部４３は、上記角取り形状ではなく、従来のように直角形状とした。
この図２に示される結果から、ヒートシンクブロック４０の厚さを薄くするほうが接合材（はんだ）５０にかかる歪みを低減させることができ、信頼性を高めることができることがわかる。
ここで、ヒートシンクブロック４０は、半導体チップ（発熱素子）１０と上側ヒートシンク（放熱板）３０との間に介在することにより、これら半導体チップ１０と上側ヒートシンク３０との間の高さを確保するが、ヒートシンクブロック４０の厚さが０．５ｍｍよりも小さいと、たとえば半導体チップ１０からワイヤ８０を引き出す際の当該ワイヤ８０の高さを確保すること等が困難になる。
具体的には、図１に示される例では、ヒートシンクブロック４０は半導体チップ１０のゲート端子を引き出すためワイヤ８０が上側ヒートシンク３０と接続しないような高さが必要である。
たとえば、ワイヤ８０の高さが１ｍｍ、半導体チップ１０の厚さが０．２ｍｍ、各接合材５０の厚さが０．１ｍｍとすると、ヒートシンクブロック４０は０．５ｍｍ以上の厚さが必要である。つまり、ヒートシンクブロック４０の厚さが０．５ｍｍ以上であれば、実用上、ヒートシンクブロック４０の厚さは問題ないレベルにて確保される。
また、ヒートシンクブロック４０が厚すぎると、接合材５０の歪みが大きくなったり、ヒートシンクブロック４０の熱抵抗や電気抵抗が大きくなりすぎてしまう。
そのため、ヒートシンクブロック４０の厚さの上限は、ＦＥＭによる接合材（はんだ）５０の歪みの増加具合や熱抵抗、電気抵抗等を総合的に判断した結果、１．５ｍｍ以下であればよいことを見出した。
このように、ヒートシンクブロック４０の厚さを０．５ｍｍ以上１．５ｍｍ以下の範囲とすれば、半導体チップ（発熱素子）１０と上側ヒートシンク（放熱板）３０とを熱的および電気的に接続すること、および、半導体チップ１０と上側ヒートシンク３０との間の高さを確保することというヒートシンクブロック４０の役割を確保した上で、半導体チップ１０とヒートシンクブロック４０との間に介在する接合材５０の歪みを抑制することができる。
さらに、本実施形態によれば、ヒートシンクブロック（放熱ブロック）４０の端部４３が、ヒートシンクブロック４０に接する接合材５０の厚さが厚くなるように角取り形状となっていることを特徴とする半導体装置Ｓ１が提供される。
これは、本発明者らの検討によって、ヒートシンクブロック４０に接する接合材５０のうちヒートシンクブロック４０の端部４３に位置する部位に、応力が集中することがわかったため、ヒートシンクブロック４０の端部形状を改良することに着目して、見出された構成である。
図１に示される例では、ヒートシンクブロック４０の半導体チップ１０に接する面の端部４３形状をＲ形状としている。このようなＲ形状にしたときの効果をＦＥＭ解析で求めた結果が図３である。
図３は、ヒートシンクブロック（放熱ブロック）４０の端部４３の形状を変化させた場合の半導体チップ（発熱素子）１０の上の接合材（この場合ははんだ）５０に発生するせん断塑性ひずみを示した図である。
図３に示されるように、ヒートシンクブロック４０の端部４３が直角の場合に比べてＲ形状にした場合では、はんだの厚みがせん断応力が集中する部分で厚くなるため、歪みが低減することがわかった。なお、このことは、ヒートシンクブロック４０の端部４３を面取り形状とした場合でも、同様である。
このことから、本実施形態によれば、ヒートシンクブロック４０の端部４３において角を取った角取り形状を採用することにより、従来の直角形状の場合に比べて、ヒートシンクブロック４０の端部４３における応力集中を低減し、当該端部４３に位置する接合材５０の歪みを低減することができる。
また、ヒートシンクブロック４０の端部４３において角を取った分、接合材５０を厚くすることができるから、応力集中しやすいヒートシンクブロック４０の端部４３に位置する接合材５０の接合強度を確保しやすくできる。
このように、本実施形態によれば、ヒートシンクブロック４０についてその厚さ寸法や端部４３の形状を規定することによって、半導体チップ１０とヒートシンクブロック４０との間に介在する接合材５０における信頼性を適切に向上させることができる。
次に、本実施形態の好ましい形態について、さらに述べておく。
図４は、図１中のヒートシンクブロック４０の拡大図である。本発明者らの実験検討によれば、ヒートシンクブロック４０の端部４３の寸法すなわち角取り形状となっている部位の寸法について、幅Ｗが０．３ｍｍ以上、高さＨが０．０５ｍｍ以上０．２０ｍｍ以下であれば、上記した接合材５０の信頼性向上を適切に図れることが確認されている。
また、本実施形態では、上記図１に示されるように、ヒートシンクブロック４０において角取り形状となっている端部４３を有する方の面４１に、半導体素子（発熱素子）１０が接合材５０を介して接している。
従来では、ヒートシンクブロックは端部が直角形状であったため、この直角部分にて発熱素子を損傷させる恐れがあったが、本実施形態では、ヒートシンクブロック４０における半導体チップ（発熱素子）１０側の面４１において、端部４３を角取り形状としているため、半導体チップ１０を損傷させる恐れが大幅に低減される。
また、本発明者らの検討によれば、この種の半導体装置では、発熱素子と放熱板との間に介在する放熱ブロックのうち特に発熱素子側の面における端部において、応力が集中しやすいことがわかった。そのため、ヒートシンクブロック（放熱ブロック）４０における半導体チップ（発熱素子）１０側の面４１において端部４３を角取り形状とすることは、接合材５０の歪み低減のためには効果的である。
また、上述したが、ヒートシンクブロック４０の材料としては熱伝導、電気伝導の良い銅合金、アルミ合金が適しており、また一般的な鉄合金を用いてもよい。
また、ヒートシンクブロック４０のヤング率は、６０ＧＰａ以上２４０ＧＰａ以下の間であれば、接合材（はんだ）５０に生じる歪みはほとんど影響が無いことが解析で明らかになっている。
以上のように、本実施形態によれば、放熱ブロック４０について寸法や形状などを規定することによって、発熱素子１０と放熱ブロック４０との間に介在する接合材５０における信頼性を適切に向上させることができる。
（第２実施形態）
図５は、本発明の第２実施形態に係る半導体装置Ｓ２の要部の概略断面構成を示す図である。以下、上記実施形態と相違する点を中心に述べる。
本実施形態の半導体装置Ｓ２も、半導体チップ（発熱素子）１０の一面側と他面側とに、それぞれ、ヒートシンク（放熱板）２０、３０が、接合材５０を介して設けられており、半導体チップ１０と上側ヒートシンク３０との間には、ヒートシンクブロック（放熱ブロック）４０が、両者１０、３０を熱的および電気的に接続するように接合材５０を介して設けられており、装置のほぼ全体が樹脂６０でモールドされてなる。
そして、本実施形態においても、上記第１実施形態と同様に、ヒートシンクブロック（放熱ブロック）４０の厚さを０．５ｍｍ以上１．５ｍｍ以下としている。
ここで、本実施形態では、ヒートシンクブロック４０の端部を上記角取り形状とするのではなく、ヒートシンクブロック４０における半導体チップ１０側の面４１および上側ヒートシンク（放熱板）３０側の面４２のうちの少なくとも一方の面が球面加工されていることを主たる特徴としている。
図５に示される例では、ヒートシンクブロック４０における半導体チップ１０側の面４１が球面加工されている。図示しないが、もちろん、ヒートシンクブロック４０における上側ヒートシンク（放熱板）３０側の面４２が球面加工されていてもよく、また、ヒートシンクブロック４０の両面４１、４２が球面加工されていてもよい。
上記第１実施形態にて述べたが、上記図４に示されるヒートシンクブロック４０の端部４３の幅Ｗが０．３ｍｍ以上より大きくなっても、かまわない。このことから、本実施形態のように、ヒートシンクブロック４０の全面をラウンド形状にする、すなわちヒートシンクブロック４０の全面を球面形状としても問題が無い。
それによれば、上記第１実施形態の半導体装置の場合、すなわち、ヒートシンクブロック（放熱ブロック）４０の端部４３をヒートシンクブロック４０に接する接合材５０の厚さが厚くなるように角取り形状とした場合と同様の作用効果を発揮することができる。
また、本実施形態の半導体装置Ｓ２では、ヒートシンクブロック４０の少なくとも一面を球面形状とすることで、たとえば、図６に示されるように、組み付け時等においてヒートシンクブロック４０が傾いても接合材５０の厚さが薄くなることがない。
また、本実施形態においても、ヒートシンクブロック（放熱ブロック）４０における半導体チップ（発熱素子）１０側の面４１が球面加工されていることが好ましい。
それによれば、上記第１実施形態の好ましい形態と同様に、半導体チップ（発熱素子）１０の損傷抑制、および、ヒートシンクブロック４０において特に応力集中しやすい半導体チップ１０側の面４１に接する接合材５０の歪み低減、という効果が発揮され、好ましい。
特に、この場合では、半導体チップ１０と対向するヒートシンクブロック４０の面４１の全面に角がない構成となるため、最悪、接合材５０が薄くなり、ヒートシンクブロック４０の任意の部分が半導体チップ（発熱素子）１０に当たることになっても、半導体チップ１０が損傷するのを防ぐことができる。
このように、本実施形態によっても、ヒートシンクブロック４０について寸法や形状などを規定することによって、半導体チップ１０とヒートシンクブロック４０との間に介在する接合材５０における信頼性を適切に向上させることができる。
（第３実施形態）
図７は、本発明の第３実施形態に係る半導体装置Ｓ３の概略断面構成を示す図である。以下、上記実施形態と相違する点を中心に述べる。
本実施形態は、上記第１実施形態の半導体装置または上記第２実施形態の半導体装置において、さらに、発熱素子である半導体チップ１０の端部１１を、半導体チップ１０に接する接合材５０の厚さが厚くなるように角取り形状としたものである。
図７では、本実施形態の半導体チップ１０を上記第１実施形態の半導体装置に適用した例を示しているが、もちろん、本実施形態は上記第２実施形態の半導体装置に適用することもできる。
本実施形態によれば、上記した第１実施形態の半導体装置のように、ヒートシンクブロック（放熱ブロック）４０の端部４３を角取り形状した場合と同様の効果が、半導体チップ（発熱素子）１０についても得られる。
本発明者らのＦＥＭ解析によれば、半導体チップ１０と下側ヒートシンク２０との間に位置する接合材５０において、半導体チップ１０の端部１１近傍に位置する部分に応力集中が起こりやすい。
そのことから、図７に示されるように、半導体チップ（発熱素子）１０における下側ヒートシンク２０側の面において端部１１を角取り形状とすることが好ましく、接合材５０の歪み低減のためには効果的である。
（他の実施形態）
なお、上記第１実施形態では、ヒートシンクブロック（放熱ブロック）４０の厚さが０．５ｍｍ以上１．５ｍｍ以下であり、且つヒートシンクブロック４０の端部４３が、ヒートシンクブロック４０に接する接合材５０の厚さが厚くなるように角取り形状となった構成としている。
ここで、ヒートシンクブロック（放熱ブロック）４０の厚さが０．５ｍｍ以上１．５ｍｍ以下であって、ヒートシンクブロック４０の端部４３が従来のような直角形状である構成を採用してもよい。
この場合、ヒートシンクブロック（放熱ブロック）４０の厚さを０．５ｍｍ以上１．５ｍｍ以下とすることによる上記の効果が発揮されるため、従来に比べて、発熱素子１０とヒートシンクブロック４０との間に介在する接合材５０における信頼性を適切に向上させることができる。
また、ヒートシンクブロック（放熱ブロック）４０の厚さが０．５ｍｍ以上１．５ｍｍ以下の範囲から逸脱しており、且つヒートシンクブロック４０の端部４３が、ヒートシンクブロック４０に接する接合材５０の厚さが厚くなるように角取り形状となった構成を採用してもよい。
この場合、ヒートシンクブロック（放熱ブロック）４０の端部４３を、ヒートシンクブロック４０に接する接合材５０の厚さが厚くなるように角取り形状としたことによる上記の効果が発揮されるため、従来に比べて、発熱素子１０とヒートシンクブロック４０との間に介在する接合材５０における信頼性を適切に向上させることができる。
また、上記第２実施形態において、ヒートシンクブロック（放熱ブロック）４０の厚さが０．５ｍｍ以上１．５ｍｍ以下の範囲から逸脱しており、且つヒートシンクブロック４０について上記の球面加工を施した構成を採用してもよい。
この場合、ヒートシンクブロック（放熱ブロック）４０について上記の球面加工を施したことによる上記の効果が発揮されるため、従来に比べて、発熱素子１０とヒートシンクブロック４０との間に介在する接合材５０における信頼性を適切に向上させることができる。
また、上記第１および第２実施形態において、ヒートシンクブロック（放熱ブロック）４０は、発熱素子１０と上側ヒートシンク３０との間に介在設定されていたが、さらに発熱素子１０と下側ヒートシンク２０との間にもう一つヒートシンクブロックが介在設定されていてもよい。その場合には、当該もう一つのヒートシンクブロックの構成は、上記実施形態にて述べたヒートシンクブロック４０と同様の構成を適用できることはもちろんである。
また、本発明は、発熱素子と放熱ブロックとの間に介在する接合材における信頼性を適切に向上させるために、放熱ブロックについて寸法や形状などを規定したことを要部とするものであり、半導体装置においてその他の部分は、適宜設計変更してよいことはもちろんである。
本発明の第１実施形態に係る半導体装置の概略断面構成を示す図である。 放熱ブロックの厚さを変化させた場合の発熱素子上の接合材に発生するせん断塑性ひずみを、ＦＥＭ解析で求めた結果を示すグラフである。 放熱ブロックの端部形状を変化させた場合の発熱素子上の接合材に発生するせん断塑性ひずみを、ＦＥＭ解析で求めた結果を示す図である。 図１中のヒートシンクブロック（放熱ブロック）の拡大図である。 本発明の第２実施形態に係る半導体装置の要部の概略断面構成を示す図である。 上記図５に示される半導体装置においてヒートシンクブロック（放熱ブロック）が傾いた状態を示す概略断面図である。 本発明の第３実施形態に係る半導体装置の概略断面構成を示す図である。
符号の説明
１０…発熱素子としての半導体チップ、２０…放熱板としての下側ヒートシンク、
３０…放熱板としての上側ヒートシンク、
４０…放熱ブロックとしてのヒートシンクブロック、
４１…ヒートシンクブロックの下面、４２…ヒートシンクブロックの上面、
４３…ヒートシンクブロックの端部、５０…接合材、６０…樹脂。

Claims (12)

  1. 発熱素子（１０）の一面側と他面側とに、それぞれ、前記発熱素子（１０）からの放熱を行うための放熱板（２０、３０）が、接合材（５０）を介して設けられており、
    前記発熱素子（１０）の少なくとも一面側における前記発熱素子（１０）と前記放熱板（３０）との間には、放熱ブロック（４０）が、前記発熱素子（１０）と前記放熱板（３０）とを熱的および電気的に接続するように接合材（５０）を介して設けられており、
    装置のほぼ全体が樹脂（６０）でモールドされてなる半導体装置において、
    前記放熱ブロック（４０）の厚さが、０．５ｍｍ以上１．５ｍｍ以下であることを特徴とする半導体装置。
  2. 発熱素子（１０）の一面側と他面側とに、それぞれ、前記発熱素子（１０）からの放熱を行うための放熱板（２０、３０）が、接合材（５０）を介して設けられており、
    前記発熱素子（１０）の少なくとも一面側における前記発熱素子（１０）と前記放熱板（３０）との間には、放熱ブロック（４０）が、前記発熱素子（１０）と前記放熱板（３０）とを熱的および電気的に接続するように接合材（５０）を介して設けられており、
    装置のほぼ全体が樹脂（６０）でモールドされてなる半導体装置において、
    前記放熱ブロック（４０）の端部（４３）が、前記放熱ブロック（４０）に接する前記接合材（５０）の厚さが厚くなるように角取り形状となっていることを特徴とする半導体装置。
  3. 前記角取り形状とは、Ｒ形状もしくは面取り形状であることを特徴とする請求項２に記載の半導体装置。
  4. 前記角取り形状となっている部位の寸法について、幅Ｗが０．３ｍｍ以上、高さＨが０．０５ｍｍ以上０．２０ｍｍ以下であることを特徴とする請求項２または３に記載の半導体装置。
  5. 前記放熱ブロック（４０）において前記角取り形状となっている端部（４３）を有する方の面（４１）に、前記発熱素子（１０）が前記接合材（５０）を介して接していることを特徴とする請求項２ないし４のいずれか１つに記載の半導体装置。
  6. 前記放熱ブロック（４０）の厚さが、０．５ｍｍ以上１．５ｍｍ以下であることを特徴とする請求項２ないし５のいずれか１つに記載の半導体装置。
  7. 発熱素子（１０）の一面側と他面側とに、それぞれ、前記発熱素子（１０）からの放熱を行うための放熱板（２０、３０）が、接合材（５０）を介して設けられており、
    前記発熱素子（１０）の少なくとも一面側における前記発熱素子（１０）と前記放熱板（３０）との間には、放熱ブロック（４０）が、前記発熱素子（１０）と前記放熱板（３０）とを熱的および電気的に接続するように接合材（５０）を介して設けられており、
    装置のほぼ全体が樹脂（６０）でモールドされてなる半導体装置において、
    前記放熱ブロック（４０）における前記発熱素子（１０）側の面（４１）および前記放熱板（３０）側の面（４２）のうちの少なくとも一方の面が球面加工されていることを特徴とする半導体装置。
  8. 前記放熱ブロック（４０）における前記発熱素子（１０）側の面（４１）が球面加工されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記放熱ブロック（４０）の厚さが、０．５ｍｍ以上１．５ｍｍ以下であることを特徴とする請求項７または８に記載の半導体装置。
  10. 前記放熱ブロック（４０）の材料は、銅合金もしくはアルミ合金もしくは鉄合金であることを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
  11. 前記放熱ブロック（４０）は、そのヤング率が６０ＧＰａ以上２４０ＧＰａ以下のものであることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置。
  12. 前記発熱素子（１０）の端部（１１）が、前記発熱素子（１０）に接する前記接合材（５０）の厚さが厚くなるように角取り形状となっていることを特徴とする請求項１ないし１１のいずれか１つに記載の半導体装置。
JP2003350814A 2003-10-09 2003-10-09 半導体装置 Expired - Lifetime JP4339660B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003350814A JP4339660B2 (ja) 2003-10-09 2003-10-09 半導体装置
US10/895,947 US7239016B2 (en) 2003-10-09 2004-07-22 Semiconductor device having heat radiation plate and bonding member
DE102004064235.4A DE102004064235B3 (de) 2003-10-09 2004-09-08 Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102004043523.5A DE102004043523B4 (de) 2003-10-09 2004-09-08 Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350814A JP4339660B2 (ja) 2003-10-09 2003-10-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2005116875A true JP2005116875A (ja) 2005-04-28
JP4339660B2 JP4339660B2 (ja) 2009-10-07

Family

ID=34542264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350814A Expired - Lifetime JP4339660B2 (ja) 2003-10-09 2003-10-09 半導体装置

Country Status (1)

Country Link
JP (1) JP4339660B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216564A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP2012186273A (ja) * 2011-03-04 2012-09-27 Denso Corp 半導体装置、金属ブロック体及びその製造方法
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置
WO2015107879A1 (ja) * 2014-01-20 2015-07-23 株式会社デンソー 半導体装置及びその製造方法
WO2015146131A1 (ja) * 2014-03-26 2015-10-01 株式会社デンソー 半導体装置の製造方法
WO2018105486A1 (ja) * 2016-12-06 2018-06-14 株式会社 東芝 半導体装置
US10658284B2 (en) 2014-05-20 2020-05-19 Mitsubishi Electric Corporation Shaped lead terminals for packaging a semiconductor device for electric power
JP2020098892A (ja) * 2018-12-19 2020-06-25 トヨタ自動車株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216251A (ja) * 1986-03-17 1987-09-22 Toshiba Corp 高熱伝導性基板
JPS62174346U (ja) * 1986-04-24 1987-11-05
JPH0982861A (ja) * 1995-09-11 1997-03-28 Toshiba Corp 半導体装置及びその取り付け方法
JP2002110893A (ja) * 2000-10-04 2002-04-12 Denso Corp 半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216251A (ja) * 1986-03-17 1987-09-22 Toshiba Corp 高熱伝導性基板
JPS62174346U (ja) * 1986-04-24 1987-11-05
JPH0982861A (ja) * 1995-09-11 1997-03-28 Toshiba Corp 半導体装置及びその取り付け方法
JP2002110893A (ja) * 2000-10-04 2002-04-12 Denso Corp 半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216564A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP2012186273A (ja) * 2011-03-04 2012-09-27 Denso Corp 半導体装置、金属ブロック体及びその製造方法
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置
WO2015107879A1 (ja) * 2014-01-20 2015-07-23 株式会社デンソー 半導体装置及びその製造方法
JP2015156475A (ja) * 2014-01-20 2015-08-27 株式会社デンソー 半導体装置及びその製造方法
WO2015146131A1 (ja) * 2014-03-26 2015-10-01 株式会社デンソー 半導体装置の製造方法
JP2015185833A (ja) * 2014-03-26 2015-10-22 株式会社デンソー 半導体装置の製造方法
US10658284B2 (en) 2014-05-20 2020-05-19 Mitsubishi Electric Corporation Shaped lead terminals for packaging a semiconductor device for electric power
WO2018105486A1 (ja) * 2016-12-06 2018-06-14 株式会社 東芝 半導体装置
JPWO2018105486A1 (ja) * 2016-12-06 2019-10-24 株式会社東芝 半導体装置
US11088118B2 (en) 2016-12-06 2021-08-10 Kabushiki Kaisha Toshiba Semiconductor device
JP2020098892A (ja) * 2018-12-19 2020-06-25 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP4339660B2 (ja) 2009-10-07

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
JP4635564B2 (ja) 半導体装置
JP3868777B2 (ja) 半導体装置
JP4302607B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2003264265A (ja) 電力用半導体装置
JP2005123233A (ja) 半導体装置の冷却構造
JP6269458B2 (ja) 半導体装置及びその製造方法
JP6230238B2 (ja) 半導体装置及びその製造方法
JP2001284525A (ja) 半導体チップおよび半導体装置
JP2005167075A (ja) 半導体装置
JP6602981B2 (ja) 半導体装置
JP2015176871A (ja) 半導体装置及びその製造方法
JP4339660B2 (ja) 半導体装置
JP2015138843A (ja) 半導体装置及びその製造方法
JP2004221381A (ja) 半導体装置
JP4356494B2 (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
JP2005116963A (ja) 半導体装置
JP2021019065A (ja) 半導体装置
JP2007042738A (ja) 半導体装置
JP4258391B2 (ja) 半導体装置
JP4055700B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090702

R151 Written notification of patent or utility model registration

Ref document number: 4339660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term