JP5061740B2 - パワーモジュール用基板 - Google Patents
パワーモジュール用基板 Download PDFInfo
- Publication number
- JP5061740B2 JP5061740B2 JP2007155405A JP2007155405A JP5061740B2 JP 5061740 B2 JP5061740 B2 JP 5061740B2 JP 2007155405 A JP2007155405 A JP 2007155405A JP 2007155405 A JP2007155405 A JP 2007155405A JP 5061740 B2 JP5061740 B2 JP 5061740B2
- Authority
- JP
- Japan
- Prior art keywords
- rough surface
- ceramic substrate
- power module
- surface portion
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
ここで、金属層や回路層は、純アルミニウムやアルミニウム合金などで形成された板状部材であり、セラミックス基板の表面にロウ付けまたはハンダ付けして接合されている。
この発明によれば、粗面部の算術平均粗さを0.4μm以上2.0μm未満にすることで、粗面部に溶解したロウ材が溜まることを防止し、粗面部における金属部材とセラミックス基板との十分な接合性を確保できる。
この発明によれば、粗面部における配置領域の外周縁よりも内側の幅を0.5mm以上にすることでよりロウ材を回り込みにくくすることができると共に、1.5mm以下にすることで、金属部材とセラミックス基板との接合性を維持できる。
この発明によれば、平滑部において金属部材とセラミックス基板とを十分な強度で接合することで、粗面部における接合強度によらず金属部材とセラミックス基板とを接合できる。
この発明によれば、粗面部の端部までヌレ広がったロウ材を他の平滑部にヌレ広がらせることにより、ロウ材が金属部材の側面にヌレ広がりにくくすることができる。
この発明によれば、側面部の端部までヌレ広がったロウ材をより確実に他の平滑部にヌレ広がらせることができる。これにより、ロウ材が金属部材の外面にヌレ広がることをより抑制できる。
セラミックス基板11は、例えばAlNやAl2O3、Si3N4、SiCなどの板状のセラミックス材料によって構成されている。ここで、セラミックス基板11は、その厚さが例えば0.635mmとなっている。
同様に、セラミックス基板11の上面には、回路層13の配置領域の外周縁を含む外側及び内側に粗面部15aが枠状に形成されている。また、セラミックス基板11の上面には、粗面部15aで囲まれた平滑部15bが粗面部15aと連続して形成されていると共に、粗面部15aの外側を囲む平滑部(他の平滑部)15cが粗面部15aと連続して形成されている。
平滑部14b、14c、15b、15cそれぞれは、粗面部14a、15aよりも平滑であって、その算術平均粗さRaが0.4μm未満となっている。
また、回路層13の上面には、電子部品18がハンダ層19によって固着される。ここで、電子部品18としては、例えば半導体チップが適用可能であり、半導体チップとしてIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスが挙げられる。
まず、表面の算術平均粗さRaが0.4μm未満であるセラミックス基板11の上下両面に所定の開口領域を有するマスク(図示略)を形成した後、この開口領域から露出した部分に対してサンドブラスト加工を施す。これにより、表面の算術平均粗さRaが0.4μm以上2.0μm未満である粗面部14a、15aを形成する。
ロウ材箔の厚さは、例えば10μm以上20μm以下となっている。そして、ロウ材箔は、揮発性有機溶剤によりセラミックス基板11に貼り付けられている。ここで、この揮発性有機溶剤の粘度は、1×10−3Pa・s以上であることが好ましく、20×10−3Pa・s以上1500×10−3Pa・s以下であることがより好ましい。また、揮発性有機溶剤の表面張力は、80×10−3N/m以下であることが好ましく、20×10−3N/m以上60×10−3N/m以下であることがより好ましい。また、揮発性有機溶剤の揮発温度は、ロウ材箔の融点温度以下であって、具体的には400℃以下であることが好ましく、300℃以下であることがより好ましい。なお、揮発性有機溶剤としては、例えば2〜3価の多価アルコールやオクタンジオールなどが挙げられる。
そして、粗面部14aの内側に平滑部14bが形成されているため、平滑部14bにおいて金属層12とセラミックス基板11とが十分な強度で接合される。
また、回路層13とセラミックス基板11とにおいても、上述と同様に回路層13の側面にヌレ広がるロウ材量を抑制すると共に、平滑部15bにおいて回路層13とセラミックス基板11とを十分な強度で接合する。
なお、揮発性有機溶剤は、ロウ材箔の溶融温度以下の温度で揮発するため、積層体の加熱時に揮発して除去される。
以上のようにして、図1に示すようなパワーモジュール用基板1を製造する。
冷却器31は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板32は、平面視でほぼ矩形状の平板形状を有しており、例えばAlやCu、AlSiC(アルミシリコンカーバイド)、Cu−Mo(モリブデン)などで形成されている。そして、放熱板32は、熱伝導グリースなどを介して冷却器31に対してネジ33により固定されている。また、放熱板32とパワーモジュール用基板1の金属層12とは、ハンダ層34により接合されている。なお、放熱板32と金属層12とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板1の製造時において、金属層12、セラミックス基板11及び回路層13の積層体に放熱板32をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール30は、放熱板32を設けずに冷却器31の上面にパワーモジュール用基板1を設ける構成としてもよい。
ここで、粗面部14a、15aの算術平均粗さRaを0.4μm以上2.0μm未満とすることで、粗面部14a、15aにおけるセラミックス基板11と金属層12または回路層13との十分な接合性を確保できる。また、粗面部14a、15aにおいて金属層12または回路層13の配置領域の外周縁よりも内側の幅を0.5mm以上1.5mm以下にすることで、金属層12または回路層13とセラミックス基板11との接合性が維持される。
そして、粗面部14a、15aそれぞれの内側に算術平均粗さRaが0.4μm未満である平滑部14b、15bを形成することで、金属層12または回路層13とセラミックス基板11との十分な接合性を確保できる。
さらに、粗面部14a、15aの外側に算術平均粗さRaが0.4μm以下である平滑部14c、15cを形成することで、粗面部14a、15aの端部にヌレ広がったロウ材を平滑部14c、15cにヌレ広がらせることができる。これにより、金属層12または回路層13の外面にロウ材が回り込むことをより確実に抑制できる。
例えば、表面が平滑なセラミックス基板にサンドブラスト加工を施すことにより粗面部を形成しているが、例えばホーニング処理など、他の方法により粗面部を形成してもよい。また、表面が粗いセラミックス基板を部分的に平滑にすることで平滑部を形成してもよい。
また、粗面部の算術平均粗さRaは、金属層または回路層とセラミックス基板との十分な接合強度が得られれば、2.0μm以上であってもよい。
そして、平滑部の算術平均粗さRaは、粗面部の算術平均粗さRaよりも小さいと共に金属層または回路層とセラミックス基板との十分な接合強度が得られれば、0.4μmより大きくてもよい。
さらに、粗面部の外側に平滑部を連続して形成しているが、金属層または回路層の外面へのロウ材の回り込みを抑制できれば、粗面部の外側に平滑部を形成しなくてもよい。ここで、他の平滑部の算術平均粗さRaは、粗面部の算術平均粗さRaよりも小さいと共に金属層または回路層とセラミックス基板との十分な接合強度が得られれば、0.4μmより大きくてもよい。
また、粗面部における金属層または回路層の配置領域の外周縁よりも内側における幅を0.5mm以上1.5mm以下としているが、金属層または回路層の外面へのロウ材の回り込みを抑制すると共に金属層または回路層とセラミックス基板との十分な接合強度が得られれば、この範囲に限られない。
そして、複数の回路層を適宜間隔をあけて配置することにより回路を形成しているが、接合工程の後に回路層をエッチングして適宜分断することによって回路を形成してもよい。
そして、水冷式の冷却器としているが、空冷式の冷却器であってもよい。
11 セラミックス基板
12 金属層(金属部材)
13 回路層(金属部材)
14a,15a 粗面部
14b,15b 平滑部
14c,15c 平滑部(他の平滑部)
Claims (6)
- セラミックス基板の表面に板状の金属部材がロウ付け接合されたパワーモジュール用基板において、
前記セラミックス基板が、前記金属部材の配置領域の外周縁を含む外側及び内側に該外周縁に沿って形成された粗面部と、前記配置領域において該粗面部によって囲まれて該粗面部よりも平滑な平滑部とを有しており、
前記粗面部の算術平均粗さが、0.4μm以上であることを特徴とするパワーモジュール用基板。 - 前記粗面部の算術平均粗さが、2.0μm未満であることを特徴とする請求項1に記載のパワーモジュール用基板。
- 前記粗面部における前記外周縁の内側の幅が、0.5mm以上1.5mm以下であることを特徴とする請求項1または2に記載のパワーモジュール用基板。
- 前記平滑部の算術平均粗さが、0.4μm未満であることを特徴とする請求項1から3のいずれか1項に記載のパワーモジュール用基板。
- 前記セラミックス基板が、前記粗面部の外周に連続して形成されて該粗面部よりも平滑な他の平滑部を有していることを特徴とする請求項1から4のいずれか1項に記載のパワーモジュール用基板。
- 前記他の平滑部の算術平均粗さが、0.4μm未満であることを特徴とする請求項5に記載のパワーモジュール用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155405A JP5061740B2 (ja) | 2007-06-12 | 2007-06-12 | パワーモジュール用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155405A JP5061740B2 (ja) | 2007-06-12 | 2007-06-12 | パワーモジュール用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311296A JP2008311296A (ja) | 2008-12-25 |
JP5061740B2 true JP5061740B2 (ja) | 2012-10-31 |
Family
ID=40238678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007155405A Active JP5061740B2 (ja) | 2007-06-12 | 2007-06-12 | パワーモジュール用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5061740B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5141566B2 (ja) * | 2009-01-14 | 2013-02-13 | 三菱マテリアル株式会社 | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 |
EP2851151B1 (en) * | 2013-09-20 | 2017-08-23 | Ansaldo Energia IP UK Limited | Method of fixing through brazing a heat resistant component on a surface of a heat exposed component |
JP2023013627A (ja) * | 2021-07-16 | 2023-01-26 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、および、絶縁回路基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6270274A (ja) * | 1985-09-19 | 1987-03-31 | 日立化成工業株式会社 | セラミツクスと金属部材との接合方法 |
JPH0437662A (ja) * | 1990-06-01 | 1992-02-07 | Murata Mfg Co Ltd | セラミック基板と金属板の接合構造 |
JP2001110953A (ja) * | 1999-10-07 | 2001-04-20 | Sumitomo Metal Electronics Devices Inc | 半導体モジュール用基板及びその製造方法 |
JP2001244586A (ja) * | 2000-02-25 | 2001-09-07 | Kyocera Corp | セラミック回路基板 |
JP5038565B2 (ja) * | 2000-09-22 | 2012-10-03 | 株式会社東芝 | セラミックス回路基板およびその製造方法 |
JP2003152141A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Metals Ltd | セラミックス放熱回路基板 |
JP2004119568A (ja) * | 2002-09-25 | 2004-04-15 | Kyocera Corp | セラミック回路基板 |
JP4018992B2 (ja) * | 2003-02-13 | 2007-12-05 | 京セラ株式会社 | セラミック回路基板 |
JP2005223083A (ja) * | 2004-02-04 | 2005-08-18 | Sony Corp | 半導体装置 |
-
2007
- 2007-06-12 JP JP2007155405A patent/JP5061740B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008311296A (ja) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5125241B2 (ja) | パワーモジュール用基板の製造方法 | |
JP6706253B2 (ja) | パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 | |
KR101188150B1 (ko) | 냉각 장치 | |
JP4945319B2 (ja) | 半導体装置 | |
JP2010219524A (ja) | ミリチャネル基材、並びにミリチャネル基材を用いた冷却デバイス及び装置を製造する方法 | |
JP4600220B2 (ja) | 冷却器及びパワーモジュール | |
JP6769541B2 (ja) | 半導体装置 | |
JP2013118299A (ja) | パワーモジュール用基板 | |
JP2008235852A (ja) | セラミックス基板及びこれを用いた半導体モジュール | |
JP5349572B2 (ja) | 放熱装置及び放熱装置の製造方法 | |
JP5056186B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2009224571A (ja) | ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール | |
JP5061740B2 (ja) | パワーモジュール用基板 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP6344477B2 (ja) | 半導体モジュール | |
JP2019212808A (ja) | 半導体装置の製造方法 | |
JP6183166B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
JP2008294281A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4605009B2 (ja) | パワーモジュールの製造方法 | |
JP2016174034A (ja) | 半導体パワーモジュール | |
JP2004327711A (ja) | 半導体モジュール | |
JP2014146644A (ja) | 半導体装置およびその製造方法 | |
JP6392583B2 (ja) | 回路基板、および電子装置 | |
JP6139331B2 (ja) | パワーモジュール | |
JP2013243238A (ja) | 絶縁積層基板およびパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5061740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |