TW201725672A - 薄膜覆晶封裝 - Google Patents

薄膜覆晶封裝 Download PDF

Info

Publication number
TW201725672A
TW201725672A TW105138764A TW105138764A TW201725672A TW 201725672 A TW201725672 A TW 201725672A TW 105138764 A TW105138764 A TW 105138764A TW 105138764 A TW105138764 A TW 105138764A TW 201725672 A TW201725672 A TW 201725672A
Authority
TW
Taiwan
Prior art keywords
wafer
chip package
heat dissipation
film
layer
Prior art date
Application number
TW105138764A
Other languages
English (en)
Other versions
TWI626718B (zh
Inventor
黃文靜
林泰宏
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW201725672A publication Critical patent/TW201725672A/zh
Application granted granted Critical
Publication of TWI626718B publication Critical patent/TWI626718B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種薄膜覆晶封裝包括一薄膜基板、一晶片及一散熱片材。薄膜基板包括一第一表面。晶片設置於第一表面上且沿晶片的一第一軸線具有一晶片長度。散熱片材包括一覆蓋部及一第一延伸部，第一延伸部連接至覆蓋部並貼附至第一表面。覆蓋部至少局部地覆蓋晶片並沿第一軸線具有一第一長度。第一延伸部沿第一軸線具有一第二長度，第二長度實質上長於覆蓋部的第一長度，且覆蓋部暴露出晶片的一側面，其中側面連接晶片的一頂面與一底面。

Description

薄膜覆晶封裝
本發明是有關於一種晶片封裝，且特別是有關於一種薄膜覆晶封裝。
在半導體生產中，積體電路（integrated circuit，IC）的製造可被劃分為三個不同的階段，即，晶片製作階段、積體電路製作階段及例如應用薄膜覆晶（chip-on-film，COF）封裝等的積體電路封裝階段。
為加快自薄膜覆晶封裝的晶片散熱，在將晶片透過凸塊(bump)電連接至薄膜基板之後，通常利用導熱膠（thermal conductive glue）將散熱片材貼附至薄膜基板的頂面以覆蓋整個晶片或貼附至薄膜基板的與晶片相對的底面。傳統上，在將散熱片材貼附於薄膜基板上以覆蓋晶片的過程中，難以使散熱片材與晶片緊密貼附在一起，因此，在晶片與散熱片材之間常常存在氣隙（air gap）。如此，在後續的熱製程中，被困在晶片與散熱片材之間的空氣會膨脹，因而可能導致散熱片材與晶片分離，並降低晶片封裝的可靠性。此外，由於空氣的導熱性相當低，因此，被困在晶片與散熱片材之間的空氣也會影響晶片產生的熱傳導至散熱片材的效率。
本發明提供一種薄膜覆晶封裝，其具有優異的散熱效率及結構可靠度。
本發明的薄膜覆晶封裝，薄膜覆晶封裝包括薄膜基板、晶片及散熱片材。薄膜基板包括第一表面。晶片設置於第一表面上且沿晶片的第一軸線具有晶片長度。散熱片材包括覆蓋部及第一延伸部，第一延伸部連接至覆蓋部並貼附至第一表面。覆蓋部至少局部地覆蓋晶片並沿第一軸線具有第一長度。第一延伸部沿第一軸線具有第二長度，第二長度實質上長於覆蓋部的第一長度，且覆蓋部暴露出晶片的側面，其中側面連接晶片的頂面與底面。
在本發明的一實施例中，上述的第一長度實質上等於或短於晶片長度，使得覆蓋部暴露出晶片的側面。
在本發明的一實施例中，上述的第一長度實質上長於晶片長度，且覆蓋部在晶片的頂面上方懸伸以暴露出晶片的側面。
在本發明的一實施例中，上述的晶片設置於薄膜基板的週邊區上。
在本發明的一實施例中，上述的晶片設置於薄膜基板的中心區處。
在本發明的一實施例中，上述的散熱片材更包括第二延伸部，且覆蓋部連接於第一延伸部與第二延伸部之間。
在本發明的一實施例中，上述的散熱片材包括散熱層及保護層，散熱層貼附至薄膜基板及晶片，且保護層完全覆蓋散熱層。
在本發明的一實施例中，上述的保護層包括絕緣膜。
在本發明的一實施例中，上述的散熱層包括金屬箔或石墨薄膜。
在本發明的一實施例中，上述的散熱片材更包括第一黏著層，且散熱層通過第一黏著層貼附至薄膜基板及晶片。
在本發明的一實施例中，上述的保護層的尺寸大於散熱層的尺寸，且在保護層的輪廓線與散熱層的輪廓線之間保持有保護距離。
在本發明的一實施例中，上述的散熱片材更包括第二黏著層，第二黏著層形成於保護層的黏著表面上且貼附至散熱層。
在本發明的一實施例中，上述的保護層包括一邊界區，邊界區環繞保護層的黏著表面的邊界，且第二黏著層暴露出保護層的邊界區。
在本發明的一實施例中，上述的薄膜覆晶封裝更包括一輔助散熱片材，輔助散熱片材設置於薄膜基板的第二表面上，其中第二表面與薄膜基板的第一表面相對。
基於上述，在本發明中，薄膜覆晶封裝利用散熱片材，散熱片材包括覆蓋部及至少一個延伸部，其中覆蓋部覆蓋晶片並暴露出晶片的側面，且延伸部連接覆蓋部並貼附至薄膜基板。如此配置，由於散熱片材的覆蓋部並非完全包圍晶片，而是暴露出晶片的側面，因而可使晶片與散熱片材之間的空氣輕易地由側面排出。如此，可防止散熱片材在後續熱處理期間變形或甚至與晶片分離的問題發生，從而提高薄膜覆晶封裝的可靠性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明的實施例的一種薄膜覆晶封裝的俯視示意圖。圖1B是圖1A所示的薄膜覆晶封裝的透視示意圖。圖5是依照本發明的實施例的一種薄膜覆晶封裝的薄膜基板的俯視示意圖。圖6是依照本發明的實施例的一種薄膜覆晶封裝的剖視示意圖，也就是在圖1A中薄膜覆晶封裝100沿線B-B'的剖視圖。參照圖1A、圖1B、圖5及圖6，在本實施例中，薄膜覆晶封裝100包括薄膜基板110、晶片120及散熱片材130。薄膜基板110包括第一表面112及與第一表面112相對的第二表面114。晶片120設置於第一表面112上且沿晶片120的第一軸線A1具有晶片長度L1，其中第一軸線A1可為晶片120的縱向軸線，但本發明並非僅限於此。在本實施例中，薄膜基板110更可包括圖案化電路層118及阻焊層119。圖案化電路層118設置於薄膜基板110的第一表面112上。阻焊層119覆蓋圖案化電路層118並暴露出圖案化電路層118的一部分，使得晶片120可電連接至被阻焊層119所暴露的圖案化電路層118。
如圖1A中所示，散熱片材130包括覆蓋部132及第一延伸部134。覆蓋部132至少局部地覆蓋晶片120並貼附至薄膜基板110。例如樹脂等填充材料可填充於晶片120、薄膜基板110與散熱片材130之間以進一步固定晶片120的位置。覆蓋部132沿第一軸線A1具有第一長度L2（以下簡稱為長度L2）。第一延伸部134連接至覆蓋部132且貼附至薄膜基板110的第一表面112。第一延伸部134沿第一軸線A1具有第二長度L3（以下被稱為長度L3），且第一延伸部134的長度L3實質上長於覆蓋部132的長度L2，且覆蓋部132暴露出晶片120的如圖1B中所示的側面122。在本實施例中，如圖6中所示，所述晶片的側面122連接晶片120的頂面124與底面125。
如此配置，由於散熱片材130的覆蓋部132並非完全包圍晶片120，而是暴露出晶片120的側面122，因而可使晶片120與散熱片材130之間的空氣及/或水氣輕易地排出。如此，可防止散熱片材130在高溫及/或高濕度的情況下變形或甚至與晶片120分離的問題，從而提高薄膜覆晶封裝的可靠性。
更具體而言，覆蓋部132的長度L2約可等於或短於晶片長度L1。在本實施例中，如圖1A中所示，覆蓋部132的長度L2短於晶片長度L1，使得覆蓋部132暴露出晶片120的頂面124的一部分及側面122。在其他實施例中，覆蓋部132的長度L2可實質上等於晶片長度L1。也就是說，覆蓋部132的邊緣與晶片120的邊緣對齊，使得覆蓋部132暴露出晶片120的側面122。如圖5中所示，薄膜基板110包括中心區R1及環繞中心區R1的週邊區R2。在本實施例中，晶片120設置於薄膜基板110的週邊區R2。散熱片材130利用其覆蓋部132來覆蓋晶片120且利用其第一延伸部134來貼附至薄膜基板110。應注意的是，上述例如中心區R1及週邊區R2等定向術語為相對性用語，且中心區R1未必位於薄膜基板110的中心處。本發明的元件可定位於許多不同的定向上。由此，所述定向術語是用於說明目的且不具有任何限制性。
詳細來說，如圖6中所示，散熱片材130更可包括第一黏著層135、散熱層136、第二黏著層137、及保護層138，其中散熱層136通過第一黏著層135而貼附至薄膜基板110及晶片120，保護層138完全覆蓋散熱層136、且第二黏著層137形成於保護層138的黏著表面上且貼附至散熱層136。在本實施例中，保護層138可包括絕緣膜，且散熱層136可包括金屬箔或石墨薄膜，但本發明並非僅限於此。
在本實施例中，如圖6中所示，保護層138的尺寸大於散熱層136的尺寸，且在保護層138的輪廓線與散熱層136的輪廓線之間保持有保護距離。也就是說，散熱層136暴露出保護層138的邊界區。相似地，如圖6中所示，保護層138的尺寸大於第二黏著層137的尺寸，且在保護層138的輪廓線與第二黏著層137的輪廓線之間保持有保護距離。也就是，保護層138包括邊界區，所述邊界區環繞保護層138的黏著表面的邊界，且第二黏著層137暴露出保護層138的邊界區。由此，當散熱片材130被壓合以貼附於薄膜基板110時，可避免黏著劑溢出的問題。
此外，如圖6中所示，薄膜覆晶封裝100更可包括輔助散熱片材140，輔助散熱片材140設置於薄膜基板110的第二表面114上。輔助散熱片材140的結構可與散熱片材130的結構相同或相似。也就是說，如圖6中所示，輔助散熱片材140亦可包括第一黏著層142、散熱層144、第二黏著層146及保護層148，其中散熱層144通過第一黏著層142而貼附至薄膜基板110的第二表面114，保護層148完全覆蓋散熱層144，且第二黏著層146形成於保護層148的黏著表面上且貼附至散熱層144。
相似地，如圖6中所示，保護層148的尺寸大於散熱層144的尺寸，因此，在保護層148的輪廓線與散熱層144的輪廓線之間保持有保護距離。保護層148的尺寸大於第二黏著層146的尺寸，使得第二黏著層146暴露出保護層148的邊界區。如此，當輔助散熱片材140被壓合以貼附至薄膜基板110時可避免黏著劑溢出的問題。
圖2A是依照本發明的實施例的一種薄膜覆晶封裝的俯視圖。應注意的是，圖2A中所示的薄膜覆晶封裝200含有許多與先前圖1A所揭露的薄膜覆晶封裝100相同或相似的特徵。圖2B是圖2A所示的薄膜覆晶封裝的透視示意圖。薄膜覆晶封裝200的沿線B-B'的剖視圖與圖6相似。出於清晰及簡明的目的，可不再對相同或相似的特徵予以贅述，且相同的參考編號表示相同或相似的元件。以下將針對圖2A中所示的薄膜覆晶封裝200與圖1A中所示的薄膜覆晶封裝100之間的主要差異進行闡述。
在本實施例中，如圖2A中所示，覆蓋部132的長度L2實質上長於晶片長度L1。由此，覆蓋部132在晶片120的頂面124上方懸伸以暴露出晶片120的如圖2B中所示的側面122。如此，本發明並不限制覆蓋部132沿第一軸線A1的長度L2，只要覆蓋部132暴露出晶片120的側面122即可。
圖3是依照本發明的實施例的一種薄膜覆晶封裝的俯視示意圖。應注意的是，圖3中所示的薄膜覆晶封裝300含有許多與先前圖1A所揭露的薄膜覆晶封裝100相同或相似的特徵。薄膜覆晶封裝300的沿線B-B'的剖視圖與圖6相似。出於清晰及簡明的目的，可不再對相同或相似的特徵予以贅述，且相同的參考編號表示相同或相似的元件。以下將對圖3中所示的薄膜覆晶封裝300與圖1A中所示的薄膜覆晶封裝100之間的主要差異進行闡述。
在本實施例中，晶片120設置於薄膜基板110的中心區（例如，圖5中所示的中心區R1）上。如此配置，散熱片材130可包括第一延伸部134a及第二延伸部134b，且第一延伸部134a及第二延伸部134b二者均貼附至薄膜基板110。覆蓋部132連接於第一延伸部134a與第二延伸部134b之間。也就是說，第一延伸部134a及第二延伸部134b沿垂直於第一軸線A1的第二軸線A2分別連接覆蓋部132的相對兩側。
更具體來說，覆蓋部132的長度L2實質上等於或短於晶片120的晶片長度L1。在本實施例中，覆蓋部132的長度L2短於晶片120的晶片長度L1，使得覆蓋部132暴露出晶片120的頂面124與側面122的一部分。當然，在另一實施例中，覆蓋部132的長度L2可實質上約等於晶片120的晶片長度L1，使覆蓋部132暴露出晶片120的側面122。也就是說，覆蓋部132的邊緣與晶片120的邊緣對齊，因此，覆蓋部132暴露出晶片120的側面122。
圖4是依照本發明的實施例的一種薄膜覆晶封裝的俯視示意圖。應注意的是，圖4中所示的薄膜覆晶封裝400含有許多與先前圖3所揭露的薄膜覆晶封裝300相同或相似的特徵。薄膜覆晶封裝400的沿線B-B'的剖視圖與圖6相似。出於清晰及簡明的目的，可不再對相同或相似的特徵予以贅述，且相同的參考編號表示相同或相似的元件。以下將對圖4中所示的薄膜覆晶封裝400與圖3中所示的薄膜覆晶封裝300之間的主要差異進行闡述。
在本實施例中，如圖4中所示，覆蓋部132的長度L2實質上長於晶片120的晶片長度L1。由此，覆蓋部132在晶片120的頂面124上方懸伸以暴露出晶片120的側面122。根據所示，本發明並不限制覆蓋部132沿第一軸線A1的長度L2，只要覆蓋部132暴露出晶片120的側面122即可。
圖7是依照本發明的實施例的一種薄膜覆晶封裝（例如，薄膜覆晶封裝100、200、300或400）及用於貼附散熱片材的夾具（fixture）的正視示意圖。參照圖7，在本實施例中，散熱片材130可通過夾具700被壓合且貼附至薄膜基板110。夾具700可由柔性材料製成以避免損壞薄膜覆晶封裝。在本實施例中，夾具700包括與晶片120的位置對應的空腔，因此，所述空腔用以在夾具700將散熱片材130壓合至薄膜基板110上時容納晶片120。夾具700可沿縱向軸線自晶片120的一側移動（例如，滾動）至晶片120的另一側，以壓合散熱片材130以使其貼附於薄膜基板110上並覆蓋晶片120。在本實施例中，在夾具700的空腔與晶片120之間可存在間距，且所述間距可處於自0.5 mm至1 mm的範圍中，但本發明並非僅限於此。
綜上所述，本發明的薄膜覆晶封裝具有散熱片材，所述散熱片材包括覆蓋部及至少一個延伸部，其中所述覆蓋部覆蓋晶片並暴露出所述晶片的側面，且所述延伸部連接所述覆蓋部並貼附至所述薄膜基板。如此配置，由於所述散熱片材的覆蓋部並非完全包圍所述晶片，而是暴露出所述晶片的側面，因而使晶片與散熱片材之間的空氣及/或水氣可輕易地由側面排出。如此，可避免所述散熱片材在高溫及/或高濕度條件下變形或甚至與所述晶片分離的問題，從而提高薄膜覆晶封裝的可靠性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400‧‧‧薄膜覆晶封裝
110‧‧‧薄膜基板
112‧‧‧第一表面
114‧‧‧第二表面
118‧‧‧圖案化電路層
119‧‧‧阻焊層
120‧‧‧晶片
122‧‧‧側面
124‧‧‧頂面
125‧‧‧底面
130‧‧‧散熱片材
132‧‧‧覆蓋部
134、134a‧‧‧第一延伸部
134b‧‧‧第二延伸部
135、142‧‧‧第一黏著層
136、144‧‧‧散熱層
137、146‧‧‧第二黏著層
138、148‧‧‧保護層
140‧‧‧輔助散熱片材
700‧‧‧夾具
A1‧‧‧第一軸線
A2‧‧‧第二軸線
L1‧‧‧晶片長度
L2‧‧‧第一長度/長度
L3‧‧‧第二長度/長度
R1‧‧‧中心區
R2‧‧‧週邊區
圖1A是依照本發明的實施例的一種薄膜覆晶封裝的俯視示意圖。 圖1B是圖1A所示的薄膜覆晶封裝的透視示意圖。 圖2A是依照本發明的實施例的一種薄膜覆晶封裝的俯視圖。 圖2B是圖2A所示的薄膜覆晶封裝的透視示意圖。 圖3是依照本發明的實施例的一種薄膜覆晶封裝的俯視示意圖。 圖4是依照本發明的實施例的一種薄膜覆晶封裝的俯視示意圖。 圖5是依照本發明的實施例的一種薄膜覆晶封裝的薄膜基板的俯視示意圖。 圖6是依照本發明的實施例的一種薄膜覆晶封裝的剖視示意圖。 圖7是依照本發明的實施例的一種薄膜覆晶封裝及用於貼附散熱片材的夾具（fixture）的正視示意圖。
100‧‧‧薄膜覆晶封裝
110‧‧‧薄膜基板
120‧‧‧晶片
130‧‧‧散熱片材
132‧‧‧覆蓋部
134‧‧‧第一延伸部
136‧‧‧散熱層
A1‧‧‧第一軸線
A2‧‧‧第二軸線
L1‧‧‧晶片長度
L2‧‧‧第一長度/長度
L3‧‧‧第二長度/長度

Claims (14)

  1. 一種薄膜覆晶封裝，包括： 一薄膜基板，包括一第一表面； 一晶片，設置於該第一表面上且沿該晶片的一第一軸線具有一晶片長度；以及 一散熱片材，包括一覆蓋部及一第一延伸部，該第一延伸部連接至該覆蓋部並貼附至該第一表面，該覆蓋部至少局部地覆蓋該晶片並沿該第一軸線具有一第一長度，該第一延伸部沿該第一軸線具有一第二長度，該第二長度實質上長於該覆蓋部的該第一長度，且該覆蓋部暴露出該晶片的一側面，其中該側面連接該晶片的一頂面與一底面。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝，其中該第一長度實質上等於或短於該晶片長度，以使該覆蓋部暴露出該晶片的該側面。
  3. 如申請專利範圍第1項所述的薄膜覆晶封裝，其中該第一長度實質上長於該晶片長度，且該覆蓋部在該晶片的該頂面上方懸伸以暴露出該晶片的該側面。
  4. 如申請專利範圍第1項所述的薄膜覆晶封裝，其中該晶片設置於該薄膜基板的一週邊區。
  5. 如申請專利範圍第1項所述的薄膜覆晶封裝，其中該晶片設置於該薄膜基板的一中心區。
  6. 如申請專利範圍第1項所述的薄膜覆晶封裝，其中該散熱片材更包括一第二延伸部，且該覆蓋部連接於該第一延伸部與該第二延伸部之間。
  7. 如申請專利範圍第1項所述的薄膜覆晶封裝，其中該散熱片材包括一散熱層及一保護層，該散熱層貼附於該薄膜基板及該晶片上，且該保護層完全覆蓋該散熱層。
  8. 如申請專利範圍第7項所述的薄膜覆晶封裝，其中該保護層包括一絕緣膜。
  9. 如申請專利範圍第7項所述的薄膜覆晶封裝，其中該散熱層包括一金屬箔或一石墨薄膜。
  10. 如申請專利範圍第7項所述的薄膜覆晶封裝，其中該散熱片材更包括第一黏著層，且該散熱層透過該第一黏著層貼附至該薄膜基板及該晶片。
  11. 如申請專利範圍第7項所述的薄膜覆晶封裝，其中該保護層的尺寸大於該散熱層的尺寸，且在該保護層的一輪廓線與該散熱層的一輪廓線之間維持一保護距離。
  12. 如申請專利範圍第11項所述的薄膜覆晶封裝，其中該散熱片材更包括一第二黏著層，該第二黏著層形成於該保護層的黏著表面上且貼附於該散熱層。
  13. 如申請專利範圍第12項所述的薄膜覆晶封裝，其中該保護層包括一邊界區，該邊界區環繞該保護層的該黏著表面的一邊界，且該第二黏著層暴露出該保護層的該邊界區。
  14. 如申請專利範圍第1項所述的薄膜覆晶封裝，更包括一輔助散熱片材，該輔助散熱片材設置於該薄膜基板的一第二表面上，其中該第二表面與該第一表面相對。
TW105138764A 2015-12-02 2016-11-25 薄膜覆晶封裝 TWI626718B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562261873P 2015-12-02 2015-12-02
US62/261,873 2015-12-02
US15/336,821 2016-10-28
US15/336,821 US10043737B2 (en) 2015-12-02 2016-10-28 Chip on film package

Publications (2)

Publication Number Publication Date
TW201725672A true TW201725672A (zh) 2017-07-16
TWI626718B TWI626718B (zh) 2018-06-11

Family

ID=58798546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138764A TWI626718B (zh) 2015-12-02 2016-11-25 薄膜覆晶封裝

Country Status (3)

Country Link
US (1) US10043737B2 (zh)
CN (1) CN106816419B (zh)
TW (1) TWI626718B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803509B (zh) * 2017-08-21 2023-06-01 金學模 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備
TWI805098B (zh) * 2021-10-21 2023-06-11 大陸商深圳天德鈺科技股份有限公司 薄膜覆晶封裝結構和電子設備

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770368B2 (en) * 2015-12-02 2020-09-08 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package
KR102088920B1 (ko) * 2017-12-13 2020-03-13 주식회사 엘비루셈 2층 패턴형 ｃｏｆ 패키지용 필름
KR102519001B1 (ko) * 2018-05-28 2023-04-10 삼성전자주식회사 필름 패키지 및 이를 포함하는 패키지 모듈
CN111837171B (zh) * 2019-02-20 2022-07-01 京东方科技集团股份有限公司 显示装置及其制备方法
TWI697079B (zh) * 2019-03-06 2020-06-21 南茂科技股份有限公司 薄膜覆晶封裝結構
TWI743726B (zh) * 2019-04-15 2021-10-21 日商新川股份有限公司 封裝裝置
TWI743915B (zh) * 2020-07-31 2021-10-21 大陸商河南烯力新材料科技有限公司 薄膜覆晶封裝結構與顯示裝置
CN114068437A (zh) * 2020-07-31 2022-02-18 河南烯力新材料科技有限公司 薄膜覆晶封装结构与显示装置
CN215008198U (zh) * 2020-11-19 2021-12-03 颀邦科技股份有限公司 半导体散热封装构造
CN112967959B (zh) * 2021-04-22 2021-12-03 安徽大华半导体科技有限公司 用于集成电路芯片封装覆膜的装置
KR20230040450A (ko) * 2021-09-16 2023-03-23 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN114137768A (zh) * 2021-12-01 2022-03-04 Tcl华星光电技术有限公司 一种薄膜覆晶封装构造及其制作方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW258829B (zh) * 1994-01-28 1995-10-01 Ibm
JP2000101220A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 電子部品の実装方法およびそのシステム
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
US6507115B2 (en) * 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
JP4014591B2 (ja) 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
US7361986B2 (en) * 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
US7445968B2 (en) * 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
KR100771890B1 (ko) 2006-07-20 2007-11-01 삼성전자주식회사 씨오에프(ｃｏｆ)형 반도체 패키지
JP2008252054A (ja) * 2007-03-06 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7915727B2 (en) * 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
CN101114623B (zh) * 2007-08-30 2010-06-16 威盛电子股份有限公司 封装模块及电子装置
KR20120000282A (ko) * 2010-06-25 2012-01-02 삼성전자주식회사 히트 스프레더 및 그를 포함하는 반도체 패키지
CN102543907B (zh) * 2011-12-31 2014-01-22 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN202750392U (zh) * 2012-08-14 2013-02-20 深圳市飞荣达科技股份有限公司 一种具有包边的导热散热片
US20140284040A1 (en) 2013-03-22 2014-09-25 International Business Machines Corporation Heat spreading layer with high thermal conductivity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803509B (zh) * 2017-08-21 2023-06-01 金學模 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備
TWI805098B (zh) * 2021-10-21 2023-06-11 大陸商深圳天德鈺科技股份有限公司 薄膜覆晶封裝結構和電子設備

Also Published As

Publication number Publication date
US20170162487A1 (en) 2017-06-08
US10043737B2 (en) 2018-08-07
CN106816419B (zh) 2019-08-30
CN106816419A (zh) 2017-06-09
TWI626718B (zh) 2018-06-11

Similar Documents

Publication Publication Date Title
TW201725672A (zh) 薄膜覆晶封裝
TW407352B (en) Semiconductor device
TWI576969B (zh) 翹曲控制結構、翹曲控制圖案及半導體封裝
US10770368B2 (en) Chip on film package and heat-dissipation structure for a chip package
TWI362724B (en) Semiconductor device and packaging structure therefor
US9570405B2 (en) Semiconductor device and method for manufacturing same
TWI646642B (zh) 晶片封裝結構及其製造方法
JP5983032B2 (ja) 半導体パッケージ及び配線基板ユニット
TWI671862B (zh) 薄膜覆晶封裝
TW201434358A (zh) 具散熱功能之印刷電路板結構
TW201911491A (zh) 堆疊式感測器封裝結構
TW202025415A (zh) 用於保護半導體晶粒之封裝加強件
TW510158B (en) Heat dissipation structure for semiconductor device
TWI658549B (zh) 散熱型封裝結構
TWI317998B (en) Package structure and heat sink module thereof
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TW587325B (en) Semiconductor chip package and method for manufacturing the same
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
TWI660471B (zh) 晶片封裝
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3421137B2 (ja) ベアチップの搭載構造及び放熱板
TWI721898B (zh) 半導體封裝結構
TW520559B (en) Flip chip assembly and method for producing the same
TWI557856B (zh) 積體電路元件及其封裝結構
TWI625833B (zh) 封裝結構