JP4762536B2 - 半導体部品及び半導体パッケージ - Google Patents

Description

本発明は、各種の半導体パッケージを作製するために用いる半導体部品及びこれを備えた半導体パッケージ（以下、電子部品とも呼ぶ）に関する。半導体パッケージとは、ＬＳＩを基板に実装するための形態であり、その形態は多種多様であるが、中でも表面実装用のパッケージに本発明は好適に用いられる。表面実装用のパッケージとしては、後述するＱＦＰやＳＯＰ、ＢＧＡなどが挙げられる、またＢＧＡのうち、そのパッケージ寸法が極めて小型のものはＣＳＰとよばれる。

従来、電子部品などで用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ（いわゆるDual Inline PackageやQuad Flat Package、Small Outline Package ）では、樹脂パッケージ周辺の側面に金属リード線を配置する周辺端子配置型が主流であった。ここで、電子部品とは実装基板（プリント基板とも呼ばれる）上に実装される部品であり、例えばＬＳＩ（半導体デバイスとも呼ばれる）やコンデンサ、インダクタ、抵抗が挙げられる。

これに対し、近年急速に普及している半導体パッケージ構造として、例えばチップスケールパッケージ（ＣＳＰ：Chip Size/Scale Package ）とよばれるパッケージ構造がある。このパッケージ構造は、パッケージの平坦な表面に電極を平面状に配置した、いわゆるボールグリッドアレイ（ＢＧＡ：Ball Grid Array ）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能にした。

ＢＧＡタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しいＣＳＰ構造が、前述のＢＧＡ電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。ＣＳＰは、回路を形成した例えばシリコンからなるウエハを切断し、個々の半導体チップに対して個別にパッケージ工程を施し、パッケージを完成するものである。

これに対し、一般的に「ウエハレベルＣＳＰ」とよばれる製法においては、このウエハ上に、絶縁層、再配線層、封止層等を形成し、半田バンプを形成する。そして最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。

ウエハ全面にこれらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能になる。
以下では、このダイシング前の回路が積層されてなるウエハ状の基材であって、配線基板（インタポーザ）を使用しないウェハレベルＣＳＰ(Chip Size/Scale Package）等の半導体パッケージを作製するために用いる半導体部品を例として、その製造方法について説明する。

ウエハレベルＣＳＰの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁層、導電層（再配線層）、封止樹脂層、半田バンプ等は、すべてウエハをハンドリングすることで形成される。これは、例えば半田バンプの形成においても同じことである。

従来のウエハレベルＣＳＰの製造工程では、半田バンプを形成する際にウエハの一方の平面の多数の電極を配置する所定位置に、半田材料を必要量設け、リフロー工程と呼ばれる半田融点以上の温度での加熱溶融、また、半田融点以下での冷却凝固を経ることにより、その形状が球状に近い半田バンプを得る。

図５は従来のＣＳＰ等の半導体パッケージを作製するために用いる半導体部品の構造を例示する部分断面図であり、この半導体装置において２つの半田バンプが設けられた部分を拡大して示すものである。
図５に示した半導体装置１００は、例えばウェハ状の基材１０１をなす一方の面側に配され、不図示の回路と電気的に接続されてなる複数個（図５には２個のみ示す）の第一導電部１０２と、基材１０１および第一導電部１０２を被覆してなる第一絶縁部１０３と、第一導電部１０２に接続された第二導電部１０４と、基材１０１、第一絶縁部１０３およ
び第二導電部１０４を封止する第二絶縁部１０６と、第二絶縁部１０６の一部が開口され、第二導電部１０４のうち露出した状態の領域に配された半田バンプ１０７と、を備えてなる。

このような構成を備えてなる半導体装置を、最終工程においてダイシングすることにより、パッケージの施された半導体チップ（半導体パッケージとも呼ぶ）が得られる。
このような半導体パッケージはその表層部に設けた半田バンプを介して、他の基材（実装基板とも呼ぶ）に実装することにより用いられる。他の基材に実装した半導体パッケージは、主に半導体パッケージと他の基材との熱膨張率の違いにより発生する応力を他の基材より受ける。特に、半田バンプによって他の基材と半導体チップとを電気的に接続するＢＧＡやＣＳＰなどの半導体パッケージでは、この半田バンプの接合部に応力が集中する傾向がある。そのため、このように応力集中の生じた接合部付近から断線不良に繋がるクラックが発生し易いという問題があった。

従来は、半導体パッケージと実装基板との熱膨張率の違いが小さな材料を選択することにより、この問題を回避してきた。
しかしながら、ウェハレベルＣＳＰに代表される、インターポーザを用いない半導体パッケージにおいては、その基材として通常はシリコンを使用するので、半導体パッケージの熱膨張率はほぼシリコンの値になってしまう。これに対して、他の基材（実装基板）としては樹脂が主体をなす基板（樹脂基板とも呼ぶ）が多用されている。シリコンは、一般的に実装基板をなす樹脂基板に比べてその熱膨張率は一桁以上小さいため、両者の熱膨張率の差は必然的に大きなものとならざるを得ない。

この両者の熱膨張率の大きな差は、他の基材に実装された半導体パッケージが、他の基材から受ける応力を増大させるので、ひいては半田バンプの接続部における信頼性を低下させるという不具合を招くことから、この問題を抜本的に解決する構成を備えた半導体部品の開発が期待されていた。
上述したウェハレベルＣＳＰにより得られた半導体パッケージについては、その電気特性の信頼性を向上させるための技術が種々提案されている（特許文献１〜６参照。）。
国際公開第００／７７８４４号明細書 特開２００１−１９６４０８号公報 特開２００１−１６８１２６号公報 特開２０００−１８８３０５号公報 特開２０００−１８３０８７号公報 特開２０００−１６４７０９号公報

本発明は上記事情に鑑みてなされたもので、半導体パッケージなどの半導体部品を構成する一方の基材と実装基板を構成する他方の基材の熱膨張率に大きな差が存在しても、他方の基材に実装された半導体部品が他方の基材から受ける応力を抑制することが可能な半導体部品及びこれを備えた半導体パッケージの提供を目的とする。

本発明の請求項１に係る半導体部品は、ウェハ状の基材をなす一方の面側に配された複数個の第一導電部と、前記基材および前記第一導電部を被覆してなる第一絶縁部と、前記第一導電部に接続された第二導電部と、前記基材、前記第一絶縁部および前記第二導電部を封止する第二絶縁部と、前記第二絶縁部を貫通して形成され、前記第二導電部に電気的に接続された頂部の上面に半田バンプを配する第三導電部と、前記基材をなす他方の面側に配された第三絶縁部とを備えた半導体部品であって、前記基材の熱膨張率は、前記半導体部品を実装するための実装基板を構成する他の基材に比べて小さく、かつ、前記基材は、前記半田バンプを配した面側に凹状をなしている構成からなる。

請求項１の構成からなる半導体部品において、前記第三絶縁部の膜厚は、前記第一絶縁部と前記第二絶縁部の合計膜厚より小さいことが好ましい。

また、請求項１の構成からなる半導体部品において、前記第三絶縁部のヤング率は、前記第一絶縁部と前記第二絶縁部のヤング率より小さいことが望ましい。

本発明の請求項４に係る半導体パッケージは、請求項１乃至３のいずれか１項に記載の半導体部品を備えた半導体パッケージであって、前記半導体部品の半田バンプにより該半導体部品が実装基板に実装されており、かつ、前記半導体部品を構成する基材がシリコン、前記実装基板を構成する基材が樹脂、とされている。

本発明の請求項１に係る第一の半導体部品は、ウェハ状の基材をなす一方の面側に複数個の第一導電部、第一絶縁部、第二導電部、第二絶縁部、及び、前記第二絶縁部を貫通して形成され、前記第二導電部に電気的に接続された頂部の上面に半田バンプを配する第三導電部を設け、前記基材をなす他方の面側に第三絶縁部を設けてなる半導体部品であって、後述するように、前記基材の熱膨張率は、前記半導体部品を実装するための実装基板を構成する他の基材に比べて小さく、かつ、前記基材は、前記半田バンプを配した面側に凹状をなす構成を採用することにより、半導体部品を構成する基材（例えばシリコン）と実装基板を構成する他の基材（例えば樹脂）の熱膨張率に大きな差が存在し、半導体部品に反りが生じた場合でも、基材が半田バンプの形成面に凹状をなしていることから、半田バンプに蓄積される疲労を小さく抑えることができるので、他の基材に実装された半導体部品が他の基材から受ける応力を抑制することができる。

この理由は、高温環境下において、樹脂の膨張あるいはヤング率の低下により半導体部品はその外寸が大きくなるので、半導体部品の反りは解消され、ひいては半導体部品と実装基板の熱膨張の差分が低減されることに起因する。

本発明の請求項４に係る半導体パッケージは、前述した第一の半導体部品の半田バンプによって、半導体部品が実装基板に実装されたものであり、特に、半導体部品を構成する基材をシリコン、実装基板を構成する基材を樹脂としたものである。前述したように、半導体部品の基材が半田バンプを配した面側に凹状をなす構成とされているので、半導体部品を構成する基材としてシリコンを、実装基板を構成する基材として樹脂を用い、両基材の間に熱膨張係数に大きな差が存在し、半導体部品に反りが生じた場合でも、半田バンプに蓄積される疲労を小さく抑えることができる。ゆえに、本発明によれば、半田バンプの破壊などを防止できる電子部品［半導体部品を他の基材（実装基板）に実装してなるもの］が得られる。

したがって、請求項１乃至３の構成とした半導体部品はいずれも、例えば温度の上昇や下降（温度サイクル）が加わった際に、半田バンプに蓄積される歪みの量を軽減できるので、半田バンプの疲労寿命を延ばすことが可能となり、ひいては半導体パッケージなどの半導体部品の疲労寿命の改善が図れる。これは、半導体部品を実装基板に実装した際に両者間の導通特性の安定化をもたらすことから、本発明は、断線不良を起こさず、半田バンプの破壊を防止できる電子部品、例えば落下衝撃や振動といったメカニカルな力をも吸収できる電子部品などの提供に寄与する。

以下では、本発明に係る電子部品の一実施形態を図面に基づいて説明する。

（第一の実施形態）
図１は、本発明に係る半導体部品の一例を示す部分断面図であり、２個の半田バンプが例示された領域を示す。
図１に示した半導体部品１０は、ウェハ状の基材（厚さＴ）１１をなす一方の面側に配された複数個（図１では２個）の第一導電部１２と、これらの基材１１および第一導電部１２を被覆してなる第一絶縁部（厚さｔ_１ ）１３と、第一導電部１２に接続された第二導電部１４と、基材１１、第一絶縁部１３および第二導電部１４を封止する第二絶縁部（厚さｔ_２ ）１６と、この第二絶縁部１６を貫通して形成され、第二導電部１４に電気的に接続された頂部の上面に半田バンプ１７を配する第三導電部１５と、基材１１をなす他方の面側に配された第三絶縁部（厚さｔ_３ ）１８とを備えてなる。そして、この基材１１は、半田バンプ１７を配した面側（図１の紙面上方）に凹状をなしていることを特徴としている。

図１の半導体部品１０は特に、基材１１の一方の面側に配された第一絶縁部１３と第二絶縁部１６を合計した厚さ（ｔ_１＋ｔ_２）が、基材１１の他方の面側に配された第三絶縁部１８の厚さｔ_３ より大きい場合を示している。厚さがこのような関係にある場合には、第一絶縁部１３、第二絶縁部１６および第三絶縁部１８を構成する例えば樹脂材料として、同じ物性の樹脂材料を使用することができる。第三絶縁部１８の厚さｔ_３ に比べて第一絶縁部１３と第二絶縁部１６を合計した厚さ（ｔ_１＋ｔ_２）の方を大きく設計したことにより、自ずと基材１１はその一方の面側に凹状をなすような形態が得られる。ただし、第一絶縁部１３、第二絶縁部１６および第三絶縁部１８を構成する樹脂材料として、異なる物性の樹脂材料を使用しても構わないことは言うまでもない。

半導体部品１０を構成する基材１１として例えばシリコン（線膨張係数は（１００）面では２．６ｐｐｍ／℃）を用い、図示しない実装基板を構成する他の基材として例えば樹脂（エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、フッ素樹脂、フェノール樹脂、ポリフェニレンオキサイド樹脂、若しくは液晶ポリマー、又はこれらにガラス繊維、ガラス織布、ガラス不織布を混ぜた材料など：線膨張係数は１０〜４０ｐｐｍ／℃）を使用した場合には、両者のの熱膨張率に大きな差が存在することから、温度の上昇や下降（温度サイクル）が加わると、両者間を機械的および電気的に接続する部材として働く半田バンプ１７には、両者の熱膨張率の差に依存した応力が生じる。

しかしながら、本発明に係る半導体部品１０においては、基材１１が半田バンプ１７を配した面側（図１の紙面上方）に凹状をなしているので、たとえ基材１１に反りが発生したとしても、反り方向が半田バンプを形成した面に凹状としてあるので、半田バンプに蓄積される応力を小さく抑えることが可能となる。この理由は、高温環境下において、樹脂の膨張あるいはヤング率低下により半導体部品（半導体パッケージなど）１０の反りは解消される傾向（半導体部品の外寸が大きくなるため）をとるので、この半導体部品１０を実装する不図示の実装基板（樹脂や金属からなる基材を用いてなり、線膨張係数がシリコンに比べて一桁程度大きい）の熱膨張との差分がより低減されるためである。
したがって、半田バンプ１７に蓄積される疲労を小さく抑えられるので、他の基材（実装基板）に実装された半導体部品１０は他の基材から受ける応力を抑制できることから、図１に示した半導体部品１０は電気的かつ機械的に長期信頼性に優れた接続をもたらす。

（半導体パッケージ）
ここでは、本発明に係る半導体部品１０として、配線基板（インタポーザ）を使用しないウェハレベルＣＳＰを例にとり説明したが、それ以外のパッケージ、すなわちインタポーザを使用する半導体パッケージにおいても、上述した基材１１が半田バンプ１７を配した面側（図１の紙面上方）に凹状をなすという、本発明に係る構成は有効に働く。

（基材）
以上では、半導体部品を構成する基材１１としてシリコン（Ｓｉ）を例として説明したが、本発明はシリコン（Ｓｉ）系の材料に限定されるものではない。半導体デバイスの分野で広く使われている他の材料、例えばガリウム砒素（ＧａＡｓ）系や、インジウムリン（ＩｎＰ）系、ガリウムリン（ＧａＰ）系、ガリウムナイトライド（ＧａＮ）系、ガリウムテルル（ＧａＴｅ）系、亜鉛セレン（ＺｎＳｅ）系、シリコンカーバイド（ＳｉＣ）系などにも、上述した基材１１が半田バンプ１７を配した面側（図１の紙面上方）に凹状をなすという、本発明に係る構成は本発明に係る構成は有効に働く。

（導電部）
本発明に係る半導体部品は、少なくとも３つの導電部、すなわち第一導電部、第二導電部および第三導電部を備えている。第一導電部は、基材上に設けられた半導体デバイスの入出力端子に相当し、電力ラインおよび信号ラインの端子部として機能するものである。第二導電部は、半導体パッケージの配線に相当し、第一導電部と第三導電部とを電気的に接続するものであり、第一導電部を再配置するために用いられる。第三導電部は、第二導電部と半田バンプとを電気的に接続するものである。第二導電部上に直接、半田バンプを設ける場合には不要となるが、意図的に第三導電部を設けてもよい。

（半田バンプ）
半田バンプは、半導体パッケージの端子に相当し、半導体パッケージなどの半導体部品を構成する一方の基材と、実装基板を構成する他方の基材とを、電気的かつ機械的に接続するものである。半田の材料としては、スズ鉛（ＳｎＰｂ）の他に、各種のＰｂフリー半田（ＳｎＡｇＣｕ、ＳｎＺｎＢｉ、ＳｎＩｎＢｉなど）を用いても、上述した基材１１が半田バンプ１７を配した面側（図１の紙面上方）に凹状をなすという、本発明に係る構成は本発明に係る構成は有効に働くことは言うまでもない。

（絶縁部）
本発明に係る半導体部品は、少なくとも３つの絶縁部、すなわち第一絶縁部、第二絶縁部および第三絶縁部を備えている。第一絶縁部は、半導体デバイスの表面を保護するとともに、第二導電部との絶縁性を確保するものである。第二絶縁部は、第二導電部を電気的、機械的および化学的に保護するものであり、本発明ではパッケージの熱膨張率の増大やパッケージの凹形状を制御する役目も担っている。第三絶縁部は、半導体デバイスの裏面を保護するとともに、、本発明ではパッケージの熱膨張率の増大やパッケージの凹形状を制御する役目も担っている。

図２は、本発明に係る半導体部品の他の一例を示す部分断面図であり、２個の半田バンプが例示された領域を示す。図２の半導体部品は、導電部の区分のみ前述した図１と異なる例であり、他の構成要素は同一である。
図２において、一方の（左側に位置する）構成例は、第三導電部１５’が半田バンプ１７’と一体化した場合であり、第三導電部１５’に引き続き半田バンプ１７’が同じ材料で連続して形成されるので、両者の間には界面が存在しない形態が得られる。他方の（右側に位置する）構成例は、第三導電部１５”が第二導電部１４、半田バンプ１７”の何れとも異なる材料からなる場合であり、第三導電部１５”を取り囲む第二絶縁部１６との機械的な関係から好ましい材料が選定できる。また、他方の構成例とした場合には、第三導電部１５”をその厚さ方向に組成変調させることにより、第二導電部１４や半田バンプ１７”との界面における電気的な改善も図れる。

（第二の実施形態）
図３は、本発明に係る半導体部品の他の一例を示す部分断面図であり、図１と同様に２個の半田バンプが例示された領域を示す。図３の半導体部品２０は特に、基材２１の一方の面側に配された第一絶縁部２３と第二絶縁部２６を合計した厚さ（ｔ_１＋ｔ_２）が、基材２１の他方の面側に配された第三絶縁部２８の厚さｔ_３ より小さい場合を示しており、他の点は実施例１と同様である。

図３に示すような厚さの関係をもつ場合には、図１に示した第一絶縁部１３および第二絶縁部１６を構成する樹脂材料と、第三絶縁部１８を構成する樹脂材料とにそれぞれ異なる樹脂材料を使用するか、あるいは同じ樹脂材料を用いる場合は硬化条件を変えて、第三絶縁部１８のヤング率をより小さくするとよい。その結果、第三絶縁部１８の厚さｔ_３ が第一絶縁部１３と第二絶縁部１６を合計した厚さ（ｔ_１＋ｔ_２）より大きく設計したとしても、自ずと基材２１はその一方の面側に凹状をなすような形態が得られる。

（第三の実施形態）
図４は、本発明に係る半導体部品の他の一例を示す部分断面図であり、図１と同様に２個の半田バンプが例示された領域を示す。図４の半導体部品３０は特に、基材３１の一方の面側に配された第二絶縁部３６の厚さｔ_２ を極端に大きくした場合を示しており、他の点は実施例１と同様である。

図４に示すような厚さの関係をもつ場合には、第二絶縁部３６の厚さｔ_２ を調整することにより、基材３１がその一方の面側へ凹状をなす度合いを自由にかつ精度良く制御することが可能となるので好ましい。なお、図４においては、第二絶縁部３６が１つの部材から一層をなすように図示したが、１つの部材あるいは異なる部材を用いてなる単層を複数重ねて設けた積層体という形態としても構わない。

（第四の実施形態）
図５は、本発明に係る半導体部品の他の一例を示す部分断面図であり、図１と同様に２個の半田バンプが例示された領域を示す。図５の半導体部品４０は特に、図１における第三絶縁部１８に相当するような部材は一切配されておらず、基材４１の他方の面側は露出した状態をなしており、他の点は実施例１と同様である。

図５に示すような厚さの関係をもつ場合には、第一絶縁部４３および第二絶縁部４６を構成する例えば樹脂材料として、同じ物性の樹脂材料を使用することができる。第一絶縁部４３の厚さｔ_１ と第二絶縁部４６の厚さｔ_２ とを適宜調整して設計することにより、自ずと基材１１はその一方の面側に凹状をなすような形態が得られる。ただし、第一絶縁部４３および第二絶縁部４６を構成する樹脂材料として、異なる物性の樹脂材料を使用しても構わないことは言うまでもない。

本発明によれば、実装後の半導体部品に反りが生じた場合でも、半導体部品を構成する基材が半田バンプの形成面側に凹状をなすことにより、半田バンプに蓄積される疲労を小さく抑え、ひいては他の基材（実装基板）に実装された半導体部品が他の基材から受ける応力を抑制できる。よって、本発明は半田バンプの破壊などを防止できる電子部品（半導体部品を他の基材（実装基板）に実装してなるもの）やこの電子部品を搭載してなる電子装置の提供に寄与する。本発明は、外部からの熱的な影響や機械的な衝撃などを受けやすい商品、例えば携帯電話やビデオカメラにおいて、耐衝撃性の改善や長期信頼性の向上をもたらす。

本発明に係る半導体部品の一例を示す部分断面図である。 本発明に係る半導体部品の他の一例を示す部分断面図である。 本発明に係る半導体部品の他の一例を示す部分断面図である。 本発明に係る半導体部品の他の一例を示す部分断面図である。 本発明に係る半導体部品の他の一例を示す部分断面図である。 従来の半導体部品の一例を示す部分断面図である。

符号の説明

１０、２０、３０、４０ 半導体部品、１１、２１、３１、４１ 基材、１２、２２、３２、４２ 第一導電部、１３、２３、３３、４３ 第一絶縁部、１４、２４、３４、４４ 第二導電部、１５、１５’、１５”、２５、３５、４５ 第三導電部、１６、２６、３６、４６ 第二絶縁部、１７、１７’、１７”、２７、３７、４７ 半田バンプ、１８、２８、３８ 第三絶縁部。

Claims (4)

1. ウェハ状の基材をなす一方の面側に配された複数個の第一導電部と、前記基材および前記第一導電部を被覆してなる第一絶縁部と、前記第一導電部に接続された第二導電部と、前記基材、前記第一絶縁部および前記第二導電部を封止する第二絶縁部と、前記第二絶縁部を貫通して形成され、前記第二導電部に電気的に接続された頂部の上面に半田バンプを配する第三導電部と、前記基材をなす他方の面側に配された第三絶縁部とを備えた半導体部品であって、
   前記基材の熱膨張率は、前記半導体部品を実装するための実装基板を構成する他の基材に比べて小さく、かつ、前記基材は、前記半田バンプを配した面側に凹状をなしていることを特徴とする半導体部品。
2. 前記第三絶縁部の膜厚は、前記第一絶縁部と前記第二絶縁部の合計膜厚より小さいことを特徴とする請求項１に記載の半導体部品。
3. 前記第三絶縁部のヤング率は、前記第一絶縁部と前記第二絶縁部のヤング率より小さいことを特徴とする請求項１に記載の半導体部品。
4. 請求項１乃至３のいずれか１項に記載の半導体部品を備えた半導体パッケージであって、
   前記半導体部品の半田バンプにより該半導体部品が実装基板に実装されており、かつ、前記半導体部品を構成する基材がシリコン、前記実装基板を構成する基材が樹脂、であることを特徴とする半導体パッケージ。

Images