KR950005269B1 - 반도체 패키지 구조 및 제조방법 - Google Patents

반도체 패키지 구조 및 제조방법 Download PDF

Info

Publication number
KR950005269B1
KR950005269B1 KR1019920013590A KR920013590A KR950005269B1 KR 950005269 B1 KR950005269 B1 KR 950005269B1 KR 1019920013590 A KR1019920013590 A KR 1019920013590A KR 920013590 A KR920013590 A KR 920013590A KR 950005269 B1 KR950005269 B1 KR 950005269B1
Authority
KR
South Korea
Prior art keywords
tape
lead
holes
semiconductor package
bus bar
Prior art date
Application number
KR1019920013590A
Other languages
English (en)
Other versions
KR940002981A (ko
Inventor
진호태
홍인표
고창의
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920013590A priority Critical patent/KR950005269B1/ko
Priority to JP5187940A priority patent/JPH06163798A/ja
Publication of KR940002981A publication Critical patent/KR940002981A/ko
Priority to US08/257,168 priority patent/US5432380A/en
Application granted granted Critical
Publication of KR950005269B1 publication Critical patent/KR950005269B1/ko
Priority to US08/684,989 priority patent/US5684328A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

내용없음.

Description

반도체 패키지 구조 및 제조방법
제1도는 종래의 리이드 프레임의 구조도.
제2도(a)는 종래의 테이프용 절단기의 정면도, (b)종래의 테이프용 절단기의 평면도.
제3도는 종래의 테이프 절단후의 테이프 형상도.
제4도는 테이프 절단기에 의해 테이프를 절단한 후 리이드 프레임의 리이드와 버스-바아에 접착하는 방법도.
제5도는 본 발명의 리이드 프레임의 구조도.
제6도는 본 발명의 테이프용 절단기의 확대구조도.
제7도는 본 발명의 테이프 절단후의 테이프 형상도.
제8도(a)는 본 발명의 테이프 절단기에 의해 테이프를 절단한 후 구멍형성방법을 도시한 방법도 (b)는 (a)도의 평면도.
제9도는 본 발명의 구멍이 형성된 리이드 및 버스-바아, 구멍이 형성된 다이접착용 테이프를 이용하여 칩을 접착한 상태를 도시한 형상도.
제10도는 본 발명의 구멍이 형성된 리이드 프레임 및 구멍이 형성된 다이접착용 테이프를 이용하여 수지 봉합한 상태를 도시한 단면도.
본 발명은 반도체 리이드 온 칩(Lead on chip : 이하, LOC라 칭한다.) 패키지를 제조하는데 있어서, 상기 칩을 다이접착용 얇은 테이프를 이용하여 리이드에 접착시, 상기 얇은 테이프와 리이드 사이, 테이프와 버스-바아 사이 및 테이프와 칩사이에 버블(bubble)이 발생하는 것을 방지하여 와이어 단락 및 패키지 파손을 방지할 수 있는 반도체 패키지 구조 및 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 트랜지스터, 다이오드, IC등의 허어메틱 시일용기를 칭하는 것으로써, 반도체 제품에서는 반도체 표면에 습기나 먼지 따위의 불순물이 묻어있으면, 특성이 열화하기 때문에 허어메틱시일 케이스에 넣어서 밀봉한다. 플레이너와 같이 표면안정화가 되어 있는 것에서는 반드시 허어메틱시일을 하지 않고 에폭시 수지 따위로 모울드한 것도 있는데, 이 경우에도 역시 패키지라 칭한다. 패키지는 반도체 표면을 외부의 습기나 불순물로부터 보호할 뿐만 아니라, 내부의 펠렛이나 가느다란 리이드선에 외부로부터 직접 인장력이 가해지는 것을 방지한다. 또한, 파워트랜지스터등에서는 접합부에 발생한 열을 효과적으로 발산시키기 위해서 패키지 설계를 적절하게 하는 것이 중요하다. 그런데, 메사형이나 플레이너형과 같은 확산형 계통의 트랜지스터에서는 보통다이 자체가 콜렉터 접속이 된다.
이를 다이본딩 즉, 다이접착이라 한다.
종래의 반도체 LOC 패키지의 다이접착방법은, 리이드 프레임의 리이드와 버스-바아가 평탄한 구조를 채택하고 있으며, 우선 다이접착용 얇은 테이프를 상기 리이드와 버스-바아의 규격(크기)에 맞도록 잘라서 접착한 후 열을 가하고, 상기 리이드와 버스-바아에 접착되어 있는 얇은 테이프의 후면에 칩을 접착시키는 제조방법을 적용하고 있다.
즉, 제1도 내지 제3도에 도시한 바와 같이, 종래의 테이프 절단기(1)는(여기서는 칼날형태를 채택하는 것을 예로든다. 펀치식이 채택되는 것도 본 발명의 범주에 속하는 것은 물론이다.) 몸체(2)의 양측에 칼날(3)을 형성하여 단순히 소정크기의 테이프(4)로 절단하는 역할을 하였고, 이와같이 절단된 테이프(4)를 리이드(5)와 버스-바아(6)에 접착한 후 상기 리이드(5)와 버스-바아(6)에 접착되지 않은 테이프(4)의 면에 칩을 접착시키는 것이다. 이렇게하면, 상기 칩과 리이드 프레임(7)이 접착된 것과 동일한 효과를 나타낼 수 있다.
그러나, 이와같은 종래의 LOC 반도체 패키지 구조에 있어서는 몇가지 문제점이 있었다. 즉, 다이접착용 얇은 테이프(4)와 리이드 프레임(7)의 리이드(5) 및 버스-바아(6)를 접착하는 과정에 있어서는, 평탄한 리이드 프레임(7)의 리이드(5) 및 버스-바아(6)와 다이접착용 얇은 테이프(4) 사이에 존재하는 공기가 외부로 잘 빠져나가지 못하게 된다.
이에 따라, 이 공기가 테이프(4)와 리이드(5) 및 버스-바아(6)가 접착하는 동안에 내부에 그대로 존재함으로써 버블을 형성하게 된다. 또한, 다이를 얇은 테이프(4)에 접착하는 과정에 있어서도, 상기 얇은 테이프(4)와 칩사이에 존재하는 공기가 외부로 유출될 통로(구멍)가 없기 때문에 내부에 그대로 존재함으로써 버블을 형성하게 된다. 특히, 칩과 테이프(4)의 가장자리에 존재하는 공기는 용이하게 외부로 빠져나가지만, 상기 칩과 테이프(4)의 중간부위에 존재하는 공기는 외부로 빠져나가는 유출속도가 칩이 테이프(4)에 접착되는 속도에 비해 느리기 때문에, 주로 버블은 칩과 테이프(4)의 중간주위에 존재하게 된다. 이 때문에, 와이어 본딩시 와이어 단락의 유발을 초래하고, 패키지 봉합 즉, 모울딩 후 상기 버블의 영향으로 패키지가 파손된다는 단점이 있다.
본 발명은 이와같은 종래의 문저점을 감안하여 이루어진 것으로서, 본 발명의 목적은, 얇은 테이프와 리이드 프레임에 있어서의 평탄한 구조의 리이드 및 버스-바아에 각각 구멍을 형성하여서, 이 얇은 테이프와 리이드 및 버스-바아에 존재하는 공기 그리고 얇은 테이프와 칩사이에 존재하는 공기가 용이하게 외부로 유츌되도록 함으로써 버블형성을 방지하여 와이어 단락을 방지함과 동시에 패키지 파손을 방지할 수 있는 반도체 패키지 및 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 반도체 패키지는, 반도체 리이드 프레임의 리이드 및 버스-바아와, 상기 리이드 및 버스-바아에 접착되도록 테이프 절단기에 의해 일정크기 만큼씩 절단되는 테이프와, 상기 테이프의 후면에 접착되는 칩으로 이루어진 반도체 패키지에 있어서, 상기 리이드와 버스-바아에는 펀칭 또는 에칭동작에 의해서 일정직경을 갖는 구멍을 복수개 형성시키고, 상기 테이프에는 테이프 절단기에 부착된 복수개의 핀에 의해 일정직경을 갖는 구멍을 복수개 형성시킨 것을 특징으로 한다.
또한, 상기 테이프 절단기는 몸체의 사면(四面)에 형성되어 있는 칼날간에 얇은 플레이트를 고정배치하고, 상기 플레이트에는 핀을 지지하기 위한 복수개의 구멍을 형성시키며, 상기 핀의 하부에는 솔레노이드의 동작에 의해 제어되는 스프링을 배설한 것을 특징으로 한다.
또한, 본 발명에 의한 반도체 패키지 제조방법은, 리이드와 버스-바아에 복수개의 구멍이 형성되어 있는 리이드 프레임을 테이프 접착영역까지 이송시키고, 상기 테이프를 테이프 절단기를 이용하여 절단함과 동시에 복수개의 구멍을 형성하고, 상기 리이드 프레임의 리이드와 버스-바아에 절단기에 의해 절단됨과 동시에 구멍이 형성된 테이프를 접착시키고, 상기 테이프가 접착된 리이드 프레임을 접착영역까지 이동하여서 웨이퍼로부터 분리시킨 상기 칩을 테이프의 후면에 접착시킨 후 히터에 의해 일정온도의 열을 가하고 와이어 본딩후 모울딩을 행하는 것을 특징으로 한다.
이하, 본 발명을 첨부도면을 참조하여 상세히 설명한다.
제5도 내지 제10도가 본 발명을 설명하기 위한 도면으로써, 제5도 내지 제10도에 있어서, 리이드(5), 버스-바아(6) 및 테이프(4)에 소정지름을 갖는 복수개의 구멍(8)(9)(10)이 형성되어 있다.
이는 다이접착시 그 내부에 존재하는 공기가 다이접착이전에 신속하게 외부로 배출되도록 하는 일종의 공기통로 역할을 할 수 있도록 하는 것이다.
이때, 상기 테이프(4)에 복수개의 구멍을 형성하기 위한 장비인 테이프 절단기(1)가 제6도에 도시한 바와 같으며, 절단기 몸체(2)의 사면에 날카로운 칼날(3)이나 펀칭이 형성되어 테이프(4)가 절단되도록 하는 것은 종래와 동일하나, 상기 테이프 절단기(1)의 칼날(3)간에 얇은 플레이트(11)를 설치하여 고정시키고 또한, 상기 플레이트(11)에는 날카로운 핀(12)이 끼워져서 지지될 수 있도록 복수개의 구멍(도시하지 않음)이 형성된다.
이와같이 하면, 결국 상기 플레이트(11)에 의해 핀(12)이 유동되지 않도록 지지되는 것이다. 또한, 상기 핀(12)의 하부에는 탄성력을 갖는 스프링(13)이 배설되어 있고, 이 스프링(13)은 통상의 솔레노이드(도시하지 않음)와 접속되어서 상기 솔레노이드에 의한 온.오프 동작에 의해 상기 스프링(13)이 상하로 압축 또는 팽창함으로써 핀(12)도 이에 연동되어 테이프(4)에 구멍이 형성되도록 한다.
물론 상기 테이프(4)를 제4도에 도시한 바와 같이, 롤(14)에서 또다른 롤(15)로 감기도록 이동하면서 히터(16)에 의한 열을 받음과 동시에 상기 테이프(4) 하부에 위치하는 테이프 절단기(1)에 의해 연속적으로 소정크기 만큼씩 절단된다.
한편, 리이드 프레임(7)의 리이드(5)와 버스-바아(6)에는 펀칭(스탬핑) 또는 에칭동작에 의해서 복수개의 구멍(8)(9)을 형성토록하며 이와같이 구멍이 형성된 전체적인 구조도가 제9도에 도시한 바와같다.
이때 상기 리이드(5)에 형성되는 구멍(8)의 지름(ψ)은 리이드(5)의 폭보다 작도록하고 버스-바아(6)에 형성되는 구멍(9)의 지름(ψ)은 버스-바아(6)의 폭보다 작도록 하는 것은 당연하다.
또한, 상기 다이접착용 얇은 테이프(4)에 형성되는 복수개의 구멍(10)의 지름(ψ)은 보통 0.01~0.5mm이내의 범위가 되도록 핀(12)의 직경을 조정하고, 상기 테이프(4), 리이드(5), 버스-바아(6)에 각각 형성시키는 구멍(10)(8)(9)의 갯수는 각각의 폭, 길이, 넓이 및 두께에 따라 적절하게 조절한다.
이는 너무 작게 구멍을 형성하면 내부의 공기가 외부로 양호하게 배출되지 못하고, 구멍의 갯수가 너무 많으면 리이드 프레임(7)이 변형될 염려가 있음은 물론, 가공상 난점이 있고, 자칫 리이드 프레임(7)과 칩(17)이 쇼트될 우려가 있기 때문이다.
상술한 바와 같은 동작을 포함하여 씨모셋 접착용 테이프를 사용하는 패키지 제작공정을 설명하면 다음과 같다.
먼저, 각각의 리이드(5)와 버스-바아(6)에 복수개의 구멍(8)(9)이 형성되어 있는 리이드 프레임(7)을 얇은 테이프(4)를 접착하기 위한 영역까지 이송시킨다.
다음에, 상기 다이접착용 얇은 테이프(4)를 테이프 절단기(1)에 의해 절단함과 동시에 상술한 바와 같이 테이프 절단기(1)에 부착된 복수개의 핀(12)에 의해 구멍(10)형성 동작이 행해진다. 다음에, 상기 얇은 테이프(4)를 접착하기 위한 영역까지 이송이 완료된 리이드 프레임(7)의 리이드(5)와 버스-바아(6)에 상기 얇은 테이프(4)를 접착시킨다.
이에따라 상기 리이드(5) 및 버스-바아(6)와 테이프(4) 사이에 존재하여 정체될 염려가 있던 공기가 리이드(5), 버스-바아(6), 테이프(4)에 각각 형성되어 있는 구멍(8)(9)(10)을 통해서 신속하게 외부로 배출된다.
다음에, 히터(16)를 이용하여 대략 250℃이내의 열을 가한다. 다음에, 테이프(4)가 접착된 리이드 프레임(7)을 재차 칩(17) 접착영역까지 이송시킨다. 다음에, 상기 칩(17)을 웨이퍼로부터 분리시켜서 이 분리된 칩(17)을 상기 얇은 테이프(4)의 후면에 접착시킨다.
이에따라, 상기 칩(17)과 테이프(4)가 서로 접착됨으로써 칩(17)과 테이프(4) 사이에 발생하여 정체될 염려가 있던 공기가 상기 테이프(4)에 형성되어 있는 구멍(10)을 통해서 신속하게 외부로 배출된다.
다음에, 상술한 바와 마찬가지로 대략 250℃이내의 열을 가한다. 다음에, 통상적인 금선을 연결하고(와이어 본딩), 수지봉합(모울딩)을 행한다.
한편, 써모-플라스틱 접착용 테이프를 사용하는 패키지 제작공정은 다음과 같다.
먼저, 복수개의 구멍(10)이 형성된 테이프(4)가 버스-바아(6) 및 리이드(5)에 각각 구멍(8)(9)이 형성된 리이드 프레임(7)에 미리 접착되어 있는 일체형 리이드 프레임(제9도)이 다이접착부까지 이송되면, 웨이퍼로부터 분리된 다이가 테이프(4)에 접착되면서 구멍(8)(9)(10)을 통해서 내부 공기가 외부로 배출된다. 이 후 대략 250℃이내의 열을 가한후, 금선연결을 행하고 수지봉합한다.
한편, 상기 써모-셋 접착용 테이프와 써모 플라스틱 접착용 테이프를 사용하는 패키지 제작공정에 있어서의 수지봉합시, 모울딩 콤파운드는 리이드 프레임(7)의 리이드(5) 및 버스-바아(6)에 형성되어 있는 구멍(8)(9)에까지 차들어가기 때문에 상기 리이드(5)와 버스-바아(6)를 지지하는 역할을 수행한다.
이와같이 본 발명의 반도체 패키지 구조 및 제조방법에 의하면, 반도체 LOC리이드 프레임의 리이드와 버스-바아에 복수개의 구멍을 형성시켜서 다이접착용 얇은 테이프 접착시 발생하는 버블을 제거하므로, 와이어 본딩시 와이어의 단락을 방지하고, 모울딩 즉, 수지봉합시 모울딩 콤파운드가 리이드와 버스-바아에 형성되어 있는 복수개의 구멍까지 차들어가서 상기 리이드 버스-바아를 지지해 줌으로서 패키지의 신뢰성을 향상시키는 것은 물론, 상기 다이접착용 얇은 테이프에 복수개의 구멍을 형성시켜서 다이접착시 발생되는 버블이 외부로 신속히 배출되도록 함으로써 내부버블에 의한 패키지의 파손을 방지하는 등의 커다란 효과가 있는 것이다.

Claims (7)

  1. 반도체 리이드 프레임(7)의 리이드(5) 및 버스-바아(6)와, 상기 리이드(5) 및 버스-바아(6)에 접착되도록 테이프 절단기(1)에 의해 일정크기 만큼씩 절단되는 테이프(4)와, 상기 테이프(4)의 후면에 접착되는 칩(17)으로 이루어진 반도체 패키지에 있어서, 상기 리이드(5)와 버스-바아(6)에는 펀칭 또는 에칭동작에 의해서 일정 직경을 갖는 구멍(8)(9)을 복수개 형성시키고, 상기 테이프(4)에는 일정직경을 갖는 구멍(10)을 복수개 형성시킨 것을 특징으로 하는 반도체 패키지 구조.
  2. 제1항에 있어서, 상기 리이드(5)에 형성되는 구멍(8)의 지름은 리이드(5)의 폭보다 작도록 하는 것을 특징으로 하는 반도체 패키지 구조.
  3. 제1항에 있어서, 상기 버스-바아(6)에 형성되는 구멍(9)의 지름은 버스-바아(6)의 폭보다 작도록 하는 것을 특징으로 하는 반도체 패키지 구조./
  4. 제1항에 있어서, 상기 테이프(4)에 형성되는 구멍(10)의 지름은 보통 0.01~0.5mm이내의 범위가 되도록 하는 것을 특징으로 하는 반도체 패키지 구조.
  5. 제1항에 있어서, 상기 구멍(10)은 테이프 절단기(1)에 고정되는 플레이트(11)에 형성되어 있는 복수개의 구멍에 끼워지는 형태로 지지되는 복수개의 핀(12)에 의해 형성된 것을 특징으로 하는 반도체 패키지 구조.
  6. 제5항에 있어서, 상기 핀(12)의 하부에는 스프링(13)이 배치되고, 이 스프링(13)에는 온, 오프 동작하는 솔레노이드가 접속된 것을 특징으로 하는 반도체 패키지 구조.
  7. 리이드(5)와 버스-바아(6)에 복수개의 구멍(8)(9)이 형성되어 있는 리이드 프레임(7)을 테이프(4) 접착영역까지 이송시키고, 상기 테이프(4)를 절단함과 동시에 복수개의 구멍(10)을 형성하고, 상기 구멍(8)(9)이 형성된 리이드 프레임(7)의 리이드(5)와 버스-바아(6)에 구멍(10)이 형성된 테이프(4)를 접착시키고, 상기 테이프(4)가 접착된 리이드 프레임(7)을 칩(17)의 접착영역까지 이송하여 웨이퍼로부터 분리시킨 상기 칩(17)을 상기 테이프(4)의 후면에 접착시킨후, 히터(16)에 의해 일정온도의 열을 가하고 와이어 본딩후 모울딩을 행하는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1019920013590A 1992-07-29 1992-07-29 반도체 패키지 구조 및 제조방법 KR950005269B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920013590A KR950005269B1 (ko) 1992-07-29 1992-07-29 반도체 패키지 구조 및 제조방법
JP5187940A JPH06163798A (ja) 1992-07-29 1993-07-29 半導体パッケージ及びその製造方法
US08/257,168 US5432380A (en) 1992-07-29 1994-06-09 Apparatus for tape-mounting a semiconductor device
US08/684,989 US5684328A (en) 1992-07-29 1996-07-22 Semiconductor chip package using improved tape mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920013590A KR950005269B1 (ko) 1992-07-29 1992-07-29 반도체 패키지 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR940002981A KR940002981A (ko) 1994-02-19
KR950005269B1 true KR950005269B1 (ko) 1995-05-22

Family

ID=19337177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013590A KR950005269B1 (ko) 1992-07-29 1992-07-29 반도체 패키지 구조 및 제조방법

Country Status (3)

Country Link
US (2) US5432380A (ko)
JP (1) JPH06163798A (ko)
KR (1) KR950005269B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
KR100450004B1 (ko) 1994-12-26 2004-09-24 히다치 가세고교 가부시끼가이샤 필름 형상의 유기 다이본딩재의 라미네이트 방법,다이본딩 방법, 라미네이트 장치, 다이본딩 장치, 반도체장치 및 반도체 장치의 제조 방법
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
TW310481B (ko) * 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
TW315491B (en) * 1995-07-31 1997-09-11 Micron Technology Inc Apparatus for applying adhesive tape for semiconductor packages
US6281044B1 (en) 1995-07-31 2001-08-28 Micron Technology, Inc. Method and system for fabricating semiconductor components
EP0762157A3 (en) * 1995-09-04 1997-08-13 Nec Corp Optical integrated circuit and its manufacturing process
US6099678A (en) * 1995-12-26 2000-08-08 Hitachi Chemical Company Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US5907184A (en) 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
US5763945A (en) * 1996-09-13 1998-06-09 Micron Technology, Inc. Integrated circuit package electrical enhancement with improved lead frame design
WO1998020554A1 (en) * 1996-11-06 1998-05-14 Micron Technology, Inc. Apparatus for applying adhesive tape for semiconductor packages
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
EP1524694A1 (en) * 1997-07-18 2005-04-20 Hitachi Chemical Co., Ltd. Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame
WO1999041783A1 (de) * 1998-02-12 1999-08-19 Siemens Aktiengesellschaft Halbleiterbaugruppe
US6239480B1 (en) 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
JP4256502B2 (ja) * 1998-11-12 2009-04-22 新光電気工業株式会社 半導体装置用リードフレームと半導体装置
JP3397725B2 (ja) * 1999-07-07 2003-04-21 沖電気工業株式会社 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
KR100490493B1 (ko) * 2000-10-23 2005-05-19 앰코 테크놀로지 코리아 주식회사 반도체 칩 고정 방법
JP5042414B2 (ja) * 2001-04-24 2012-10-03 株式会社日立製作所 プラズマディスプレイ装置
SG119195A1 (en) * 2003-08-01 2006-02-28 Micron Technology Inc Semiconductor component having chip on board leadframe and method of fabrication
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
CN104835756B (zh) * 2014-02-08 2017-12-15 无锡华润安盛科技有限公司 一种在芯片封装过程中使用的卸料块座

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3669333A (en) * 1970-02-02 1972-06-13 Western Electric Co Bonding with a compliant medium
JPS6038825A (ja) * 1983-08-11 1985-02-28 Sumitomo Metal Mining Co Ltd テ−プ貼着装置
JPS62219463A (ja) * 1986-03-20 1987-09-26 Toshiba Battery Co Ltd 二価酸化銀電池用正極合剤
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
JP2539432B2 (ja) * 1987-05-27 1996-10-02 株式会社日立製作所 樹脂封止型半導体装置
JP2645257B2 (ja) * 1987-06-27 1997-08-25 幹夫 吉松 補強基板付き装飾体
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
JPH0674486B2 (ja) * 1987-08-18 1994-09-21 株式会社神戸製鋼所 熱間加工性に優れた高硬度焼結高速度鋼鋼塊
JPS6454545A (en) * 1987-08-25 1989-03-02 Nec Corp Remote debug device
JPH01132149A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 樹脂封止型半導体装置
JP2664232B2 (ja) * 1988-01-22 1997-10-15 株式会社日立製作所 樹脂封止型半導体装置
JPH01293642A (ja) * 1988-05-23 1989-11-27 Mitsubishi Electric Corp 半導体装置
JP2673442B2 (ja) * 1988-07-19 1997-11-05 キヤノン株式会社 容器の蓋などの開閉装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
US5108536A (en) * 1990-03-30 1992-04-28 Advanced Micro Devices, Inc. Lead cut and tape attach apparatus
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
US5227661A (en) * 1990-09-24 1993-07-13 Texas Instruments Incorporated Integrated circuit device having an aminopropyltriethoxysilane coating
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
JP4088056B2 (ja) * 2001-10-15 2008-05-21 カルソニックコンプレッサー株式会社 気体圧縮機

Also Published As

Publication number Publication date
US5432380A (en) 1995-07-11
US5684328A (en) 1997-11-04
KR940002981A (ko) 1994-02-19
JPH06163798A (ja) 1994-06-10

Similar Documents

Publication Publication Date Title
KR950005269B1 (ko) 반도체 패키지 구조 및 제조방법
EP1315605B1 (en) Mold and method for encapsulating an electronic device
US5256598A (en) Shrink accommodating lead frame
US20080003718A1 (en) Singulation Process for Block-Molded Packages
JP3837215B2 (ja) 個別半導体装置およびその製造方法
US6858470B1 (en) Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
KR100781149B1 (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
US7470978B2 (en) Sawn power package and method of fabricating same
US20010033011A1 (en) Semiconductor package having a die pad with downward-extended tabs
US7498665B2 (en) Integrated circuit leadless package system
US9000570B2 (en) Semiconductor device with corner tie bars
US7002239B1 (en) Leadless leadframe packaging panel featuring peripheral dummy leads
US20160307831A1 (en) Method of making a qfn package
US6344161B1 (en) Device encapsulation process utilizing pre-cut slots in flexible film substrate
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
EP4113599A1 (en) Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device
JPH1079463A (ja) 半導体装置製造用切断装置
KR100206515B1 (ko) 반도체패키지용 다이본딩기
JPH03276667A (ja) 半導体装置
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100199829B1 (ko) 반도체패키지용 리드프레임
JPH09129661A (ja) 成形装置および成形方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR980012383A (ko) 리드프레임의 구조 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee