JP2006148088A - 半導体装置 - Google Patents

Abstract

【課題】不揮発性であって、作成が簡単であり、追記が可能な記憶回路を有する半導体装置及びその作製方法の提供を課題とする。
【解決手段】一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有する半導体装置及びその作製方法を提供する。また、不揮発性であり、作製が簡単であり、追記が可能な記憶回路を有する半導体装置及びその作製方法を提供する。絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子とを有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした電界効果トランジスタである。複数の記憶素子の各々は、第１の導電層と、有機化合物層と、第２の導電層が順に積層された素子である。
【選択図】 図２

Description

本発明は、複数の回路が集積された半導体装置及びその作製方法に関する。また、本発明は、データの送受信が可能な半導体装置及びその作製方法に関する。

近年、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置は、無線チップ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）ともよばれる）とよばれ、既に一部の市場で導入されている（例えば、特許文献１参照）。
特開２００４−２８２０５０号公報

基板上に集積する様々な回路として、データを記憶する記憶回路（単にメモリともよぶ）を設けると、より高機能で、付加価値が高い半導体装置を提供することができる。記憶回路としては、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作成工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作成工程が増加してしまう。

上記の実情を鑑み、本発明は、不揮発性であって、作成が簡単であり、追記が可能な記憶回路を有する半導体装置及びその作製方法の提供を課題とする。

本発明は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有する半導体装置及びその作製方法を提供することを特徴とする。上記特徴により、不揮発性であり、作製が簡単であり、追記が可能な記憶回路を有する半導体装置及びその作製方法を提供する。

本発明の半導体装置は、絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子とを有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした電界効果トランジスタであり、複数の記憶素子の各々は、第１の導電層と、有機化合物層と、第２の導電層が順に積層された素子である。

また、本発明の半導体装置は、絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子及びアンテナとして機能する導電層を有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした電界効果トランジスタであり、複数の記憶素子の各々は、第１の導電層と、有機化合物層と、第２の導電層が順に積層された素子であり、アンテナとして機能する導電層と第１の導電層は同じ層に設けられている。

本発明の半導体装置は、絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子と、アンテナとして機能する導電層が設けられた基板とを有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした電界効果トランジスタであり、複数の記憶素子の各々は、第１の導電層と、有機化合物層と、第２の導電層が積層された記憶素子であり、アンテナとして機能する導電層と、電界効果トランジスタのソース配線又はドレイン配線として機能する導電層は、導電性粒子を介して接続する。

上記構成を有する本発明の半導体装置において、絶縁層は、酸化珪素層であることを特徴とする。また、記憶素子は、光学的作用により導電性が変化することを特徴とする。また、記憶素子は、光学的作用により抵抗値が変化することを特徴とする。また、記憶素子は、電気的作用により抵抗値が変化することを特徴とする。また、記憶素子が含む有機化合物層は、光酸発生剤がドーピングされた共役高分子材料からなることを特徴とする。また、有機化合物層は、電子輸送材料又はホール輸送材料からなることを特徴とする。

本発明の半導体装置は、絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタを１つ又は複数と、電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を１つ又は複数有する。上記構成の半導体装置において、複数の記憶素子の各々が含む一対の導電層の一方は、互いに電気的に接続され、かつ電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする。または、複数の記憶素子の各々が含む一対の導電層の一方は、複数の電界効果トランジスタから選択された１つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、かつ、複数の記憶素子の各々は、互いに異なる電界効果トランジスタに電気的に接続されている。

本発明の半導体装置は、絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタを１つ又は複数と、電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を１つ又は複数と、アンテナとして機能する導電層と、を有し、一対の導電層の一方と、アンテナとして機能する導電層は、同じ層に設けられている。上記構成の半導体装置において、複数の記憶素子の各々が含む一対の導電層のうちの一方は、互いに電気的に接続され、かつ電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする。または、複数の記憶素子の各々が含む一対の導電層の一方は、複数の電界効果トランジスタから選択された１つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、かつ、複数の記憶素子の各々は、互いに異なる電界効果トランジスタに電気的に接続されている。

本発明の半導体装置は、絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタを１つ又は複数と、電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を１つ又は複数と、記憶素子上に設けられ、アンテナとして機能する導電層が設けられた基板と、を有し、アンテナとして機能する導電層は、電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されている。上記構成の半導体装置において、複数の記憶素子の各々が含む一対の導電層のうちの一方は、互いに電気的に接続され、かつ、電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする。または、複数の記憶素子の各々が含む一対の導電層の一方は、複数の電界効果トランジスタから選択された１つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、複数の記憶素子の各々は、互いに異なる電界効果トランジスタに電気的に接続されていることを特徴とする。

なお、複数の記憶素子の各々が含む一対の導電層のうちの一方が互いに電気的に接続されているということは、複数の記憶素子の各々が含む一対の導電層のうちの一方が複数の記憶素子で共通して用いられているということに相当する。

本発明の半導体装置は、第１の絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタと、電界効果トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して電界効果トランジスタのソース領域又はドレイン領域に接続された第１の導電層と、第２の絶縁層と第１の導電層上に設けられた第３の絶縁層と、第３の絶縁層に設けられた開口部を介して第１の導電層に接続された第２の導電層と、第２の導電層に接する有機化合物層と、有機化合物層に接する第３の導電層と、を有する。第２の導電層、有機化合物層及び第３の導電層の積層体は、記憶素子である。

本発明の半導体装置は、第１の絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタと、電界効果トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して電界効果トランジスタのソース領域又はドレイン領域に接続された第１の導電層と、第２の絶縁層と第１の導電層上に設けられた第３の絶縁層と、第３の絶縁層に設けられた開口部を介して第１の導電層に接続された第２の導電層及び第３の導電層と、第２の導電層に接する有機化合物層と、有機化合物層に接する第４の導電層と、を有する。そして、第２の導電層、有機化合物層及び第４の導電層の積層体は、記憶素子であり、第３の導電層は、アンテナである。

本発明の半導体装置は、第１の絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタと、電界効果トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して電界効果トランジスタのソース領域又はドレイン領域に接続された第１の導電層と、第２の絶縁層と第１の導電層上に設けられた第３の絶縁層と、第３の絶縁層に設けられた開口部を介して第１の導電層に接続された第２の導電層と、第２の導電層に接する有機化合物層と、有機化合物層に接する第３の導電層と、第１の導電層と電気的に接続された第４の導電層と、第４の導電層上に設けられた基板と、を有する。第２の導電層、有機化合物層及び第３の導電層の積層体は、記憶素子である。また、第４の導電層は、アンテナである。

また、上記構成を有する表示装置において、記憶素子は、電気的作用により、一対の導電層の間の距離が変化する素子である。これは、電気的作用により、記憶素子にデータの書き込みを行って、記憶素子の一対の導電層を短絡させると、一対の導電層の距離が変化するためである。具体的には、一対の導電層を短絡させた後は、一対の導電層を短絡させる前よりも、一対の導電層の距離は短くなる。

また、有機化合物層は、少なくとも、キャリア輸送性材料を有する。これは、電気的作用によりデータの書き込みを行う際に、キャリアを輸送して、電流を流すことが必要となるためである。また、有機化合物層は、キャリア輸送性材料を有し、その導電率は、１．０×１０^−１５Ｓ・ｃｍ以上であり、１．０×１０^−３Ｓ・ｃｍ以下である。

また、有機化合物層の厚さは５〜６０ｎｍ、好ましくは１０〜２０ｎｍである。これは、有機化合物層の厚さが５ｎｍ以下だと、厚さの制御が困難であり、厚さにバラツキが生じてしまうからである。また、有機化合物層の厚さが６０ｎｍ以上だと、電気的作用によるデータの書き込みに必要な消費電力が高くなってしまうからである。また、より好ましい１０〜２０ｎｍの範囲は、より、有機化合物層の厚さにバラツキが生じにくく、なおかつ、より、消費電力を抑制することができる範囲である。また、基板は、フレキシブル性を有していてもよい。

また、上記構成を有する本発明の半導体装置は、電源回路、クロック発生回路、データ復調／変調回路及びインターフェイス回路から選択された１つ又は複数を有することを特徴とする。

また、本発明の半導体装置の作製方法は、第１の単結晶半導体層と、酸化珪素層からなる絶縁層と、第２の単結晶半導体層が順に積層された基板を用いており、基板の一表面に設けられた第１の単結晶半導体層をチャネル部として複数の電界効果トランジスタを形成するステップと、複数の電界効果トランジスタ上に、第１の導電層と、有機化合物層と、第２の導電層の積層体を含む記憶素子を複数形成するステップと、基板の一表面と反対の表面に設けられた第２の単結晶半導体層をエッチングすることを特徴とする。また、有機化合物層は、液滴吐出法により形成することを特徴とする。

本発明は、単結晶半導体層をチャネル部とした電界効果トランジスタを有することを特徴とする。電界効果トランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能な半導体装置及びその作製方法を提供することができる。また、電界効果トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置及びその作製方法を提供することができる。

また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有することを特徴とする。上記特徴により、小型な半導体装置を提供することができる。

また、本発明は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有することを特徴とする。上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。

また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。つまり、本発明は、書き換え不可の記憶回路を有する半導体装置を提供することができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。

また、本発明の半導体装置の作製方法は、第１の単結晶半導体層と、絶縁層と、第２の単結晶半導体層を積層した基板を用いており、第１の単結晶半導体層をチャネル部とした複数のトランジスタを形成した後、第２の単結晶半導体層をエッチングして除去することを特徴とする。上記特徴により、小型、薄型、軽量を実現した半導体装置を提供することができる。

本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、以下の記載において、電界効果トランジスタをＦＥＴと略記することがある。
（実施の形態１）

本発明の半導体装置の構成について、図面を参照して説明する。本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層３５１と、複数の記憶素子を含む層３５２が順に積層して設けられた構成を有する（図１（Ａ）参照）。複数の電界効果トランジスタを含む層３５１は様々な回路を構成する。また、複数の記憶素子を含む層３５２は、データを記憶する記憶回路を構成する。

上記構成を有する本発明の半導体装置の断面構造について説明する。まず、複数の電界効果トランジスタを含む層３５１のみの断面構造について説明する（図２（Ａ）参照）。絶縁層３０１上には単結晶半導体層３０２が設けられている。単結晶半導体層３０２は、ｎウエル３０３、３０５と、ｐウエル３０４、３０６が自己整合的に形成されたものであり、フィールド酸化層３０７で分離されている。ゲート絶縁層３０８〜３１１は、熱酸化法により形成された層である。ゲート３１２〜３１５は、ＣＶＤ法により１００〜３００ｎｍの厚さで形成した多結晶シリコン層３１２ａ〜３１５ａと、５０〜３００ｎｍの厚さで形成したシリサイド層３１２ｂ〜３１５ｂからなる。サイドウォール３２４〜３２７は、全面に絶縁層を形成後、異方性エッチングにより、ゲート３１２〜３１５の側壁に絶縁層を残存させることにより形成したものである。

本発明の半導体装置は、絶縁層３０１上に単結晶半導体層３０２が積層された構造を特徴とする。これは、本発明は、第１の単結晶半導体層と、絶縁層と、第２の単結晶半導体層が順に積層された基板（ＳＩＭＯＸ基板）を用いており、本発明の半導体装置を作製する工程において、第１の単結晶半導体層（単結晶半導体層３０２に相当する）をチャネル部とした電界効果トランジスタを作製した後、第２の単結晶半導体層をエッチングして除去するためである。上記特徴を有する本発明は、小型、薄型、軽量を実現した半導体装置を提供することができる。

ｐチャネル型ＦＥＴ３１６の不純物領域（ソース領域又はドレイン領域ともよぶ）３２８と、ｐチャネル型ＦＥＴ３１８の不純物領域３３０には、ｐ型の導電型を付与する不純物元素が添加されている。ｎチャネル型ＦＥＴ３１７の不純物領域３２９と、ｎチャネル型ＦＥＴ３１９の不純物領域３３１には、ｎ型の導電型を付与する不純物元素が添加されている。

ｐチャネル型ＦＥＴ３１６の低濃度不純物領域（ＬＤＤ領域ともよぶ）３２０と、ｐチャネル型ＦＥＴ３１８の低濃度不純物領域３２２には、ｐ型の導電型を付与する不純物元素が添加されている。ｎチャネル型ＦＥＴ３１７の低濃度不純物領域３２１と、ｎチャネル型ＦＥＴ３１９の低濃度不純物領域３２３には、ｎ型の導電型を付与する不純物元素が添加されている。これらの低濃度不純物領域３２０〜３２３は、イオン注入法やイオンドープ法で自己整合的に形成された領域である。

なお、ここでは、ＦＥＴ３１６〜３１９が低濃度不純物領域３２０〜３２３やサイドウォール３２４〜３２７を有する構成を示すが、本発明はこの構成に制約されない。必要がなければ低濃度不純物領域やサイドウォールは設けなくてもよい。また、上記の構成では、ＦＥＴ３１６〜３１９を、フィールド酸化層３０７により素子分離しているが、本発明はこの構成に制約されない。単結晶半導体層３０２をアイランド状にすることにより素子分離してもよい。

つまり、単結晶半導体層３０２を、パターン加工して、島状に分離することにより、素子分離してもよい。

また、ｐチャネル型ＦＥＴ３１６、３１８と、ｎチャネル型ＦＥＴ３１７、３１９を覆うように、絶縁層３３２、３３３が設けられており、これらの絶縁層３３２、３３３は、表面を平坦化するために設けられている。ソース配線又はドレイン配線として機能する導電層３３４〜３３９は、不純物領域３２８〜３３１に接し、絶縁層３３２、３３３に設けられたコンタクトホールを充填する。そして、導電層３３４〜３３９を覆うように、絶縁層３４２、３４３が設けられている。これらの絶縁層３４２、３４３は、表面を平坦化する目的と、ＦＥＴ３１６〜３１９を保護する目的で設けられている。

なお、後述するが、ＦＥＴ３１６〜３１９上に積層して設ける複数の記憶素子を含む層３５２は、その構造によっては、レーザ光を用いた光学的作用によりデータの書き込みを行う。その場合、レーザ光から、ＦＥＴ３１６〜３１９を保護するために、絶縁層３４２、３４３を遮光性がある絶縁性材料により形成する。遮光性がある絶縁性材料とは、例えば、公知の絶縁性材料に、カーボン粒子、金属粒子、顔料や着色料等を添加して撹拌した後、必要に応じて濾過を行った材料、又は、カーボン粒子等が均一に混合されるように、界面活性剤や分散剤を添加した材料等である。このような絶縁性材料は、スピンコート法で形成するとよい。

本発明の半導体装置は、上記構成を有する複数の電界効果トランジスタを含む層３５１上に、複数の記憶素子を含む層３５２が設けられたものであり、その断面構造について説明する（図２（Ｂ）参照）。

絶縁層３４３上には、第１の導電層３４５、有機化合物層３４６、第２の導電層３４７が順に積層して設けられており、この積層体が記憶素子３５０に相当する。有機化合物層３４６の間には、絶縁層３４８が設けられている。複数の記憶素子３５０上には、絶縁層３４９が設けられている。第１の導電層３４５は、ＦＥＴ３１６のソース配線又はドレイン配線として機能する導電層３３４に接続する。

上記構成を有する半導体装置において、記憶素子３５０は、一対の導電層（第１の導電層３４５と第２の導電層３４７）間に有機化合物層３４６が挟まれた単純な構造を有することを特徴とする。上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。

次に、複数の電界効果トランジスタを含む層３５１上に複数の記憶素子を含む層３５２が設けられた半導体装置であって、上記とは異なる半導体装置の断面構造について説明する（図３参照）。絶縁層３４３上には、第１の導電層３６１〜３６４が設けられており、第１の導電層３６１〜３６４に接するように有機化合物層３６５〜３６８が設けられている。そして、有機化合物層３６５〜３６８に接するように第２の導電層３６９が設けられている。第１の導電層３６１〜３６４の各々は、ＦＥＴ３１６〜３１９のソース配線又はドレイン配線として機能する導電層に接続する。第１の導電層３６１〜３６４のいずれか１つと、有機化合物層３６５〜３６８のいずれか１つと、第２の導電層３６９の積層体が記憶素子３７１〜３７４に相当する。有機化合物層３６５〜３６８の間には、絶縁層３７０が設けられている。複数の記憶素子３７１〜３７４上には、絶縁層３７５が設けられている。

複数の記憶素子３７１〜３７４の各々は、ＦＥＴ３１６〜３１９のいずれかによりその動作が制御される。また、図示する構成では、ＦＥＴ３１６〜３１９の導電型が全て同じである場合を示し、ここでは、ＦＥＴ３１６〜３１９をｎチャネル型ＦＥＴとした場合を図示している。

本発明は、単結晶半導体層をチャネル部とした電界効果トランジスタを有することを特徴とする。電界効果トランジスタは、応答速度や移動度などの特性が良好であるため、高速な動作が可能な半導体装置及びその作製方法を提供することができる。また、電界効果トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置及びその作製方法を提供することができる。

また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有することを特徴とし、上記特徴により、小型な半導体装置を提供することができる。

また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。
（実施の形態２）

非接触でデータを送受信する機能を有する本発明の半導体装置の構成について、図１、４、５を参照して説明する。

本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層４０１と、複数の記憶素子を含む層４０２が順に積層されており、複数の記憶素子を含む層４０２の周囲に、アンテナとして機能する導電層４０３が設けられた構成を有する（図１（Ｂ）参照）。

次に、上記構成を有する半導体装置の断面構造について説明する（図４（Ａ））。複数の電界効果トランジスタを含む層４０１は、ｐチャネル型ＦＥＴ３１６、ｎチャネル型ＦＥＴ３１７、ｐチャネル型ＦＥＴ３１８、ｎチャネル型ＦＥＴ３１９を有する。これらのＦＥＴの構造は上述した通りであるので、ここでは説明を省略する。そして、ｐチャネル型ＦＥＴ３１６、ｎチャネル型ＦＥＴ３１７、ｐチャネル型ＦＥＴ３１８、ｎチャネル型ＦＥＴ３１９を覆うように絶縁層３４２、３４３が設けられ、絶縁層３４３上に複数の記憶素子を含む層４０２が設けられている。また、複数の記憶素子を含む層４０２の周囲には、アンテナとして機能する導電層４０３が設けられている。

そして、絶縁層３４３上に、第１の導電層４４５、有機化合物層４４６、第２の導電層４４７が順に積層されており、この積層体が記憶素子４５０に相当する。有機化合物層４４６の間には、絶縁層４４８が設けられている。第１の導電層４４５は、ＦＥＴ３１７のソース配線又はドレイン配線として機能する導電層と接続する。

また、アンテナとして機能する導電層４０３は、第１の導電層４４５と同じ層に設けられている。導電層４０３上には、絶縁層４４８、４４９が設けられている。導電層４０３は、ｐチャネル型ＦＥＴ３１６のソース配線又はドレイン配線として機能する導電層３３４と、ｐチャネル型ＦＥＴ３１９のソース配線又はドレイン配線として機能する導電層３４１に接続する。

上記構成を有する半導体装置において、記憶素子４５０は、一対の導電層（第１の導電層４４５と第２の導電層４４７）間に有機化合物層４４６が挟まれた単純な構造を有することを特徴とする。上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。

次に、上記とは異なる半導体装置の断面構造について説明する（図４（Ｂ）参照）。より詳しくは、図４（Ａ）に示した半導体装置と比較すると、複数の記憶素子を含む層４０２のみの構造が異なる半導体装置の断面構造について説明する。

絶縁層３４３上に、ＦＥＴ３１７、３１８のソース配線又はドレイン配線として機能する導電層に接続するように、第１の導電層４６２、４６３が設けられ、第１の導電層４６２、４６３に接するように有機化合物層４６６、４６７が設けられ、有機化合物層４６６、４６７に接するように第２の導電層４６９が設けられている。第１の導電層４６２、４６３のどちらかと、有機化合物層４６６、４６７のどちらかと、第２の導電層４６９の積層体が記憶素子４７２、４７３に相当する。有機化合物層４６６、４６７の間には、絶縁層４７０が設けられている。複数の記憶素子４７２、４７３上には、絶縁層４７５が設けられている。

続いて、上記構成とは異なる本発明の半導体装置の構成について、図面を参照して説明する。

本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層５０１と、複数の記憶素子を含む層５０２が順に積層して設けられた基板と、アンテナとして機能する導電層５０３が設けられた基板５０４とが貼り合わされた構成を有する（図１（Ｃ）参照）。

そこで、上記の図１（Ｃ）に示す構成を有する本発明の半導体装置の断面構造について説明する（図５参照）。

複数の電界効果トランジスタを含む層５０１は、ＦＥＴ３１６〜ＦＥＴ３１９を有し、これらのＦＥＴの構造は上述した通りであり、また、複数の記憶素子を含む層５０２は、図４（Ａ）に示す複数の記憶素子を含む層４０２と同じ構造である。そのため、ここでは、複数の記憶素子を含む層５０２の断面構造の説明を省略する。

複数の電界効果トランジスタを含む層５０１と複数の記憶素子を含む層５０２とを含む基板と、導電層５０３が設けられた基板５０４は、導電性粒子５０６を含む樹脂５０５により貼り合わされている。そして、ＦＥＴ３１６のソース配線又はドレイン配線として機能する導電層３３４及びＦＥＴ３１９のソース配線又はドレイン配線として機能する導電層３４１と、導電層５０３とは、導電性粒子５０６を介して電気的に接続されている。

続いて、上記構成とは異なる本発明の半導体装置の断面構造について説明する（図６参照）。より詳しくは、図５に示した半導体装置と比較すると、複数の記憶素子を含む層５０２のみの構造が異なる半導体装置の断面構造について説明する。

複数の電界効果トランジスタを含む層５０１は、ＦＥＴ３１６〜ＦＥＴ３１９を有し、これらのＦＥＴの構造は上述した通りであり、また、複数の記憶素子を含む層５０２は、図４（Ｂ）に示す複数の記憶素子を含む層４０２と同じ構造である。そして、上記の図５に示す構成と同様、複数の電界効果トランジスタを含む層５０１と複数の記憶素子を含む層５０２とを含む基板と、導電層５０３が設けられた基板５０４は、導電性粒子５０６を含む樹脂５０５により貼りあわされている。そして、ＦＥＴ３１６のソース配線又はドレイン配線として機能する導電層３３４及びＦＥＴ３１９のソース配線又はドレイン配線として機能する導電層３４１と、導電層５０３とは、導電性粒子５０６を介して電気的に接続されている。

なお、記憶素子の構成によっては、複数の記憶素子を含む層５０２に対して、レーザ光を用いた光学的作用によりデータの書き込みを行う場合がある。そのような場合、複数の記憶素子を含む層５０２と、基板５０４上の導電層５０３とが重ならないようして貼り合わせることが必要である。

上記の図５、６に示す構成では、ＦＥＴ３１６、３１９のソース配線又はドレイン配線として機能する導電層と、基板５０４上の導電層５０３とが導電性粒子５０６を介して接続しているが、本発明はこの構成に制約されない。ＦＥＴ３１６〜３１９のソース配線又はドレイン配線として機能する導電層を形成する際に、ソース領域又はドレイン領域に接続し、なおかつ、裏面に露出する導電層を形成しておき、当該導電層と、基板５０４上の導電層５０３とを接続させてもよい。

つまり、ＦＥＴ３１６〜３１９のソース配線又はドレイン配線として機能する導電層として、第１の開口部を介して、ＦＥＴ３１６〜３１９のソース領域又はドレイン領域に接続し、なおかつ第２の開口部を介して、裏面に露出された導電層を形成してもよい。第１の開口部とは、絶縁層３３２、３３３に設けられた開口部である。第２の開口部とは、絶縁層３０２、単結晶半導体層３０２、絶縁層３３２、３３３に設けられた開口部である。そして、絶縁層３０２の一表面側に、基板５０４を設けて、基板５０４上の導電層５０３と、上記の露出された導電層とを電気的に接続させるとよい。

本発明は、単結晶半導体層をチャネル部とした電界効果トランジスタを有することを特徴とする。電界効果トランジスタは、応答速度や移動度などの特性が良好であるため、高速な動作が可能な半導体装置及びその作製方法を提供することができる。また、電界効果トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置及びその作製方法を提供することができる。

また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有することを特徴とし、上記特徴により、小型な半導体装置を提供することができる。

また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。
（実施の形態３）

本発明の半導体装置の作製方法について図面を参照して説明する。本発明は、絶縁層と単結晶半導体層とが積層されたＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板を用いることを特徴とする。ＳＯＩ基板としては、例えば、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）基板が挙げられる。ＳＩＭＯＸ基板５１０は、単結晶半導体層の表面からわずかに深い部分に酸素分子（又は酸素）を埋め込み、それを高熱で酸化させることにより、絶縁層とその絶縁層上に単結晶半導体層を作製した基板であり、第１の単結晶半導体層５１１と、絶縁層５１２と、第２の単結晶半導体層５１３とが積層された基板である（図７（Ａ）参照）。

そこで、ＳＩＭＯＸ基板５１０を用いた本発明の半導体装置の作製方法について説明する。まず、ＳＩＭＯＸ基板５１０の一表面の第１の単結晶半導体層５１１を活性層とした電界効果トランジスタを複数形成する。続いて、第１の単結晶半導体層５１１上に、複数の記憶素子を含む層５１４を形成する（図７（Ｂ）参照）。次に、ＳＩＭＯＸ基板５１０の一表面とは反対の表面の第２の単結晶半導体層５１３をエッチングして除去する（図７（Ｃ）参照）。そうすると、絶縁層５１２と、第１の単結晶半導体層５１１と、複数の記憶素子を含む層５１４とが順に積層された半導体装置５１６が完成する（図７（Ｄ）参照）。

なお、第２の単結晶半導体層５１３の除去は、砥石等の研削研磨装置５１５を用いて行ってもよいし、エッチング剤を用いて行ってもよいし、研削研磨装置５１５とエッチング剤を併用して行ってもよい。好ましくは、第２の単結晶半導体層５１３がある程度の薄さになるまでは研削研磨し、その後、絶縁層５１２が露出するまで、エッチング剤により第２の単結晶半導体層５１３を除去するとよい。エッチング剤は、ウエットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニア水と水の混液、過酸化水素と塩酸の混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。好ましくは、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ_３）を用いるとよい。

また、複数の記憶素子を含む層５１４は、一対の導電層間に有機化合物層が挟まれた記憶素子を複数有する。この有機化合物層は、インクジェットに代表される液滴吐出法により形成してもよい。液滴吐出法を用いることにより、材料の利用効率を向上させて、作製工程を簡略化した半導体装置の作製方法を提供することができる。また、作製時間の短縮及び作製費用の低減を実現した半導体装置の作製方法を提供することができる。

ＳＩＭＯＸ基板５１０が含む第２の単結晶半導体層５１３の厚さは、数十〜数百μｍの厚さであるのに対し、第１の単結晶半導体層５１１の厚さは０．３μｍ以下と、大変薄い。従って、第１の単結晶半導体層５１１を用いて電界効果トランジスタを複数形成した後に、第２の単結晶半導体層５１３を除去すれば、小型、薄型、軽量を実現した半導体装置を提供することができる。また、小型、薄型、軽量であるために、落下しても割れにくい半導体装置を提供することができる。

また、上記の作製方法により完成する本発明の半導体装置は、大変薄く、フレキシブル性を有する。そのため、例えば、アンテナとして機能する導電層５１７が設けられたカード状基板５１８に本発明の半導体装置５１６を貼り付けた後（図８（Ａ）参照）、変形することができる（図８（Ｂ）参照）。また、本発明の半導体装置５１６は、カード状基板５１８に貼り付ける形態に制約されず、曲面や異形の形状の物品５２０に貼り付けることもできる（図８（Ｃ）参照）。このように、本発明の半導体装置５１６は、小型、薄型、軽量であり、フレキシブル性を有するために、多種多様の用途に用いることが実現し、物品に貼り付けても、その物品のデザイン性を損なうことがない。
（実施の形態４）

本発明の半導体装置が有する記憶回路の構成とその動作について図面を参照して説明する。本発明の記憶回路は、メモリセル２１がマトリクス状に設けられたメモリセルアレイ２２と、デコーダ２３、２４と、セレクタ２５と、読み出し／書き込み回路２６とを有する。メモリセル２１は、記憶素子３０を有する（図９（Ａ）参照）。

記憶素子３０は、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第１の導電層２７と、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第２の導電層２８と、第１の導電層２７と第２の導電層２８の間に設けられた有機化合物層２９を有する（図１０（Ａ）参照）。第１の導電層２７と、有機化合物層２９と、第２の導電層２８の積層体が記憶素子３０に相当する。隣接する有機化合物層２９の間には、絶縁層３３が設けられる。また、複数の記憶素子３０上に、絶縁層３４が設けられる。ビット線Ｂｘを構成する第１の導電層２７は、第１の方向に延在して設けられ、ワード線Ｗｙを構成する第２の導電層２８は、第１の方向と垂直な第２の方向に延在して設けられる。つまり、第１の導電層２７と第２の導電層２８はストライプ状に、互いに交差するように設けられる。

なお、後述するが、有機化合物層２９の構成によっては、記憶素子３０に対するデータの書き込みを光学的作用により行う場合がある。その場合、第１の導電層２７と第２の導電層２８のうち、一方又は両方は透光性を有することが必要である。透光性を有する導電層は、インジウム錫酸化物（ＩＴＯ）等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。

また、図９（Ａ）に示す等価回路図は、パッシブ型の場合であるが、メモリセル２１に電界効果トランジスタ３１を設けたアクティブ型を採用してもよい（図１１参照）。その場合、電界効果トランジスタ３１のゲート電極はワード線Ｗｙ（１≦ｙ≦ｎ）に接続され、ソース電極及びドレイン電極の一方はビット線Ｂｘ（１≦ｘ≦ｍ）に接続され、ソース電極及びドレイン電極の他方は、記憶素子３０の一方の電極に接続する。

有機化合物層２９は、有機化合物材料からなり、例えば、４、４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）やＮ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニルベンジジン（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。

また、他にも有機化合物材料として、電子輸送性が高い材料を用いることができ、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ビフェニリル）−４−（４−エチルフェニル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等の化合物等を用いることができる。

また、他にも有機化合物材料として、４−（ジシアノメチレン）−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、９，９’−ビアントリル、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ_２）、ビス［２−（２’−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）等を用いることができる。

また、有機化合物層２９には、光学的作用により、電気抵抗が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることができる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。

次に、上記構成を有する記憶回路にデータの書き込みを行う際の動作について説明する。データの書き込みは、光学的作用又は電気的作用により行う。

まず、電気的作用によりデータの書き込みを行う場合について説明する（図９（Ａ）参照）。この場合、最初に、デコーダ２３、２４、セレクタ２５により、１つのメモリセル２１を選択する。その後、読み出し／書き込み回路２６により、メモリセル２１にデータを書き込む。より具体的には、選択されたメモリセル２１が含む記憶素子３０に所定の電圧を印加して、大電流を流し、記憶素子３０の一対の導電層間を短絡させる。短絡した記憶素子３０は、他の記憶素子３０と比較すると抵抗値が大幅に小さくなる。このように、電気的作用を加えることにより、記憶素子３０の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子３０を「０」のデータとする場合、「１」のデータを書き込む際は、選択された記憶素子３０に電圧を印加して大電流を流すことによって、短絡させる。

なお、本発明は、記憶素子３０に所定の電圧を印加して、記憶素子３０を短絡させることによりデータを書き込む形態に制約されず、記憶素子３０の素子構造や印加する電圧を調整することにより、記憶素子３０に所定の電圧を印加して、一対の導電層間の有機化合物層２９を絶縁化させることによりデータを書き込んでもよい。この場合、絶縁化した有機化合物層２９を含む記憶素子３０は、他の記憶素子３０と比較すると、抵抗値が大幅に高くなる。このように、電気的作用を加えることにより、記憶素子３０の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子３０を「０」のデータとする場合、「１」のデータを書き込む際は、選択された記憶素子３０に電圧を印加して一対の導電層間の有機化合物層２９を絶縁化させる。

上記の通り、記憶素子３０の抵抗値の変化は、記憶素子３０の一対の導電層間を短絡させて低抵抗化させる場合と、記憶素子３０の一対の導電層間の有機化合物層２９を高抵抗化させる場合とがあり、本発明は、どちらの場合を用いてもよい。また、記憶素子３０の一対の導電層間の有機化合物層２９を高抵抗化させる場合において、有機化合物層２９が絶縁化される場合がある。

次に、光学的作用によりデータの書き込みを行う場合について説明する（図１０（Ｂ）（Ｃ）参照）。この場合、透光性を有する導電層側（ここでは第２の導電層２８とする）から、レーザ照射装置３２により、有機化合物層２９にレーザ光を照射することにより、データの書き込みを行う。より詳しくは、選択された記憶素子３０が含む有機化合物層２９にレーザ光を照射して有機化合物層２９を破壊する。破壊された有機化合物層２９は、絶縁化し、他の記憶素子３０と比較すると抵抗値が大幅に大きくなる。このように、レーザ光の照射により、記憶素子３０の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子３０を「０」のデータとする場合、「１」のデータを書き込む際は、記憶素子３０にレーザ光を照射して破壊することによって電気抵抗を大きくする。

なお、本発明は、記憶素子３０にレーザ光を照射して、有機化合物層２９を絶縁化することによりデータを書き込む形態に制約されず、記憶素子３０の素子構造やレーザ光の強度を調整することにより、記憶素子３０にレーザ光を照射して、有機化合物層２９を絶縁破壊して、一対の導電層を短絡させることによりデータを書き込んでもよい。この場合、一対の導電層を短絡させた記憶素子３０は、他の記憶素子３０と比較すると、抵抗値が大幅に低くなる。このように、光学的作用を加えることにより、記憶素子３０の抵抗値が変化することを利用してデータの書き込みを行ってもよい。

また、有機化合物層２９として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された部分の導電性が増加し、未照射の部分は導電性を有しない。この場合も、選択された有機化合物層２９にレーザ光を照射することにより、記憶素子３０の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子３０を「０」のデータとする場合、「１」のデータを書き込む際は、選択された記憶素子３０にレーザ光を照射して導電性を増加させる。

続いて、データの読み出しを行う際の動作について説明する（図９（Ａ）（Ｂ）参照）。ここでは、読み出し／書き込み回路２６は、抵抗素子４６とセンスアンプ４７を含む構成とする。但し、読み出し／書き込み回路２６の構成は上記構成に制約されず、どのような構成を有していてもよい。

データの読み出しは、第１の導電層２７と第２の導電層２８の間に電圧を印加して、記憶素子３０の抵抗値を読み取ることにより行う。例えば、上述したように、電気的作用の印加によりデータの書き込みを行った場合、電気的作用を加えていない記憶素子３０の抵抗値と、電気的作用を加えた記憶素子３０の抵抗値は異なる値となる。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。

また、有機化合物層２９にレーザ光を照射することによりデータの書き込みを行った場合も同様であり、光学的作用を加えていない記憶素子３０の抵抗値と、光学的作用を加えた記憶素子３０の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。

また、有機化合物層２９に、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合も同様であり、光学的作用を加えていない記憶素子３０の抵抗値と、光学的作用を加えた記憶素子の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。

例えば、メモリセルアレイ２２が含む複数のメモリセル２１のうち、ｘ列目ｙ行目に配置されたメモリセル２１のデータの読み出しを行う場合、まず、デコーダ２３、２４、セレクタ２５により、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、メモリセル２１が含む記憶素子３０と、抵抗素子４６とは、直列に接続された状態となる。ここで、記憶素子３０を抵抗素子と見なすと、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、記憶素子３０の抵抗値に従って、抵抗分割された電位となる。ノードαの電位は、センスアンプ４７に供給される。当該センスアンプ４７において、「０」と「１」のどちらの情報を有しているかを判別される。その後、センスアンプ４７において判別された「０」と「１」の情報を含む信号は、外部に供給される。

上記の方法によると、記憶素子３０の情報は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、電気的作用を加えていない記憶素子３０と、電気的作用を加えた記憶素子３０の抵抗値の相違に起因した電流値の相違を利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。

また、上記構成とは異なる構成として、第１の導電層２７と有機化合物層２９の間に、整流性を有する素子を設けてもよい（図１０（Ｄ）参照）。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。ここでは、半導体層４４、４５を含むＰＮ接合ダイオードを設けた場合を示す。半導体層４４、４５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しの正確さが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。

上記の通り、本発明の半導体装置が含む記憶回路は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有することを特徴とし、上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。

また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止してセキュリティを確保しつつ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。
（実施の形態５）

非接触でデータを送受信する本発明の半導体装置の構成について図面を参照して説明する。本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８を有する（図１２参照）。

電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。

記憶回路１６は、一対の導電層間に有機化合物層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に有機化合物層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）及びフラッシュメモリから選択される１つ又は複数に相当する。

本実施例では、基板上に記憶素子を作製し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性を調べた実験の結果について説明する。記憶素子は、基板上に、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子であり、第１の導電層は酸化珪素とインジウム錫酸化物の化合物（ＮＩＴＯと略称されることがある）、第１の有機化合物層は４，４'−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（ＴＰＤと略称されることがある）、第２の有機化合物層は、４，４'−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤと略称されることがある）、第２の導電層はアルミニウム、により形成した。また、第１の有機化合物層は１０ｎｍ、第２の有機化合物層は５０ｎｍの膜厚で形成した。

まず、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の、記憶素子の電流電圧特性の測定結果について、図１３を用いて説明する。図１３は、横軸が電圧値、縦軸が電流値、プロット２６１は電気的作用によりデータを書き込み前の記憶素子の電流電圧特性、プロット２６２は電気的作用によりデータを書き込んだ後の記憶素子の電流電圧特性を示す。図１３から、データの書き込み前と、データの書き込み後とで、記憶素子の電流電圧特性には大きな変化がみられる。例えば、印加電圧１Ｖでは、データ書き込み前の電流値は４．８×１０^−５ｍＡであるのに対し、データ書き込み後の電流値は１．１×１０^２ｍＡであり、データの書き込み前と、データの書き込み後では、電流値に７桁の変化（１０^７倍の変化）が生じている。このように、データの書き込み前と、データの書き込み後では、記憶素子の抵抗値に変化が生じており、この記憶素子の抵抗値の変化を、電圧値又は電流値により読み取れば、記憶回路として機能させることができる。

なお、上記のような記憶素子を記憶回路として用いる場合、データの読み出し動作の度に、記憶素子には所定の電圧値（短絡しない程度の電圧値）が印加され、その抵抗値の読み取りが行われる。従って、上記の記憶素子の電流電圧特性には、読み出し動作を繰り返し行っても、つまり、所定の電圧値を繰り返し印加しても、変化しないような特性が必要となる。そこで、データの読み出し動作を行った後の記憶素子の電流電圧特性の測定結果について、図１４を用いて説明する。なお、この実験では、データの読み出し動作を１回行う度に、記憶素子の電流電圧特性を測定した。データの読み出し動作は合計５回行ったので、記憶素子の電流電圧特性の測定は合計５回行った。また、この電流電圧特性の測定は、電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子と、抵抗値が変化していない記憶素子の、２つの記憶素子に対して行った。

図１４は、横軸が電圧値、縦軸が電流値、プロット２７１は電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子の電流電圧特性、プロット２７２は抵抗値が変化していない記憶素子の電流電圧特性を示す。プロット２７１から分かるように、抵抗値が変化していない記憶素子の電流電圧特性は、電圧値が１Ｖ以上のときに特に良好な再現性を示す。同様に、プロット２７２から分かるように、抵抗値が変化した記憶素子の電流電圧特性も、電圧値が１Ｖ以上のときに特に良好な再現性を示す。上記の結果から、データの読み出し動作を複数回繰り返し行っても、その電流電圧特性は大きく変化せず、再現性は良好である。上記の記憶素子を記憶回路として用いることができる。

本実施例では、光学的作用により、記憶回路にデータの書き込みを行う際に用いるレーザ照射装置について図面を参照して説明する。

レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ１００２と、レーザ光を出力するレーザ発振器１００３と、電源１００４と、レーザ光を減衰させるための光学系１００５と、レーザ光の強度を変調するための音響光学変調器１００６と、レーザ光の断面を縮小するためのレンズや光路を変更するためのミラー等で構成される光学系１００７と、Ｘ軸ステージ及びＹ軸ステージを有する移動機構１００９と、コンピュータ１００２から出力される制御データを変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて、音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３とを有する（図１５参照）。レーザ発振器１００３には、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができ、具体的には、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ_４、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。

次に、上記構成を有するレーザ照射装置１００１の動作について説明する。まず、基板１０１４が移動機構１００９に装着されると、コンピュータ１００２は図外のカメラによって、レーザ光を照射する記憶素子の位置を検出する。次いで、コンピュータ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。続いて、コンピュータ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路及びビームスポット形状を変化させ、レンズで集光した後、基板１０１４上に該レーザ光を照射する。このとき、コンピュータ１００２が生成した移動データに従い、移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板１０１４上に設けられた記憶素子に選択的にレーザ光が照射される。なお、上記の記載によると、移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。

上記のようなレーザ照射装置を用いて、レーザ光を照射することによりデータの書き込みを行う本発明は、データの書き込みを簡単に行うことができる。従って、大量のデータの書き込みを短時間で行うことができる。

本発明の半導体装置の用途は広範にわたるものであるが、以下にはその用途の具体例について説明する。本発明の半導体装置２０は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１６（Ａ）参照）、包装用容器類（包装紙やボトル等、図１６（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１６（Ｃ）参照）、乗物類（自転車等、図１６（Ｄ）参照）、身の回り品（鞄や眼鏡等、図１６（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等の物品に設けて活用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビと呼んだり、テレビ受像機やテレビジョン受像機とも呼んだりする）、携帯電話等を指す。

本発明の半導体装置２０は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置２０は、小型・薄型・軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置２０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。

次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５とを有する（図１７参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。

パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と一体化される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。

上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。

また、本発明の半導体装置は、単結晶半導体層をチャネル部とした電界効果トランジスタを有するため、高速な動作が可能な半導体装置を用いた電子機器を提供することができる。また、電界効果トランジスタの特性バラツキは少ないため、高い信頼性を実現した半導体装置を用いた電子機器を提供することができる。

また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有するため、小型な半導体装置を用いた電子機器を提供することができる。

また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。

また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。

また、本発明の半導体装置の作製方法は、第１の単結晶半導体層と、絶縁層と、第２の単結晶半導体層を積層した基板を用いており、第１の単結晶半導体層をチャネル部とした複数のトランジスタを形成した後、第２の単結晶半導体層をエッチングして除去することを特徴とする。上記特徴により、小型、薄型、軽量を実現した半導体装置を用いた電子機器を提供することができる。

なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について図１８を参照して説明する。

図１８（Ａ）は炊飯器であり、筐体２００１、表示部２００２、操作ボタン２００３等を含む。本発明の半導体装置を炊飯器に設けることによって、様々なデータを記憶させることができ、またそのデータを表示部２００２により表示することができる。例えば、白米、おかゆ、山菜ごはん等を作る際のレシピ（水分量やお米の量等）を予め記憶させておけば、ユーザーが操作ボタン２００３を操作することによって、知りたい情報を簡単に検索することができる。また、例えば、ごはんのやわらかさやかたさ等に関して、ユーザー自身が自分の好みに合わせてデータを追記することができ、その書き込んだ情報を基に、動作させることもできる。

図１８（Ｂ）は電子レンジであり、筐体２１０１、表示部２１０２、操作ボタン２１０３等を含む。本発明の半導体装置を電子レンジに設けることによって、様々なデータを記憶させることができ、また、記憶させたデータを表示部２１０２により表示することができる。例えば、様々な料理のレシピとその材料の加熱・解凍時間等をあらかじめ記憶させておき、ユーザーが操作ボタン２１０３を操作することによって、知りたい情報を簡単に検索することができる。また、データとして記憶されていないユーザーのオリジナル料理のレシピ等を追記することができる。

図１８（Ｃ）は洗濯機であり、筐体２２０１、表示部２２０２、操作ボタン２２０３等を含む。本発明の半導体装置を洗濯機に設けることによって、様々なデータを記憶させ、そのデータを表示部２２０２により表示することができる。例えば、洗濯の方法や衣類の量に対する水量や洗剤の分量等をあらかじめ記憶させておき、ユーザーが操作ボタン２２０３を操作することによって、知りたい情報を簡単に検索することができる。また、ユーザーの好みに合わせた洗濯の方法を追記することができる。

続いて、本発明の半導体装置を活用したシステムの一例について説明する。まず、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に本発明の半導体装置２０を設けておく（図１９（Ａ）参照）。また、あらかじめ、半導体装置２０に物品２９７の原材料や原産地、流通過程の履歴等の情報を記憶させておく。そして、半導体装置２０をリーダライタ２９５にかざすと同時に、半導体装置２０が含む情報が表示部２９４に表示されるようにすれば、利便性が優れたシステムを提供することができるまた、別の例として、ベルトコンベアの脇にリーダライタ２９５を設けておく（図１９（Ｂ）参照）。そうすれば、物品２９７の検品を極めて簡単に行うことが可能なシステムを提供することができる。このように、本発明の半導体装置を物品の管理や流通のシステムに活用することで、システムの高機能化を図り、利便性を向上させることができる。

本実施例では、基板上に記憶素子を作成し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性の測定結果について、図２０〜２２を参照して説明する。図２０〜２２は、それぞれ、横軸が電圧、縦軸が電流密度値、丸印のプロットはデータの書き込み前の記憶素子の電流電圧特性の測定結果、四角印のプロットはデータの書き込み後の記憶素子の電流電圧特性の測定結果を示す。なお、記憶素子に電気的作用によりデータの書き込みを行うとは、記憶素子に電圧を印加して、記憶素子を短絡させることである。

電圧電流特性の測定には、６つの試料（試料１〜試料６）を用いた。６つの試料の水平面における大きさは、２ｍｍ×２ｍｍである。以下には、６つの試料の積層構造について説明する。

試料１は、第１の導電層、有機化合物層、第２の導電層の順に積層した素子である。試料１は、第１の導電層として酸化珪素を含むＩＴＯで形成し、有機化合物層をＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、有機化合物層を厚さ５０ｎｍで形成した。試料１の電流電圧特性の測定結果を図２０（Ａ）に示す。

試料２は、第１の導電層、有機化合物層、第２の導電層の順に積層した素子である。試料２は、第１の導電層として酸化珪素を含むＩＴＯで形成し、有機化合物層を、２，３，５，６−テトラフルオロ−７，７，８，８，−テトラシアノキノジメンタン（Ｆ４−ＴＣＮＱと略称されることがある）を添加したＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、有機化合物層を厚さ５０ｎｍで、Ｆ４−ＴＣＮＱを０．０１ｗｔ％添加して形成した。試料２の電流電圧特性の測定結果を図２０（Ｂ）に示す。

試料３は、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。試料３は、第１の導電層として酸化珪素を含むＩＴＯで形成し、第１の有機化合物層をＴＰＤで形成し、第２の有機化合物層をＦ４−ＴＣＮＱで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ５０ｎｍで形成し、第２の有機化合物層を厚さ１ｎｍで形成した。試料３の電流電圧特性の測定結果を図２１（Ａ）に示す。

試料４は、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。試料４は、第１の導電層として酸化珪素を含むＩＴＯで形成し、第１の有機化合物層をＦ４−ＴＣＮＱで形成し、第２の有機化合物層をＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ１ｎｍで形成し、第２の有機化合物層を厚さ５０ｎｍで形成した。試料４の電流電圧特性の測定結果を図２１（Ｂ）に示す。

試料５は、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。試料５は、第１の導電層として酸化珪素を含むＩＴＯで形成し、第１の有機化合物層を、Ｆ４−ＴＣＮＱを添加したＴＰＤで形成し、第２の有機化合物層をＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ４０ｎｍで、Ｆ４−ＴＣＮＱを０．０１ｗｔ％添加して形成した。また、第２の有機化合物層を厚さ４０ｎｍで形成した。試料５の電流電圧特性の測定結果を図２２（Ａ）に示す。

試料６は、第１の導電層、第１の有機化合物層、第２の有機化合物層、第２の導電層の順に積層した素子である。試料６は、第１の導電層として酸化珪素を含むＩＴＯで形成し、第１の有機化合物層をＴＰＤで形成し、第２の有機化合物層をＦ４−ＴＣＮＱを添加したＴＰＤで形成し、第２の導電層をアルミニウムで形成した。また、第１の有機化合物層を厚さ４０ｎｍで形成した。また、第２の有機化合物層を厚さ１０ｎｍで、Ｆ４−ＴＣＮＱを０．０１ｗｔ％添加して形成した。試料６の電流電圧特性の測定結果を図２２（Ｂ）に示す。

図２０〜２２に示す測定結果から、試料１〜試料６において、データの書き込み前（記憶素子の短絡前）と、データの書き込み後（記憶素子の短絡後）で、記憶素子の電流電圧特性に大きな変化がみられた。

また、試料１の書き込み電圧（Ｖ）は８．４であった。試料２の書き込み電圧（Ｖ）は４．４であった。試料３の書き込み電圧（Ｖ）は３．２であった。試料４の書き込み電圧（Ｖ）は５．０であった。試料５の書き込み電圧（Ｖ）は６．１であった。試料６の書き込み電圧（Ｖ）は７．８であった。試料１〜試料６の書き込み電圧には、再現性があり、誤差は０．１Ｖ以内であった。

次に、試料１〜６のデータの書き込み前とデータの書き込み後の電流密度の変化について説明する。電流密度の変化を示す値Ｒ１は、書き込み後の記憶素子に電圧を１Ｖ印加したときの電流密度Ａを、書き込み前の記憶素子に電圧を１Ｖ印加したときの電流密度Ｂで割った値（Ｒ１＝Ａ÷Ｂ）である。電流密度の変化を示す値Ｒ２は、書き込み後の記憶素子に電圧を３Ｖ印加したときの電流密度Ｃを、書き込み前の記憶素子に電圧を３Ｖ印加したときの電流密度Ｄで割った値（Ｒ２＝Ｃ÷Ｄ）である。

試料１のＲ１は１．９×１０^７であり、Ｒ２は８．４×１０^３であった。試料２のＲ１は８．０×１０^８であり、Ｒ２は２．１×１０^２であった。試料３のＲ１は８．７×１０^４であり、Ｒ２は２．０×１０^２であった。試料４のＲ１は３．７×１０^４であり、Ｒ２は１．０×１０^１であった。試料５のＲ１は２．０×１０^５であり、Ｒ２は５．９×１０^１であった。試料６のＲ１は２．０×１０^４であり、Ｒ２は２．５×１０^２であった。上記の結果より、試料１〜６において、印加電圧が３Ｖのときの電流値の変化と、印加電圧が１Ｖのときの電流値の変化は、１０^３倍以上であることが分かる。

本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 レーザ照射装置を説明する図。 記憶素子の電流電圧特性を示す図。 記憶素子の電流電圧特性を示す図。 本発明の半導体装置の使用形態について説明する図。 本発明の半導体装置を用いた電子機器を説明する図。 本発明の半導体装置を用いた電子機器を説明する図。 本発明の半導体装置の使用形態について説明する図。 記憶素子の電流電圧特性を示す図。 記憶素子の電流電圧特性を示す図。 記憶素子の電流電圧特性を示す図。

Claims (27)

1. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
   前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を有することを特徴とする半導体装置。
2. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
   前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を複数個有し、
   前記複数の記憶素子の各々が含む前記一対の導電層の一方は、前記複数の記憶素子で共通して用いられ、かつ前記電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする半導体装置。
3. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタを複数個と、
   前記複数の電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を複数個有し、
   前記複数の記憶素子の各々が含む前記一対の導電層の一方は、前記複数の電界効果トランジスタから選択された１つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、
   前記複数の記憶素子の各々は、互いに異なる前記電界効果トランジスタに電気的に接続されていることを特徴とする半導体装置。
4. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
   前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子とアンテナとして機能する導電層を有し、
   前記一対の導電層の一方と、前記アンテナとして機能する導電層は、同じ層に設けられていることを特徴とする半導体装置。
5. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
   前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を複数個と、アンテナとして機能する導電層を有し、
   前記複数の記憶素子の各々が含む前記一対の導電層のうちの一方は、前記複数の記憶素子で共通して用いられ、かつ前記電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、
   前記一対の導電層の一方と、前記アンテナとして機能する導電層は、同じ層に設けられていることを特徴とする半導体装置。
6. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタを複数個と、
   前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を複数個と、アンテナとして機能する導電層を有し、
   前記複数の記憶素子の各々が含む前記一対の導電層の一方は、前記複数の電界効果トランジスタから選択された１つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、
   前記複数の記憶素子の各々は、互いに異なる前記電界効果トランジスタに電気的に接続され、
   前記一対の導電層の一方と、前記アンテナとして機能する導電層は、同じ層に設けられていることを特徴とする半導体装置。
7. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
   前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子と、
   前記記憶素子上に設けられ、アンテナとして機能する導電層が設けられた基板とを有し、
   前記アンテナとして機能する導電層は、前記電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする半導体装置。
8. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした第１の電界効果トランジスタ及び第２の電界効果トランジスタと、
   前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を複数個と、
   前記複数の記憶素子上に設けられ、アンテナとして機能する導電層が設けられた基板とを有し、
   前記複数の記憶素子の各々が含む前記一対の導電層のうちの一方は、前記複数の記憶素子で共通して用いられ、かつ前記第１の電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、
   前記アンテナとして機能する導電層は、前記第２の電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする半導体装置。
9. 絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタを複数個と、
   前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を複数個と、
   前記複数の記憶素子上に設けられ、アンテナとして機能する導電層が設けられた基板とを有し、
   前記複数の記憶素子の各々が含む前記一対の導電層の一方は、前記複数の電界効果トランジスタから選択された１つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、
   前記複数の記憶素子の各々は、互いに異なる前記電界効果トランジスタに電気的に接続され、
   前記アンテナとして機能する導電層は、前記電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする半導体装置。
10. 第１の絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
    前記電界効果トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して、前記電界効果トランジスタのソース領域又はドレイン領域に接続された第１の導電層と、
    前記第２の絶縁層と前記第１の導電層上に設けられた第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して、前記第１の導電層に接続された第２の導電層と、
    前記第２の導電層に接する有機化合物層と、
    前記有機化合物層に接する第３の導電層と、を有し、
    前記第２の導電層、前記有機化合物層及び前記第３の導電層の積層体は、記憶素子であることを特徴とする半導体装置。
11. 第１の絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
    前記電界効果トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して、前記電界効果トランジスタのソース領域又はドレイン領域に接続された第１の導電層と、
    前記第２の絶縁層と前記第１の導電層上に設けられた第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して、前記第１の導電層に接続された第２の導電層及び第３の導電層と、
    前記第２の導電層に接する有機化合物層と、
    前記有機化合物層に接する第４の導電層と、を有し、
    前記第２の導電層、前記有機化合物層及び前記第４の導電層の積層体は、記憶素子であり、
    前記第３の導電層は、アンテナであることを特徴とする半導体装置。
12. 第１の絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、
    前記電界効果トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して、前記電界効果トランジスタのソース領域又はドレイン領域に接続された第１の導電層と、
    前記第２の絶縁層と前記第１の導電層上に設けられた第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して、前記第１の導電層に接続された第２の導電層と、
    前記第２の導電層に接する有機化合物層と、
    前記有機化合物層に接する第３の導電層と、
    前記第１の導電層と電気的に接続された第４の導電層と、
    前記第４の導電層上に設けられた基板と、を有し、
    前記第２の導電層、前記有機化合物層及び前記第３の導電層の積層体は、記憶素子であり、
    前記第４の導電層は、アンテナであることを特徴とする半導体装置。
13. 請求項１乃至請求項９のいずれか一項において、前記絶縁層は、酸化珪素層であることを特徴とする半導体装置。
14. 請求項１０乃至請求項１２のいずれか一項において、前記第１の絶縁層は、酸化珪素層であることを特徴とする半導体装置。
15. 請求項１乃至請求項１２のいずれか一項において、前記記憶素子は、光学的作用により導電性が変化することを特徴とする半導体装置。
16. 請求項１乃至請求項１２のいずれか一項において、前記記憶素子は、光学的作用により抵抗値が変化することを特徴とする半導体装置。
17. 請求項１乃至請求項１２のいずれか一項において、前記記憶素子は、電気的作用により抵抗値が変化することを特徴とする半導体装置。
18. 請求項１乃至請求項９のいずれか一項において、前記記憶素子は、電気的作用により前記一対の導電層の距離が変化する素子であることを特徴とする表示装置。
19. 請求項１０又は請求項１２において、前記記憶素子は、電気的作用により前記第２の導電層と前記第３の導電層の間の距離が変化する素子であることを特徴とする表示装置。
20. 請求項１１において、前記記憶素子は、電気的作用により前記第２の導電層と前記第４の導電層の間の距離が変化する素子であることを特徴とする表示装置。
21. 請求項１乃至請求項１２のいずれか一項において、前記有機化合物層は、キャリア輸送性材料を有することを特徴とする表示装置。
22. 請求項１乃至請求項１２のいずれか一項において、前記有機化合物層は、キャリア輸送性材料を有し、
    前記有機化合物層の導電率は、１．０×１０^−１５〜１．０×１０^−３Ｓ・ｃｍであることを特徴とする表示装置。
23. 請求項１乃至請求項１２のいずれか一項において、前記有機化合物層の厚さは、５ｎｍ〜６０ｎｍであることを特徴とする表示装置。
24. 請求項１乃至請求項１２のいずれか一項において、前記有機化合物層の厚さは、１０ｎｍ〜２０ｎｍであることを特徴とする表示装置。
25. 請求項１乃至請求項１２のいずれか一項において、前記有機化合物層は、光酸発生剤がドーピングされた共役高分子材料を有することを特徴とする半導体装置。
26. 請求項１乃至請求項１２のいずれか一項において、前記有機化合物層は、電子輸送材料又はホール輸送材料を有することを特徴とする半導体装置。
27. 請求項１乃至請求項１２のいずれか一項において、電源回路、クロック発生回路、データ復調／変調回路及びインターフェイス回路から選択された１つ又は複数を有することを特徴とする半導体装置。

Images