CN1314701A - 半导体衬底及其生产工艺 - Google Patents

半导体衬底及其生产工艺 Download PDF

Info

Publication number
CN1314701A
CN1314701A CN01101254A CN01101254A CN1314701A CN 1314701 A CN1314701 A CN 1314701A CN 01101254 A CN01101254 A CN 01101254A CN 01101254 A CN01101254 A CN 01101254A CN 1314701 A CN1314701 A CN 1314701A
Authority
CN
China
Prior art keywords
substrate
semiconductor
semiconductor layer
semiconductor substrate
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01101254A
Other languages
English (en)
Inventor
坂口清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1314701A publication Critical patent/CN1314701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种包括半导体层3的半导体衬底,半导体层3形成在支撑衬底1上,半导体层和支撑衬底之间插入绝缘层3,其中在半导体层表面区域以外的区域内形成标记;以及还提供半导体衬底的生产工艺。

Description

半导体衬底及其生产工艺
本发明涉及在半导体存储器、微处理器和系统LSI这样的半导体集成电路生产中使用的半导体衬底及其生产工艺。特别地，本发明涉及上面有半导体衬底识别标志或类似物的半导体衬底及其生产工艺。
半导体衬底包括镜片(mirror-wafer)和外延片，镜片是通过切晶碇生产的盘形衬底，具有至少一个抛光面；外延片由镜片和形成在镜片上的半晶质的半导体层构成。
另一方面，人们普遍知道在绝缘体或具有绝缘层的衬底上形成单晶半导体层的SOI技术。该产品称为绝缘体上外延硅或绝缘体上半导体。由此形成的半导体衬底称为SOI衬底或SOI晶片。
以下是生产SOI衬底的三种典型工艺：
(1)SIMOX工艺(离子注氧隔离)，通过氧离子注入到Si单晶衬底中形成SiO2。(2)智能切割工艺，包括以下步骤：将氢离子注入Si单晶衬底中，键合另一个衬底，对其进行热处理从而生长成形成在离子注入层中的微泡，分离Si单晶衬底。通过这种工艺生产的SOI衬底称为Unibond。其详细描述公开在日本专利申请公开No.5-211128及其相应的USP5,374,564中。
该工艺的改进是已知的，它包括以下步骤：通过氢等离子体将氢离子注入Si单晶衬底中，在其上键合另一个衬底，将高压氮气施加到键合的衬底的侧壁上，从而分离离子注入层上的Si单晶衬底。(3)SOI衬底生产的再一个工艺是将多孔体上形成的多孔半导体层转移到另一个衬底上。由于半导体层能通过外延生长形成在多孔体上，所以据知该工艺能提供最高质量的SOI衬底。特定的例子公开在日本专利No.2,608,351及其相应的USP5,371,037、日本专利申请公开No.7-302889及其相应的USP5,856,229、以及日本专利No.2.877,800及其相应的EP0,867,917中。这些专利和申请中所示的工艺是有利的，因为SOI层的厚度是均匀的，晶体缺陷密度容易降低，SOI层的表面具有良好平滑性，生产设备价格低廉，能用一个设备生产从几百埃到约10μm这样一个大范围的SOI膜厚度，等等。
当晶片通过半导体集成电路装置的生产步骤(装置步骤)时，最好一个一个单独标识晶片。晶片标识在管理个体晶片的步骤历史方面是高度有效的，在故障分析、步骤优化、生产控制等方面得到利用。镜片的标识能利用通过激光束在晶片表面上形成的标记来实现。
图18示出了激光标记后的晶片横截面。用激光束照射的晶片表面区域熔融，变成凹部，通过熔融从凹部弹出的晶片材料以图18所示的外轮山(somma)形固化在凹部周边上。例如，在将功率220mW的激光以点状应用到硅片表面上的情况下，变形区域最大直径X1的范围从0.04mm到0.05mm，中心处凹部直径X2的范围从0.02mm到0.03mm，凹部深度Y1的范围从2μm到3μm，凸部的高度Y2的范围从0.5μm到1.0μm。这些尺寸的变化取决于激光功率。实际上，激光束以脉冲形式施加，形成很多局部叠加或独立的点，从而描绘出一个标记。形成外轮山的晶片材料可以是隐式的。可能通过调节激光功率、激光频率或激光射点数形成没有外轮山的标记。有外轮山的浅标记可以用低功率的激光形成。大功率激光通过将散射或扩散将形成外轮山的材料形成没有外轮山的深标记。镜片上的标记通常由大约10个字母数字混合编制的字符组成，表示每个镜片的特定ID号。这是SEMI国际标准所规定的常规方法。
假定这种激光标记方法用于Si镜片，SEMI标准中还规定了标记位置。
图19是上面形成有标记的镜片21的顶视图，图20是在标记处和标记周围镜片21的截面图。例如，在图19所示的8-英寸晶片中，有向上放置的槽口12，用晶片的中心100作为x-y坐标的原点(0,0)，以上提及的标准规定标记4应当形成在X范围从-9.25到+9.25mm、Y范围从+93.7到+96.5mm的标记区域24内，即在矩形区域24内，高度L2为2.8mm，长度L1为18.5mm。
如果将该标准应用到SOI晶片上，标记范围达到绝缘层上半导体层(SOI层)的表面区域。
图21是上面形成有标记的SOI晶片的顶视图。图22是在标记处和标记周围的截面图。Si镜片的激光输出能级和激光的其他条件规定为不造成粒子飞溅。所以，在根据以上SEMI标准的SOI晶片上的标记中，在一些情况下产生粒子且点直径改变，原因是其多层结构和SiO2蓄热层的动作。
在深度标记的情况下，点直径的变化更为严重。图23示意性地示出了这种状态。例如，在激光束投射到SOI层厚100到200nm的SOI晶片上的情况下，埋入的厚100到200nm的绝缘层的激光照射条件与图18的情况相同，内凸部的直径X1约为0.045mm，凹部的直径X2约为0.04mm，内凸部和外凸部之间的距离X3的范围从0.02到0.03mm，凹部的深度Y1的范围从2.5到3.0μm，内凸部的高度Y2的范围从1.0到1.5μm，外凸部的高度Y3的范围从0.8到1.5μm。顺便提及，凹部的深度Y1和高度Y2和Y3以近似值表示。
如图23所示，在SOI层表面上的标记格式中，人们观察到构成标记字符的凹部变陡(bold)，粒子25溅落在字符周围。不造成粒子飞溅的条件取决于SOI层结构和各层的厚度，因此设置条件是复杂且繁重的。而且，当激光具有较低输出能级时，阻碍了粒子飞溅，由激光照射形成的凹部深度变得更小，从而致使读取标记很困难。
本发明的目的是提供一种半导体衬底，所述半导体衬底具有可读标记，能容易地进行标记而不会造成溅落粒子的沉积，以及提供一种生产半导体衬底的工艺。
根据本发明的一个方面，提供一种具有半导体层的半导体衬底，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入绝缘层，其中标记形成在非半导体层表面区域的一个区域上。
根据本发明的另一个方面，提供一种具有半导体层的半导体衬底的生产工艺，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入绝缘层，所述工艺包括在非半导体层表面区域的一个区域上形成标记的步骤。
根据本发明的再一个方面，提供一种具有半导体层的半导体衬底，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入至少一层，其中标记形成在非半导体层表面区域的一个区域上。
根据本发明的再一个方面，提供一种具有半导体层的半导体衬底的生产工艺，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入至少一层，所述工艺包括在非半导体层表面区域的一个区域上形成标记的步骤。
图1是根据本发明一个实施例所述的部分半导体衬底的顶视图。
图2是根据本发明一个实施例所述的部分半导体衬底的截面图。
图3是根据本发明一个实施例所述的另一种半导体衬底一部分的顶视图。
图4是根据本发明一个实施例所述的另一种半导体衬底一部分的截面图。
图5是根据本发明一个实施例所述的部分半导体衬底的顶视图。
图6是根据本发明一个实施例所述的部分半导体衬底的截面图。
图7是根据本发明一个实施例所述的部分键合衬底的截面图。
图8A、8B、8C、8D、8E和8F是解释根据本发明一个实施例所述的半导体衬底生产步骤的截面图。
图9是根据本发明一个实施例所述的半导体衬底生产步骤的流程图。
图10是根据本发明一个实施例所述的半导体衬底生产步骤的流程图。
图11是根据本发明一个实施例所述的半导体衬底生产步骤的流程图。
图12是根据本发明一个实施例所述的半导体衬底生产步骤的流程图。
图13A、13B、13C、13D、13E和13F是解释根据本发明一个实施例所述的半导体衬底生产步骤的截面图。
图14A、14B、14C、14D、14E是解释根据本发明一个实施例所述的半导体衬底生产步骤的截面图。
图15是根据本发明一个实施例所述的半导体衬底生产步骤的流程图。
图16是根据本发明一个实施例所述的半导体衬底生产步骤的流程图。
图17是根据本发明一个实施例所述的半导体衬底生产步骤的流程图。
图18是激光标记形状的横截面图。
图19是部分半导体衬底的顶视图。
图20是部分半导体衬底的横截面图。
图21是部分SOI衬底的顶视图。
图22是部分SOI衬底的横截面图。
图23是激光标记形状的横截面图。
Ⅰ．半导体衬底的构造
下面描述本发明所述的半导体衬底的实施例。
(实施例1)
图1是根据本发明一个实施例所述的部分半导体衬底的顶视图。图2是沿图1中线2-2剖开的半导体衬底的横截面图。
SOI衬底由支撑衬底1、埋入的绝缘层2和半导体层(SOI层)3构成，支撑衬底1例如单晶硅片，埋入的绝缘层2例如由氧化硅构成，半导体层3例如单晶硅层。
在半导体层3的表面区域5中，形成用于集成电路等的半导体器件。在区域6中形成标记4，区域6是半导体衬底的周边区域13表面的几乎扁平的区域。衬底有槽口12。
SOI层3的表面区域5的边缘(即周边区域的内部边界线)由半径R2的圆表示。衬底的外周边缘(周边区域的外部边界线)由半径R1的圆表示。半径R2的圆和半径R1的圆之间的区域是周边区域13。
更具体地说，目前可用的普通SOI晶片通常具有一个从晶片的外周边缘向内宽几毫米的区域，其中不形成器件。该区域称为“边缘禁区”。
例如在SIMOX中，在从外周边缘向内宽几毫米的区域内SOI层的厚度可以不合格或者具有由粒子注入不均匀造成的其他缺陷。
在键合SOI晶片中，由于作为起动材料的原晶片周边部分下垂，所以从晶片外周边缘开始厚度为几毫米的区域是不被键合的，从而该区域没有SOI结构。而且，由于SOI层的边缘线不平滑，有时将图案处理成除去部分SOI层，人工造成其边缘向内。
在这种SOI晶片上标记时，标记应形成在没有SOI结构的区域上。所以，在周边区域内没有SOI层的键合晶片上，如图1和2所示在周边区域13上进行标记。这种方法之所以有好处是因为与SOI层除去方法相比，该方法能以更少的步数进行标记且不减少SOI区域内可得到的芯片数。
(实施例2)
图3是根据本发明实施例所述的部分半导体衬底的顶视图。图4是沿图3的线4-4剖开的半导体衬底的横截面图。
将半导体层(SOI层)3和绝缘层2局部挖空并除去，形成暴露区域14，在半导体层3边缘内部即不包括支撑衬底1周边区域13的一个区域(内部区域)上，暴露部分支撑衬底1。
在该暴露区域14上作标记4。尽管在图3中，标记4由字母组成，但标记4也可以是条形码、数字、字符、符号或其组合。
SOI层3的表面区域5的边缘(周边区域的内部边界线)由半径R2的圆周线示出。衬底的外周边缘(周边区域的外部边界线)由半径R1的圆周线示出。在该实施例中，标记形成在半径R2的圆内。
通过以下步骤生产该实施例所述的半导体衬底：准备半导体衬底例如SOI晶片，掩蔽用来形成暴露区域14的区域以外的半导体衬底，通过腐蚀或类似工艺从未被掩蔽的形成暴露区域的区域中除去半导体层3的那部分，通过腐蚀或类似工艺除去底层的埋入绝缘层2使半导体表面暴露出来，通过激光照射或类似方法在暴露区域14上形成标记，从而获得图3和4所示的SOI衬底。
(实施例3)
在该实施例中，在支撑衬底的背面形成标记。
在该实施例中，在SOI衬底的支撑衬底的背面上形成标记，方式与图19和20所示的在镜片正面形成标记相同。
由于在支撑衬底的背面作标记，因此不减少支撑衬底正面上SOI层的有效面积。
(实施例4)
图5和6示出了半导体衬底中标记的周边区域及其附近的结构。
图5是周边区域及其附近的顶视图。图6是周边区域及其附近的截面图。
数字34表示埋入的绝缘层2的边缘。数字35表示SOI层3的边缘。在该实施例中，绝缘层2的边缘34扩展到SOI层3的边缘35的外面。从而，用具有腐蚀特性的清洗液利用清洗或类似方法能防止受腐蚀的绝缘层2妨碍SOI层的清理。但是，这不是必要的。更可取的，可以将SOI层3或埋入的绝缘层2的角部加工成圆形或者使角变钝。
在周边区域13的外侧部分中形成标记4。在图5中，标记4作在虚线33＇的外面。
参考图7解释虚线33＇。图7是通过将两个衬底键合起来以准备键合SOI衬底而形成的键合衬底的截面图。图7中，标记4作在数字33所指示的位置外面。标记4形成在周边区域13的扁平表面中。扁平表面不与镜片30接触。部分标记4可以形成在周边区域的倾斜表面上。在两个衬底处于键合的状态下，键合界面的边缘处于数字32指示的位置，该位置称为“接触边缘”。此后，键合的衬底经过热处理(或者键合-退火)提高衬底的键合强度，从而键合界面的边缘向外移动到数字33指示的位置，增大了键合界面的面积。
后来，除去衬底30的不需要部分使衬底30更薄，得到SOI衬底。在最后得到的SOI衬底的支撑衬底1表面上，键合边缘33的初始位置由虚线33＇表示，接触边缘32的初始位置由虚线32＇表示。
数字31表示与完成的SOI层3的边缘35相对应的预期位置。从支撑衬底1外周边缘开始的距离L31最好不超过3mm，最好在3mm或更小的范围内尽可能地小。
接触边缘32的位置根据斜截后所使用的衬底1和30的外周边形状来确定：支撑衬底1的外周边缘和接触边缘32之间的距离L32根据外周边部分的倾斜形状变化。类似地，键合边缘33稍微移位。
如果在衬底键合面的接触边缘32附近出现粗糙或外来粒子，则在附近难以完成键合，导致接触边缘32和键合边缘33稍微向内移动。在这种情况下，牢固键合的区域的边缘向内移动，迫使SOI层3的边缘35向内移动到能获得足够键合强度的位置，从而妨碍了距离L31的缩短。
本发明中的标记能形成在支撑衬底外周边缘和SOI层边缘之间的部分处，更可取的是形成在与接触边缘32相对应的位置32＇的外面。同样可取的是，标记形成在与键合边缘33相对应的位置33＇的外面。
同样可取的是，仅形成标记的键合边缘33或接触边缘32的那部分局部向内移动，在其上作标记而不减小SOI层的有效面积。
以上解释了本发明所述的半导体衬底的实施例。本发明不限于此，且包括将组成部件替换成能实现本发明目的的等价物。本发明中使用的支撑衬底可以是能在其表面上形成标记的Si,Ge,SiC,GaAs,GaAlAs,GaN,InP等的半导体衬底，但不限于此。
用于本发明的绝缘层由氧化硅、氮化硅、氮氧化硅及类似物中至少其中一个组成。绝缘层可以由单层或多层层叠构成。绝缘层的厚度可以在1nm到10μm的范围内。
用于本发明的半导体层由包括Si,Ge,SiC,GaAs,GaAlAs,GaN,InP和类似物在内的至少一种半导体形成。半导体层可以是单层或多层层叠。半导体层的厚度可以在1nm到10μm的范围内。
本发明的半导体衬底形状不限于图1所示的有槽口的晶片，而可以是其他形状的晶片，例如具有定向平面的晶片。用于本发明的SOI衬底可以是不键合的衬底，例如SIMOX晶片，但最好是键合SOI衬底。
标记区域可以在槽口或定向平面附近，或者在与其相对的位置，或者可以在任何其他位置。
如上所述，标记形成在周边区域内。标记最好形成在扁平部分上或通过斜截形成的稍微倾斜的部分上。否则，标记可以形成在通过局部除去半导体层而暴露出来的部分上。
能通过Nd：YAG激光、CO2激光或类似方法或利用金刚石笔进行标记。
标记可以由数字、字符、符号、条形码和类似物的至少其中之一或者其组合组成。字符包括字母、日本假名和希腊字符。
对于特殊应用来说，不需要应用SEMI标准。组成标记的数字、字符、符号和类似物可以沿晶片的外周边缘直线或曲线排列。在通过除去半导体层而形成周边区域窄或标记的数字号大的情况下，标记最好沿外周边缘以曲线排列，从而不防碍SOI层。
作了标记的晶片可以不再进一步处理就包起来发货，或者再清洗或检查后包起来再发货。否则，作了标记的晶片可以不经处理或在清洁或检查之后引入器件生产步骤中。
Ⅱ．半导体衬底的生产工艺
下面描述以上本发明所述半导体衬底生产工艺的实施例。
本发明半导体衬底生产工艺包括以下步骤：准备具有半导体层的半导体衬底，半导体层形成在支撑衬底上，两衬底之间插入绝缘层，在半导体层表面区域之外的区域上形成标记。
以上描述了用于本发明的半导体衬底。优选的半导体衬底包括具有通过氧和/或氮离子注入以及热处理形成的绝缘层的不键合SOI衬底；将通过离子注入氢和/或惰性气体生产的SOI衬底键合到第一衬底上，将第一衬底键合到作为支撑衬底的第二衬底上，将键合后的衬底用通过以上离子注入形成的分离层隔开；将具有通过转移形成在多孔层上的无孔半导体层而形成的半导体层的SOI衬底键合在支撑衬底上。
本发明半导体衬底的另一种生产工艺包括在形成SOI结构之前在所谓的手柄晶片(handle wafer)这样的支撑衬底上标记的步骤。
(实施例5)
参考图8A至8F和9说明半导体衬底的生产工艺。
第一衬底30例如单晶硅片经阳极氧化在表面上形成多孔层37例如多孔硅层。进一步，如果必要，多孔硅孔的内壁受热氧化，形成保护性氧化硅薄膜。然后，在氢气中通过热处理密封多孔层37表面上的开口。
在多孔层37上，通过CVD或类似的外延生长形成无孔半导体层38例如单晶硅层。该半导体层38是将被转移的层，即变成转移层。进一步，如果必要，通过第一衬底30的热氧化形成绝缘层39。因此，通过图9中的步骤S11和S12生产图8A所示的结构。
然后，在步骤S21中准备第二衬底，例如单晶硅片。在步骤S22中在其周边部分的表面上进行标记。如果必要，可以对第二衬底的表面进行热氧化，形成绝缘层。否则，在第二衬底背面的任一位置上作标记。单晶硅片的基本生产工艺包括以下步骤：硅碇切片，研磨，腐蚀和抛光。在研磨或腐蚀之前形成深标记。在抛光之前形成浅标记。
在图8B所示的步骤S13中将两个衬底键合起来。键合强度可以在氧化气氛或类似气氛中通过热处理来增大。在正面作标记的情况下，在步骤S13中，标记最好形成在接触边缘的外面或者键合边缘的外面。
在步骤S14中，除去第一衬底的不需要的部分。具体地说，如图8C所示，通过研磨、抛光、腐蚀和分离方法中至少其中一种方法从键合好的衬底上除去第一衬底背面的无孔部分36。然后，通过抛光、腐蚀或氢退火除去留在键合到第二衬底上的半导体38表面(以前的背面)上的多孔层37，或者将多孔层37作成无孔的。这样，完成半导体层38的转移。
在步骤S15中，形成SOI衬底的周边部分。具体地说，如图8E所示，半导体层38的暴露表面被密封材料的腐蚀掩模、光致抗蚀剂或类似物覆盖。然后，通过腐蚀除去半导体层38的周边部分，使得形成SOI层的半导体层38的周边部分到达图5至7所示的位置31。而且，还通过腐蚀或抛光除去绝缘层39的周边部分。
以这种方式，如图8F所示准备SOI衬底。SOI衬底上的标记形成在图1,2,5和6所示的位置上。
(实施例6)
下面参考图10说明半导体衬底的另一种生产工艺。
该实施例与以上的实施例5不同，不同之处在于在除去第一衬底不必要部分的步骤之间进行标记。
以与实施例5相同的方式，在步骤S11和S12之后将第一衬底键合到未作标记的第二衬底上(步骤S13)。
在步骤S14中，第一衬底的不需要部分的一部分被除去。具体地说，如图8C所示，通过研磨、抛光、腐蚀和分离方法中至少其中一种方法除去第一衬底背面侧上的无孔部分36。
然后，在步骤S15中，在第二衬底正面侧的周边部分上进行标记。即使作标记时溅落的外来物质沉积在第二衬底正面上，在随后的除去多孔层37步骤中也将溅落的物质从正面除去。所以，形成SOI层的半导体层的表面区域未被外来物质污染。否则，在第二衬底的背面侧上进行标记。
在随后的步骤S16中，通过抛光、腐蚀或氢退火除去留在键合到第二衬底上的半导体层38表面(以前是背面)上的多孔层37或者将其作成无孔的。这样，完成半导体层38的转移。
然后，在步骤S17中，形成SOI衬底的周边部分。
以这种方式，获得如图8F所示的SOI衬底。SOI衬底上的标记形成在图1,2,5和6所示的位置上。
(实施例7)
参考图11说明半导体衬底的再一种生产工艺。
该实施例与以上的实施例5不同，不同之处在于在除去第一衬底不必要部分之后且形成周边部分的步骤之前进行标记。
以与实施例5相同的方式，在步骤S11和S12之后将第一衬底键合到未作标记的第二衬底上(步骤S13)。
在步骤S14中，第一衬底的不需要部分的一部分被除去。具体地说，如图8C所示，通过研磨、抛光、腐蚀和分离等方法中至少其中一种方法除去第一衬底背面侧上的无孔部分36。然后，如图8D所示，通过抛光、腐蚀或氢退火除去留在键合到第二衬底上的半导体层38表面(以前是背面)上的多孔层37或者将其作成无孔的。这样，完成半导体层38的转移。
在上面提到的无孔部分分离的一些情况下，可以使多孔层和半导体层38之间的界面裂开，从而允许多孔层与无孔部分一起与半导体层38分离。在该分离之后，在一些情况下，在半导体层38上不存在剩下的多孔层。
然后，在步骤S15中，如图8E所示在带覆盖半导体38表面区域的掩模MK的第二衬底正面侧的周边部分上进行标记。在标记过程中，即使标记操作时溅落的外来物质沉积在第二衬底正面上，在随后的从正面侧除去掩模MK的步骤中也将溅落的物质除去。所以，形成SOI层的半导体层的表面区域未被外来物质污染。否则，在第二衬底的背面侧上进行标记。
在随后的步骤S16中，用掩模MK形成SOI衬底的周边部分。
以这种方式，获得如图8F所示的SOI衬底。SOI衬底上的标记形成在图1,2,5和6所示的位置上。
(实施例8)
参考图12说明半导体衬底的再一种生产工艺。
该实施例与以上的实施例7不同，不同之处在于在形成带保持覆盖的掩模MK的周边部分之后进行标记的方式与实施例7相同但不剥离掩模MK。
因此在该实施例中，也准备如图8F所示的SOI衬底。SOI衬底上的标记形成在图1,2,5和6所示的位置上。
(实施例9)
参考图13A至13F说明键合半导体衬底的生产工艺，其中采用离子注入层作为分离层。
对第一衬底30例如单晶硅片进行表面热氧化，形成绝缘层39例如氧化硅层。此外，将氢离子、氦离子和氖离子这样的惰性气体离子注入到预定深度，形成注入的离子局部高度集中的离子注入层40。位于离子注入层40上的部分是将被转移的层，即变成转移层。图13A示出了由此获得的第一衬底30的结构。
独立地，准备第二衬底例如单晶晶片。在正面的周边部分上进行标记，或者在第二衬底的背面侧上进行标记。
第一衬底和第二衬底键合在一起，使得半导体层38放置在内部，从而获得图13B所示结构。
然后在400-600℃或更高的温度范围内对键合后的衬底进行热处理，增加键合强度且同时导致离子注入层40裂开。于是第一衬底的部分36从键合的衬底上离开，如图13C所示将半导体层38转移到第二衬底上。
对半导体层38的暴露的分离表面进行抛光。在该步骤中，可以同时除去层38和39的周边部分，得到图13D所示的结构。否则，可以用氢退火代替抛光，或者连续进行抛光和氢退火。最好在抛光之前或抛光之后执行增强键合强度的退火。
然后，形成SOI的周边部分。具体地说，如图13E所示，半导体层38的暴露表面被密封材料、光致抗蚀剂或类似物制成的腐蚀掩模MK覆盖。通过腐蚀除去半导体层38的周边部分，使得形成SOI层的半导体层38的边缘到达图5-7所示的位置31。而且，也通过腐蚀或抛光除去绝缘层39的周边部分。
以这种方式，获得如图13F所示的SOI衬底。SOI衬底上的标记形成在图1,2,5和6所示的位置上。
图13C的步骤之后，通过省略图13D的步骤进行图13E的步骤。
(实施例10)
除了标记时间改变之外，本实施例的实施方式与实施例9相同，即在除去半导体层38的周边部分之前用图13F所示的处于覆盖状态的掩模MK在支撑衬底正面上的周边区域内进行标记。
由此获得图13F所示的SOI衬底。SOI衬底上的标记形成在图1,2,5和6所示的位置上。否则，在支撑衬底的背面上进行标记。在抛光或清洗能除去标记产生的粒子情况下，不需要掩模步骤。
(实施例11)
除了标记时间改变之外，本实施例的实施方式与实施例9相同，即在除去掩模MK之前在除去半导体层38的周边部分之后用图13E所示的处于覆盖状态的掩模MK在支撑衬底正面上的周边区域内进行标记。
由此获得图13F所示的SOI衬底。SOI衬底上的标记形成在图1,2,5和6所示的位置上。否则，在支撑衬底的背面上进行标记。
(实施例12)
参考图14A至14E和15说明用非键合方法生产半导体衬底的工艺。
在图15的步骤S11中，如图14A准备半导体衬底1例如单晶晶片。
在图15的步骤S12中，在半导体衬底正面侧上的周边区域上进行标记。否则，在半导体衬底的背面侧上进行标记。
然后，对半导体衬底1表面进行热氧化形成绝缘层41例如氧化硅层，如图14B所示。
在图15的步骤S13中，将形成绝缘体的离子例如氧离子注入到预定深度，形成注入的离子局部高度集中的离子注入层。对该衬底进行热处理，形成由注入的氧和硅的混合物组成的绝缘层2。该绝缘层2上的半导体层3的那部分变成SOI层。最后得到的SOI衬底具有图14C所示的结构。
在图15的步骤S14中，至少在SOI层表面侧上的绝缘层41的不需要部分被除去，得到标记后的SOI衬底。当在正面上进行标记时，还通过将被标记的部分作成使SOI结构在作标记之后通过离子注入和热处理具有凹凸部分，从而能从正面侧识别标记。在这种情况下，不需要实施图14D的步骤。
作为该实施例的修改，可以在被标记部分以外的区域内实施离子注入，在正面侧的周边部分上形成不具有SOI结构的标记部分。
(实施例13)
参考图14A至14E和16说明半导体衬底的生产工艺。除了标记的定时改变以外，该实施例的实施方式与实施例12相同。
在图16的步骤S11中，如图14A准备半导体衬底1例如单晶晶片。
然后，对半导体衬底1表面进行热氧化形成绝缘层41例如氧化硅层，如图14B所示。
在图16的步骤S12中，将形成绝缘体的离子例如氧离子以预定深度注入衬底，形成注入的离子局部高度集中的离子注入层。对该衬底进行热处理，形成由注入的氧和硅的混合物组成的埋入的绝缘层2。该绝缘层2上的半导体层3的那部分变成SOI层。最后得到的SOI衬底具有图14C所示的结构。
在图16的步骤S13中，如图14D所示，施加掩模MK，如果需要，除去绝缘层41，进行标记。标记的形成使得标记的凹部通过半导体层3到达绝缘层2的下部。
在图16的步骤S14中，除去掩模MK和不必要的绝缘层41，得到图14E所示的SOI衬底。
该实施例中，由于SOI层受到掩模的保护，甚至当由于激光标记造成粒子飞溅时，也能防止由于粒子飞溅造成的污染。
(实施例14)
参考图17说明半导体衬底的生产工艺。除了标记的定时改变以外，该实施例的实施方式与实施例13相同。
以与实施例13相同的方式实施图17的步骤S11和S12。
在图17的步骤S13中，从图14E所示的半导体上除去不必要的绝缘层41得到SOI衬底。
在图17的步骤S14中，用掩模覆盖半导体层的表面区域，在SOI衬底正面侧上的周边区域中进行标记。标记的形成使得标记的凹部通过半导体层3到达绝缘层2的下部。
该实施例中，由于SOI层受到掩模的保护，甚至当由于激光标记造成粒子飞溅时，也能放置由于粒子飞溅造成的污染。
(实施例15)
下面参考图8A至8F说明键合半导体衬底的生产工艺。
准备具有特定电阻0.01Ω·cm的P-型或N-型的单晶衬底作为第一衬底。该衬底在包含HF的溶液中作阳极氧化，形成作为分离层的多孔层。
将由多孔硅组成的多孔层37形成为单层的阳极氧化条件示例如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：氢氟酸∶水∶乙醇=1∶1∶1
时间：11(秒)
多孔层厚度：12(μm)
通过调节阳极氧化时间，多孔层厚度在几百μm到约0.1μm的范围内变化。
在形成由多孔硅层构成的多孔层过程中，可以在以下条件下实施阳极氧化的第一步骤和第二步骤：
第一步骤
电流密度：7(mA·cm-2)
阳极氧化溶液：氢氟酸∶水∶乙醇=1∶1∶1
时间：5(分钟)
第一多孔层厚度：5.5(μm)
第二步骤
电流密度：30(mA·cm-2)
阳极氧化溶液：氢氟酸∶水∶乙醇=1∶1∶1
时间：10(秒钟)
第二多孔层厚度：0.2(μm)
用通过阳极氧化以较低电流密度作为表面层首先形成的第一多孔硅层形成高质量的外延Si层，用通过阳极氧化以较高电流密度作为底层其次形成的第二多孔硅层促进分离，两个多孔层具有不同的功能。所以，形成的多孔Si层的厚度不限于以上所述，而是范围可以从几百μm到约0.1μm。除了以上两层之外，可以在上面形成第三层或更多层。
在氧气气氛中以300-600℃氧化该衬底，从而用热氧化薄膜组成的保护膜覆盖多孔硅孔的内壁。用氢氟酸处理多孔层37的表面，仅除去多孔层37表面上的氧化膜而保持孔内壁上的氧化膜不被除去。在多孔硅上，通过CVD(化学汽相淀积)使单晶硅外延生长。生长条件如下所示。
源气体：SiH2Cl2/H2
气体流率：0.5/180L/min
气体压力：1.1×104Pa(约80乇)
温度：950℃
生长率：0.3μm/min
在外延生长之前，在外延生长室中在氢气氛下对多孔层37进行热处理(预烘干)。该热处理对于提高外延生长层38的晶体品质是必要的。实际上，外延生长层38的晶体缺陷可以降低到不超过104cm-2。后面用最后得到的外延生长层38作为转移层。
在外延生长层的表面上，通过热氧化形成20nm到2μm厚的SiO2层作为绝缘层39。由此获得图8A所示的结构。
使绝缘层39的表面和独立准备的第二Si衬底的表面彼此接触，对接触的衬底在1100℃的温度下进行2个小时的热处理致使衬底键合，从而获得图8B所示的结构。
从最后得到的多层结构上，除去多孔层37得到SOI衬底，SOI衬底包含第二衬底1和转移到其上的外延生长层38。为此，通过掩模、抛光、腐蚀或类似工艺除去第一Si衬底的部分36从而使多孔层37暴露出来，然后通过腐蚀除去多孔层37。否则，在多孔层37上分离多层结构，如果多孔部分留在转移到第二衬底1上的外延生长层38的分离面上，则通过腐蚀、氢退火或类似工艺除去多孔部分。
衬底分离方法包括在衬底之间插入楔子的方法；相对拉伸衬底的方法；施加剪切力的方法；利用流体楔例如水喷、气喷和静压流体效应的方法；施加超声波的方法；通过加热和冷却施加热压的方法。由此获得图8C所示的结构。
此后，通过由氢氟酸、过氧化氢和水组成的液体混合物选择性地腐蚀留在第二衬底1上的多孔Si层37。由无孔单晶硅组成的半导体层38保持未受腐蚀。该层38用作腐蚀停止材料，从而允许通过选择性腐蚀完全除去多孔Si。由此获得图8D所示的结构。
在上面提到的腐蚀液混合物中无孔Si单晶的腐蚀速度极低：多孔层的腐蚀速度相对于无孔层的腐蚀速度的选择比值高到105或更大，所以腐蚀引起的无孔层厚度减小(约几十埃)实际上是忽略不计的。
因此，在绝缘层39上形成由单晶Si组成的0.2μm厚的半导体层38。多孔Si的选择性腐蚀根本不改变单晶Si层。形成的半导体层38的厚度均匀，在对整个表面上100个点的测量结果是范围为201nm±4nm。
通过透射电子显微镜在Si层中没有观察到另外的晶体缺陷。
在氢气氛中通过1100℃热处理使表面作成平坦。
可以在第二衬底表面上形成氧化膜，代替外延生长层，得到同样的结果。
施加掩模MK从而覆盖半导体层38的表面区域，通过形成图案除去部分半导体层38和从外周边缘向内宽1-3mm的周边区域上的部分绝缘层39，调整周边部分的形状。该周边图案处理可以省略。
在周边区域上，在槽口或定向扁平部分附近，通过激光标记设备记录预定数量的字母字符、符号或条形码。记录的字符不需要满足SEMI标准。字符的尺寸能用普通激光标记设备调节为约0.8mm间距，为易于阅读，可以更小或更大。
上述为使表面平整在氢气氛(氢退火)中进行的热处理可以在该激光标记之后实施。
此后，除去掩模MK，对SOI衬底进行清洁、检查、打包和装运。
通过在氢氟酸、过氧化氢和水的液体混合物中搅拌选择性地腐蚀留在第一衬底的衬底部分36侧面上的多孔Si。该被腐蚀的衬底表面经受氢退火、表面抛光或类似处理。处理后的衬底能重新用作第一衬底30或第二衬底1。
(实施例16)
参考图13A至13F，说明键合半导体衬底的生产工艺，其中采用离子注入层作为分离层。
在第一衬底30例如单晶Si片上，通过热氧化形成由200nm厚的SiO2组成的绝缘层39。
通过绝缘表面层39，在50keV的功率级以密度5×1016cm-2注入氢阳离子。氢离子可以由惰性气体离子代替，例如氦离子。于是，获得图13A所示的结构。绝缘层的表面和独立准备的第二衬底例如单晶Si片的表面叠加起来彼此接触。于是获得图13B所示的结构。
最后得到的结构在600℃下退火，从而在离子注入(离子注入层40)的投射范围附近分成两片。由热处理造成分离的离子注入层40处于多孔状态。所以，分离表面是粗糙的。至少，通过抛光或氢退火使第二衬底1一侧表面平滑。于是，获得图13C或13D所示的结构。最好在平滑步骤之前或平滑步骤之后完成键合退火。
因此，由单晶Si组成的0.2μm厚的半导体层38形成在绝缘层39上。形成的半导体层38的厚度均匀，在对整个表面上100个点的厚度测量结果是范围为201nm±6nm。
进一步，在氢气氛中以1100℃实施1小时的热处理。通过用原子力显微镜观察，就50μm见方区域内均方粗糙度来说，表面粗糙度约为0.2nm，这比得上普通商用单晶Si镜片。
通过透射电子显微镜在半导体层38中没有观察到另外的晶体缺陷，证实保持了出色的结晶度。
施加掩模MK覆盖表面但使部分半导体层38和从外周边缘向内宽1-3mm的周边区域中部分绝缘层39暴露出来，通过形成图案除去暴露的部分，如图13F所示调整周边部分的形状。
在周边3mm区域上，在槽口或定向扁平部分附近，通过激光标记设备记录12个字母字符。如上所述，标记可以是符号或条形码。在标记操作中，没有粒子沉积在SOI晶片上。为此将激光功率调整到约220mW。激光功率范围的调整取决于标记深度或标记尺寸。
字母字符的尺寸选择成满足前面提到的SEMI标准。字符的尺寸能用普通激光标记设备调整0-8mm间距，为易于阅读，可以更小或更大。
此后，除去掩模MK，对SOI衬底进行清洁、检查、打包和装运。或者，在标记步骤之后完成平滑步骤。
除去留在第一衬底的衬底部分36侧面上的离子注入层，至少通过腐蚀、抛光或退火平整衬底表面。处理后的衬底能重新用作第一衬底30或第二衬底1。
在该实施例的修改例中，预先在第一衬底上通过CVD外延生长厚度为0.50μm的单晶Si。生长条件如下。
源气体：SiH2Cl2/H2
气体流率：0.5/180L/min
气体压力：1.1×104pa(约80乇)
温度：950℃
生长率：0.30μm/min
为了重新利用第一衬底，能通过上述外延生长补偿晶片厚度的减小，这能暂时再利用衬底。即，实施第二或后来的外延生长来补充损失的不是50μm的晶片厚度，在外延生长层中形成离子注入层。
进一步，与实施例16类似，在离子注入之后，在不用热处理的情况下，通过施加导致裂开的外力实施键合衬底与键合衬底边缘的分离。
(实施例17)
参考图14A至14E说明通过非键合方法生产半导体衬底。
准备第一单晶8英寸CZ-Si晶片作为衬底1。通过图14A和14B所示的热氧化在其上形成由SiO2组成的厚度为50nm的氧化膜41。该氧化膜用于防止离子注入使表面变粗糙。所以，该氧化膜可以省略。
尽管氧化膜41在表面上，但在550℃的温度下以180keV的功率级以4×1017cm-2的密度注入O+离子。于是，形成氧离子注入层，在外延生长层和原始衬底之间的界面附近最集中。除了氧离子之外可以注入氮离子，或者用氮离子代替氧离子。
在O2(10％)/Ar的气氛中在1350℃下对该衬底进行4个小时的热处理，获得如图14C所示的300nmSOI层/90nm埋入的氧化膜的SOI衬底。
然后在O2(70％)/Ar的气氛中在1350℃下再次对该衬底进行4个小时的热处理，得到200nmSOI层/120nm埋入的氧化膜的SOI衬底。
将掩模MK施加到半导体层3表面上(图14D)。掩模有2.8mm宽、18.5mm长的孔，孔的坐标由X-Y坐标表示：
X:-9.25mm到+9.25mm
Y:+93.7mm到+96.5mm
取晶片中心作为原点(0,0)，衬底的槽口指向上，用于暴露底层的支撑衬底。从未被掩盖的部分，通过图形腐蚀除去部分半导体层3和部分绝缘层2。
在掩模保持覆盖半导体层3表面区域的情况下，通过激光标记设备将10个数字的ID码记录在记录区域内。将激光能级调整到220mW，根据SEMI标准选择字母字符的尺寸。字符的尺寸可调整0.8mm间距。为易于阅读，尺寸可以更小或更大。根据记录的字符尺寸，可以改变除去的SOI结构区域的尺寸。特别地，当使用较小的字符时，SOI结构除去的区域变的更小，从而减小了未被使用的除去区域，增加了生产的芯片数量。对于特殊应用，衬底不需要满足SEMI标准。除去掩模MK，除去表面氧化膜41，得到图14E中的SOI晶片，该晶片可以在氢气中得到进一步处理。
此后，对衬底进行清洁、检查、打包和装运。
适用于本发明上述实施例的标记装置包括激光，例如Nd:YAG激光，CO2激光和使用金刚石笔。在形成标记之后，形成在标记区域内的凸部可以在适当的时候通过研磨或适当方法除去。在这些实施例中，在标记之后除去粒子的步骤能在没有掩模的情况下完成标记。除去粒子步骤至少包括湿洗、光亮(blush)清洗、擦洗、超声波清洗、抛光或腐蚀的其中之一。
(例1)
在商用8英寸SOI晶片中，通过腐蚀从X-Y坐标表示的下面区域中除去部分半导体层3和部分绝缘层2：
X:-9.25mm到+9.25mm
Y:+93.7mm到+96.5mm
取晶片中心作为原点(0,0)，衬底的槽口指向上，区域宽L2为2.8mm，长度L1为18.5mm(边缘突出部分以外的部分)，从而使底层的支撑衬底暴露出来。
在暴露的区域14上，通过激光标记器SL47(NEC公司生产)记录10个数字的ID码。激光功率为220mW。根据SEMI标准，字母字符的尺寸是：
高度：1.624±0.025mm
宽度：0.812±0.025mm
线粗：0.200+0.050mm至0.200-0.150mm
字符间距：1.420±0.025mm
字符的尺寸可调整0.8mm间距。为易于阅读，尺寸可以更小或更大。当使用较小的字符时，SOI结构除去的区域变的更小，从而减小了不必要的除去，增加了生产的芯片数量。
(例2)
在底层支撑衬底被暴露的商用键合SOI晶片的周边区域13中，通过激光标记设备记录12个数字的ID码。12个数字的字符成直线排列。激光功率为220mW。根据SEMI标准，字母字符的尺寸是：
高度：1.624±0.025mm
宽度：0.812±0.025mm
线粗：0.200+0.050mm至0.200-0.150mm
字符间距：1.420±0.025mm
字符的尺寸可调整约0.8mm间距。为易于阅读，尺寸可以更小或更大。当周边除去区域的宽度小时最好字符较小。
(例3)
在支撑衬底仅被氧化膜覆盖的商用SOI晶片的周边区域中，通过激光标记设备记录12个数字的ID码。激光功率调整为300mW。穿透氧化膜到达支撑衬底的激光造成凹部。根据SEMI标准，字母字符的尺寸是：
高度：1.624±0.025mm
宽度：0.812±0.025mm
线粗：0.200+0.050mm至0.200-0.150mm
字符间距：1.420±0.025mm
字符的尺寸可调整约0.8mm间距，为易于阅读，尺寸可以更小或更大。当周边除去区域窄时最好字符较小。
对于特殊应用，不需要应用SEMI标准。
(例4)
具有特定电阻0.01Ω·cm的第一单晶Si衬底在HF溶液中作阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：氢氟酸∶水∶乙醇=1∶1∶1
时间：11(分钟)
多孔Si厚度：12(μm)
多孔层的厚度不限于此，可以在几百μm到约0.1μm的范围内变化。
该衬底在氧气氛中在400℃进行氧化，用热氧化膜覆盖多孔硅的孔的内壁。用氢氟酸处理多孔Si层的表面，仅从多孔Si层的表面除去氧化膜而保持孔内壁上的氧化膜不被除去。在多孔Si上，通过CVD外延生长厚度为0.3μm的单晶Si。生长条件如下。
源气体：SiH2Cl2/H2
气体流率：0.5/180L/min
气体压力：1.1×104pa(约80乇)
温度：950℃
生长率：0.3μm/min
在引入源气体进行外延生长之前，在外延生长室中在氢气氛中对衬底进行热处理(预烘干)。
在该外延Si层的表面上，通过热氧化形成200nm的氧化膜(SiO2层)。
使最后生成的SiO2层表面和独立准备的第二Si衬底表面彼此接触，对接触的衬底在1100℃温度下进行2个小时的热处理使两个衬底键合。
键合后衬底的第一衬底侧的大部分通过研磨被除去，剩下的部分通过反应离子腐蚀被除去，从而使多孔Si层暴露出来。
通过搅拌用49wt％氢氟酸、含水的30wt％过氧化氢和水的混合物腐蚀转移到第二衬底的多孔Si层。剩下单晶Si未被腐蚀，同时通过选择性的腐蚀完全除去多孔Si。
由此在Si氧化膜上形成0.2μm厚的单晶Si层。通过多孔Si的选择性腐蚀没有造成单晶Si层的变化。所形成的单晶Si层的厚度均匀，在对整个表面上100个点的厚度测量结果是范围为201nm±4nm。
通过透射电子显微镜在Si层中没有观察到另外的晶体缺陷，证实保持了出色的结晶度。
进一步，在氢气氛中以1100℃实施1小时的热处理。通过用原子力显微镜观察，就50μm见方区域内均方粗糙度来说，表面粗糙度约为0.2nm，这比得上普通商用单晶Si晶片。
然后，通过形成图案除去Si层和从外周边缘向内宽3mm的周边区域内的SiO2层，调整周边部分的形状。
在周边3mm区域上，在槽口部分附近，通过激光标记设备记录12个字母字符。在SOI上没有观察到沉积粒子增加。
(例5)
在包含HF的溶液中对具有特定电阻0.01Ω·cm的P-型第一单晶Si衬底作阳极氧化。阳极氧化条件如下：
第一阶段
电流密度：7(mA·cm-2)
阳极氧化溶液:氢氟酸∶水∶乙醇=1∶1∶1
时间：5(分钟)
第一多孔层厚度：5.5(μm)
第二阶段
电流密度：30(mA·cm-2)
阳极氧化溶液：氢氟酸∶水∶乙醇=1∶1∶1
时间：10(秒钟)
第二多孔层厚度：0.2(μm)
在氧气氛中以400℃对该衬底进行1小时的氧化，用热氧化膜覆盖多孔硅的孔的内壁。用氢氟酸处理多孔Si层的表面，仅从多孔层表面处于氧化膜同时保持孔内壁上的氧化膜未被除去。在多孔硅上，通过CVD(化学汽相淀积)外延生长0.3μm厚的单晶硅。生长条件如下所示。
源气体：SiH2Cl2/H2
气体流率：0.5/180L/min
气体压力：1.1×104pa(约80乇)
温度：950℃
生长率：0.3μm/min
在外延生长之前，在外延生长室中在氢气氛中对衬底进行热处理。通过该热处理，使外延生长层中晶体缺陷减小到不超过104cm-2。
在该外延Si层的表面上，通过热氧化形成200nm厚的氧化膜(SiO2层)作为绝缘层。
最后得到的SiO2层表面和独立准备的第二Si衬底表面彼此接触叠加，对叠加的衬底在1100℃温度下进行2个小时的热处理使两个衬底键合。
以上键合的衬底在通过固体楔插入和通过水喷的水楔插入在多孔Si层处分离。
通过搅拌用49wt％氢氟酸、含水的30wt％过氧化氢和水的混合物选择性地腐蚀转移到第二衬底的多孔Si层。
这样，在Si氧化膜上形成0.2μm厚的单晶Si层。多孔Si的选择性腐蚀不改变单晶Si层。形成的单晶硅层的厚度均匀，在对整个表面上100个点的厚度测量结果是范围为201nm±4nm。
通过透射电子显微镜在Si层中没有观察到另外的晶体缺陷，证实保持了出色的结晶度。
进一步，在氢气氛中以1100℃实施1小时的热处理。通过用原子力显微镜观察，就50μm见方区域内均方粗糙度来说，表面粗糙度约为0.2nm，这等于普通商用单晶Si晶片的表面粗糙度。
然后，通过形成图案除去Si层和从外周边缘向内宽2.5mm的周边区域内的SiO2层，调整周边部分的形状。
在周边区域上，在槽口部分附近，通过激光标记设备记录12个字母字符。在SOI晶片上没有观察到沉积粒子增加。激光功率为220mW。根据SEMI标准，字母字符的尺寸是：
高度：1.624±0.025mm
宽度：0.812±0.025mm
线粗：0.200+0.050mm至0.200-0.150mm
字符间距：1.420±0.025mm
通过上面提到的氢氟酸、过氧化氢和水的液体混合物选择性地腐蚀留在第一衬底侧面上的多孔Si。用氢对衬底退火。于是衬底可重新用作第一衬底或第二衬底。
(例6)
具有特定电阻0.01Ω·cm的P-型第一单晶Si衬底在HF溶液中作阳极氧化。阳极氧化条件如下：
第一阶段
电流密度：7(mA·cm-2)
阳极氧化溶液：氢氟酸∶水∶乙醇=1∶1∶1
时间：5(分钟)
第一多孔层厚度：5.5(μm)
第二阶段
电流密度：30(mA·cm-2)
阳极氧化溶液：氢氟酸∶水∶乙醇=1∶1∶1
时间：10(秒钟)
第二多孔层厚度：0.2(μm)
在氧气氛中以400℃对该衬底进行1小时的氧化，用热氧化膜覆盖多孔硅的孔的内壁。用氢氟酸处理多孔Si层的表面，仅从多孔层表面除去氧化膜同时保持孔内壁上的氧化膜未被除去。在多孔硅上，通过CVD(化学汽相淀积)外延生长0.3μm厚的单晶硅。生长条件如下所示。
源气体：SiH2Cl2/H2
气体流率：0.5/180L/min
气体压力：1.1×104pa(约80乇)
温度：950℃
生长率：0.3μm/min
在外延生长之前，在外延生长室中在氢气氛中对衬底进行热处理。通过该热处理，使外延生长层中晶体缺陷减小到不超过104cm-2。
在该外延Si层的表面上，通过热氧化形成200nm厚的氧化膜(SiO2层)作为绝缘层。
准备另一个Si衬底。在槽口附近将出现在该衬底周边部分上的接触边缘外面的部分上，即在通过斜截稍微倾斜的Si衬底周边部分的表面上，通过激光标记设备记录12个数字的字母字符。激光功率为220mW。根据SEMI标准，字母字符的尺寸是：
高度：1.624±0.025mm
宽度：0.812±0.025mm
线粗：0.200+0.050mm至0.200-0.150mm
字符间距：1.420±0.025mm
在激光标记之后清洁衬底。
使第一衬底的SiO2层表面和标记后的第二Si衬底的表面彼此接触，在1100℃下进行2个小时的热处理以便键合。根据分析，发现在作标记的部分不产生键合。
在多孔Si层的内部通过固体楔插入和经水喷的水楔插入分离以上键合的衬底。
通过搅拌用49wt％氢氟酸、含水的30wt％过氧化氢和水的混合物选择性地腐蚀转移到第二衬底的多孔Si层。
由此在Si氧化膜上形成0.2μm厚的单晶Si层。通过多孔Si的选择性腐蚀没有造成单晶Si层的变化。所形成的单晶Si层的厚度均匀，在对整个表面上100个点的厚度测量结果是范围为201nm±4nm。
通过透射电子显微镜在Si层中没有观察到另外的晶体缺陷，证实保持了出色的结晶度。
进一步，在氢气氛中以1100℃实施1小时的热处理。通过用原子力显微镜观察，就50μm见方区域内均方粗糙度来说，表面粗糙度约为0.2nm，这等于普通商用单晶Si晶片的表面粗糙度。
然后，通过形成图案除去从外周边缘向内宽2.5mm的周边区域内的Si层和从外周边缘向内宽2.3mm的周边区域内的SiO2层，调整周边部分的形状。
由于被标记的部分没有键合，所以在分离、腐蚀等步骤中被标记的部分几乎不变形。
如上所述，在每个例子中，由于通过激光标记在不具有SOI多层结构的区域上形成标记，因此妨碍了粒子产生。进一步，为优化激光功率组合，不需要调节激光功率，与SOI层结构无关。
粒子产生是器件产量下降的主要原因之一。特别地，在目前不超过0.1μm的规则下，甚至最轻微的粒子产生或最小的粒子产生都是不可接受的。在这种气氛下，能根据SOI层厚度构造通过调节激光功率和其他条件将粒子产生阻止到一定程度。但是，这降低了批量生产中的产量。所以，如果能在与SOI膜厚度组成无关的固定条件下进行标记，则能将粒子增加变得最小。
本发明提供了一种半导体衬底，该半导体衬底便于ID标记的读取，使溅落的粒子沉积更少，容易在衬底上进行ID的标记。
在以上实施例或例子中，可以采用以下任何条件：
1)键合退火；
气氛/O2,N2,
温度/400℃-1100℃,
2步退火，
2)预键合处理；
氮等离子体处理和纯水冲洗，
3)阳极氧化；
有乙醇或异丙醇的HF溶液，
4)H2退火；
温度/800℃-1150℃或更高，
5)标记；
调节/激光功率，发射数，脉冲宽度，光束直径，点直径，点深度等。
标记的深度/1μm-400μm。
本发明可以用不脱离本发明实质特征的其他具体形式来体现。本发明是说明性的而非限制性的，本发明的范围由权利要求限定而不是由以上说明限定，所有变化包括在与权利要求等价的含义和范围内。

Claims (54)

1．一种包含半导体层的半导体衬底，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入绝缘层，其中标记形成在半导体层表面区域以外的区域上。
2．根据权利要求1的半导体衬底，其中标记是从数字、字符、符号和条形码组成的组中选择的至少一个。
3．根据权利要求1的半导体衬底，其中将被标记的区域是不存在半导体层的支撑衬底的周边区域。
4．根据权利要求3的半导体衬底，其中周边区域的外部边界线是支撑衬底的外周边缘，周边区域的内部边界线在从支撑衬底外周边缘向内1mm或1mm以上的位置上。
5．根据权利要求1的半导体衬底，其中将被标记的区域是支撑衬底的内部区域，那里半导体层局部不存在。
6．根据权利要求1的半导体衬底，其中将被标记的区域在支撑衬底的背面侧。
7．根据权利要求1的半导体衬底，其中标记形成在槽口或定位平面附近。
8．根据权利要求1的半导体衬底，其中标记通过生成凹部和/或凸部形成。
9．根据权利要求1的半导体衬底，其中标记通过激光形成。
10．根据权利要求1的半导体衬底，其中标记通过雕刻表面形成。
11．根据权利要求1的半导体衬底，其中半导体衬底是SOI衬底。
12．根据权利要求11的半导体衬底，其中SOI衬底是键合SOI衬底。
13．根据权利要求12的半导体衬底，其中键合SOI衬底具有在通过注入氢和/或惰性气体形成的离子注入层处分离的半导体层。
14．根据权利要求12的半导体衬底，其中键合的SOI衬底具有通过将形成在多孔材料上的无孔半导体层转移到支撑衬底上形成的半导体层。
15．根据权利要求11的半导体衬底，其中SOI衬底具有通过注入氧和/或氮离子以及热处理而形成的绝缘层。
16．一种包含半导体层的半导体衬底生产工艺，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入绝缘层，所述工艺包括在半导体层表面区域以外的区域上形成标记的步骤。
17．根据权利要求16的半导体衬底生产工艺，其中从数字、字符、符号和条形码组成的组中选择至少一个作为标记。
18．根据权利要求16的半导体衬底生产工艺，其中将被标记的区域是不存在半导体层的支撑衬底的周边区域。
19．根据权利要求18的半导体衬底生产工艺，其中周边区域的外部边界线是支撑衬底的外周边缘，周边区域的内部边界线在从支撑衬底外周边缘向内1mm或1mm以上的位置上。
20．根据权利要求16的半导体衬底生产工艺，其中将被标记的区域是半导体层局部不存在的支撑衬底的内部区域。
21．根据权利要求16的半导体衬底生产工艺，其中将被标记的区域是支撑衬底的背面侧。
22．根据权利要求16的半导体衬底生产工艺，其中在槽口或定位平面附近形成标记。
23．根据权利要求16的半导体衬底生产工艺，其中通过生成凹部和凸部形成标记。
24．根据权利要求16的半导体衬底生产工艺，其中通过激光形成标记。
25．根据权利要求16的半导体衬底生产工艺，其中通过雕刻表面形成标记。
26．根据权利要求16的半导体衬底生产工艺，其中半导体衬底是SOI衬底。
27．根据权利要求26的半导体衬底生产工艺，其中SOI衬底是键合SOI衬底。
28．根据权利要求27的半导体衬底生产工艺，其中键合SOI衬底的形成是这样的：将氢和/或惰性气体离子注入第一衬底中，将第一衬底键合到作为支撑衬底的第二衬底上，在通过离子注入形成的分离层处从第二衬底上分离第一衬底。
29．根据权利要求28的半导体衬底生产工艺，其中第一衬底具有通过外延生长形成的半导体层。
30．根据权利要求28的半导体衬底生产工艺，还包含通过氢退火和/或抛光平滑分离衬底表面的步骤。
31．根据权利要求27的半导体衬底生产工艺，其中键合SOI衬底具有通过将形成在多孔材料上的无孔半导体层转移到支撑衬底上形成的半导体层。
32．根据权利要求31的半导体衬底生产工艺，其中进一步通过除去多孔层并随后通过氢退火和/或抛光平滑半导体层的表面来形成键合SOI衬底。
33．根据权利要求31的半导体衬底生产工艺，还包含除去转移的半导体层的周边部分的步骤。
34．根据权利要求31的半导体衬底生产工艺，其中除去多孔材料包括在一层多孔材料处分离键合SOI衬底的步骤，腐蚀留在无孔半导体层的分离表面上的多孔材料的步骤。
35．根据权利要求27的半导体衬底生产工艺，其中具有半导体层的键合SOI衬底的形成如下：准备由无孔衬底和在其上形成的无孔半导体组成的第一衬底，无孔衬底和无孔半导体层之间有一层多孔材料，将第一衬底键合到作为支撑衬底的第二衬底上，在多孔材料层处分离第一和第二衬底，从而将无孔半导体层转移到支撑衬底上。
36．根据权利要求35的半导体衬底生产工艺，其中具有半导体层的键合SOI衬底是这样形成的：通过阳极氧化在无孔衬底上形成一层多孔材料，在多孔材料的孔的内壁上形成保护膜，实施氢烘焙，在多孔材料层上外延生长无孔半导体层，在其表面上形成绝缘层从而提供第一衬底，将第一衬底键合到作为支撑衬底的第二衬底上，在多孔材料层上分离第一和第二衬底，除去留下了第二衬底的分离表面的多孔材料，以及平滑无孔半导体层的暴露表面。
37．根据权利要求35或36的半导体衬底生产工艺，其中通过插入固体和/或流体楔分离键合的衬底。
38．根据权利要求35或36的半导体衬底生产工艺，其中通过至少施加压力、拉伸力、剪切力和超声波振动其中之一分离键合的衬底。
39．根据权利要求27的半导体衬底生产工艺，其中具有半导体层的键合SOI衬底的形成如下：准备由无孔衬底和其上形成的无孔半导体层组成的第一衬底，无孔衬底和无孔半导体层之间插入一层多孔材料，将第一衬底键合到作为支撑衬底的第二衬底上，至少通过研磨、抛光和腐蚀其中之一除去无孔衬底和多孔材料，从而将无孔半导体层转移到支撑衬底上。
40．根据权利要求26的半导体衬底生产工艺，其中SOI衬底具有通过注入氧和/或氮离子和热处理形成的绝缘层。
41．根据权利要求40的半导体衬底生产工艺，还包括局部除去半导体层的步骤。
42．一种包含半导体层的半导体衬底的生产工艺，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入至少一层，工艺包括在半导体层表面区域以外的区域内形成标记。
43．一种具有半导体层的半导体衬底，半导体层形成在支撑衬底上，半导体层和支撑衬底之间插入至少一层，其中标记形成在半导体层表面区域以外的区域上。
44．根据权利要求1的半导体衬底，其中半导体衬底是键合SOI衬底，标记形成在不实施键合的支撑衬底的表面上。
45．根据权利要求1的半导体衬底，其中半导体衬底是键合SOI衬底，标记形成在与接触边缘对应的位置外面的支撑衬底表面上。
46．根据权利要求1的半导体衬底，其中半导体衬底是键合SOI衬底，标记形成在与接触边缘或键合边缘对应的位置外面的支撑衬底表面上。
47．根据权利要求1的半导体衬底，其中半导体衬底是键合SOI衬底，标记形成在键合边缘从支撑衬底外周部分相对其他键合边缘向内局部移动的支撑衬底的表面上。
48．根据权利要求16的半导体衬底生产工艺，其中在用半导体层以外的薄膜覆盖半导体层表面区域的状态下形成标记。
49．根据权利要求16的半导体衬底生产工艺，其中在用一层多孔材料覆盖半导体层表面区域的状态下形成标记。
50．根据权利要求16的半导体衬底生产工艺，其中在用成形外周边缘的掩模覆盖半导体层表面区域的状态下形成标记。
51．根据权利要求16的半导体衬底生产工艺，还包括准备第一衬底和其上形成有标记的第二衬底的步骤，通过键合第一衬底和第二衬底和除去第一衬底的不必要部分转移第一衬底的将被转移的一层的步骤。
52．根据权利要求16的半导体衬底生产工艺，还包括准备第一衬底、在第二衬底的周边部分上形成标记的步骤，通过在标记部分处不键合的情况下键合第一衬底和第二衬底以及除去第一衬底的不必要部分转移第一衬底的将被转移的一层的步骤。
53．根据权利要求16的半导体衬底生产工艺，还包括准备第一衬底、在第二衬底的周边部分上形成标记的步骤，通过键合第一衬底和第二衬底以便将接触边缘或键合边缘带到被标记部分内部的位置以及通过除去第一衬底的不必要部分转移第一衬底的将被转移的一层的步骤。
54．根据权利要求16的半导体衬底生产工艺，还包括准备第一衬底、在第二衬底的周边部分上形成标记的步骤，通过键合第一衬底和第二衬底以便在标记部分内部局部产生键合边缘以及通过除去第一衬底的不必要部分转移第一衬底的将被转移的一层的步骤。
CN01101254A 2000-01-07 2001-01-05 半导体衬底及其生产工艺 Pending CN1314701A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP001478/2000 2000-01-07
JP2000001478 2000-01-07

Publications (1)

Publication Number Publication Date
CN1314701A true CN1314701A (zh) 2001-09-26

Family

ID=18530708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01101254A Pending CN1314701A (zh) 2000-01-07 2001-01-05 半导体衬底及其生产工艺

Country Status (5)

Country Link
US (2) US20010038153A1 (zh)
EP (1) EP1115153A3 (zh)
KR (1) KR20010070456A (zh)
CN (1) CN1314701A (zh)
TW (1) TW587332B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610494A (zh) * 2012-03-27 2012-07-25 上海宏力半导体制造有限公司 标记晶圆的方法、具有标记的晶圆
CN108630532A (zh) * 2017-03-16 2018-10-09 富士电机株式会社 半导体装置的制造方法
CN109256376A (zh) * 2017-07-14 2019-01-22 台湾积体电路制造股份有限公司 具有微型识别标记的半导体晶圆及其制造方法
CN109979988A (zh) * 2017-12-27 2019-07-05 三星电子株式会社 具有斜面部分的半导体晶片

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7067763B2 (en) 2002-05-17 2006-06-27 Gsi Group Corporation High speed, laser-based marking method and system for producing machine readable marks on workpieces and semiconductor devices with reduced subsurface damage produced thereby
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
JP2004265914A (ja) * 2003-02-05 2004-09-24 Tadahiro Omi 半導体基板の製造方法
JP3580311B1 (ja) * 2003-03-28 2004-10-20 住友電気工業株式会社 表裏識別した矩形窒化物半導体基板
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
JP4714423B2 (ja) * 2004-01-06 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体ウエハとその製造方法
JP4902953B2 (ja) * 2004-09-30 2012-03-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7705268B2 (en) * 2004-11-11 2010-04-27 Gsi Group Corporation Method and system for laser soft marking
US20060189091A1 (en) * 2004-11-11 2006-08-24 Bo Gu Method and system for laser hard marking
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
KR100674950B1 (ko) * 2005-01-22 2007-01-26 삼성전자주식회사 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
US7531907B2 (en) * 2005-04-29 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. System and method for forming serial numbers on HDD wafers
PT1989740E (pt) 2006-02-28 2010-01-11 Cells Se Q Método de marcação de células solares e célula solar
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP2009218379A (ja) * 2008-03-11 2009-09-24 Oki Semiconductor Co Ltd 半導体装置の製造方法
KR20110008068A (ko) * 2008-03-31 2011-01-25 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 실리콘 웨이퍼의 엣지 에칭 방법
DE102008035055B3 (de) * 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben
JP5618521B2 (ja) * 2008-11-28 2014-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010177662A (ja) * 2009-01-05 2010-08-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
CN102033423B (zh) * 2009-09-28 2013-05-29 中芯国际集成电路制造(上海)有限公司 用于校准光刻工具的装置及方法
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US8536025B2 (en) * 2011-12-12 2013-09-17 International Business Machines Corporation Resized wafer with a negative photoresist ring and design structures thereof
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
JP6107450B2 (ja) * 2013-06-12 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN107848878B (zh) * 2015-07-24 2021-06-29 Ａｇｃ株式会社 玻璃基板、层叠基板、层叠基板的制造方法、层叠体、捆包体以及玻璃基板的制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0196920A (ja) * 1987-10-09 1989-04-14 Fujitsu Ltd ウエーハの識別方法
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
ATE259098T1 (de) 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
EP0543361B1 (en) 1991-11-20 2002-02-27 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
US5256578A (en) * 1991-12-23 1993-10-26 Motorola, Inc. Integral semiconductor wafer map recording
JPH07105427B2 (ja) * 1992-10-19 1995-11-13 学校法人幾徳学園 半導体材料のライフタイム評価方法とその装置
DE69312636T2 (de) 1992-11-09 1998-02-05 Canon Kk Anodisierungsapparat mit einer Trägervorrichtung für das zu behandelnde Substrat
DE4243340A1 (de) 1992-12-21 1994-06-23 Sued Chemie Ag Sorptionsmittel
JP3328975B2 (ja) * 1992-12-24 2002-09-30 関西日本電気株式会社 半導体ウェーハ
US5334539A (en) * 1993-01-29 1994-08-02 Iowa State University Research Foundation, Inc. Fabrication of poly(p-phenyleneacetylene) light-emitting diodes
JP3034428B2 (ja) 1993-06-22 2000-04-17 株式会社東芝 半導体装置及びその製造方法並びにアライメント方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JPH0837137A (ja) 1994-05-16 1996-02-06 Sony Corp Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
JP2870492B2 (ja) * 1995-09-28 1999-03-17 日本電気株式会社 Ｓｏｉ基板およびその製造方法
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
US5998803A (en) * 1997-05-29 1999-12-07 The Trustees Of Princeton University Organic light emitting device containing a hole injection enhancement layer
JPH10256105A (ja) 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
CA2233127C (en) 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JPH11176708A (ja) * 1997-12-11 1999-07-02 Sony Corp 半導体ウエハの識別方法
JP3762144B2 (ja) 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
TW395041B (en) 1998-11-23 2000-06-21 United Microelectronics Corp Chip with laser mark
US6121064A (en) 1999-01-04 2000-09-19 International Business Machines Corporation STI fill for SOI which makes SOI inspectable

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610494A (zh) * 2012-03-27 2012-07-25 上海宏力半导体制造有限公司 标记晶圆的方法、具有标记的晶圆
CN108630532A (zh) * 2017-03-16 2018-10-09 富士电机株式会社 半导体装置的制造方法
CN108630532B (zh) * 2017-03-16 2023-09-12 富士电机株式会社 半导体装置的制造方法
CN109256376A (zh) * 2017-07-14 2019-01-22 台湾积体电路制造股份有限公司 具有微型识别标记的半导体晶圆及其制造方法
CN109256376B (zh) * 2017-07-14 2021-06-08 台湾积体电路制造股份有限公司 具有微型识别标记的半导体晶圆及其制造方法
CN109979988A (zh) * 2017-12-27 2019-07-05 三星电子株式会社 具有斜面部分的半导体晶片
CN109979988B (zh) * 2017-12-27 2024-06-11 三星电子株式会社 具有斜面部分的半导体晶片

Also Published As

Publication number Publication date
US6953948B2 (en) 2005-10-11
US20010038153A1 (en) 2001-11-08
EP1115153A3 (en) 2004-01-02
US20030038383A1 (en) 2003-02-27
KR20010070456A (ko) 2001-07-25
EP1115153A2 (en) 2001-07-11
TW587332B (en) 2004-05-11

Similar Documents

Publication Publication Date Title
CN1314701A (zh) 半导体衬底及其生产工艺
CN1139969C (zh) 半导体基片及其制备方法
CN1123915C (zh) 半导体制品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1118085C (zh) 半导体衬底及其制备方法
CN1150594C (zh) 半导体产品的制造方法
CN1056940C (zh) 半导体部件及其制造方法
CN1124369C (zh) 阳极化处理设备和与该设备有关的方法
CN1225500A (zh) 半导体产品及其制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1104036C (zh) 半导体产品的制造工艺
CN1076861C (zh) 半导体衬底及其制造方法
CN1272684A (zh) 衬底及其制造方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1249531A (zh) 半导体衬底的制造工艺
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1099905A (zh) 半导体基片的制作方法
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法
CN1269599A (zh) 制造半导体部件的方法
CN1068443A (zh) 半导体基体材料的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication