CN109979988B - 具有斜面部分的半导体晶片 - Google Patents

具有斜面部分的半导体晶片 Download PDF

Info

Publication number
CN109979988B
CN109979988B CN201811070399.5A CN201811070399A CN109979988B CN 109979988 B CN109979988 B CN 109979988B CN 201811070399 A CN201811070399 A CN 201811070399A CN 109979988 B CN109979988 B CN 109979988B
Authority
CN
China
Prior art keywords
bevel
point
semiconductor wafer
wafer
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811070399.5A
Other languages
English (en)
Other versions
CN109979988A (zh
Inventor
金娟淑
李仁智
高德吉
郑宇胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109979988A publication Critical patent/CN109979988A/zh
Application granted granted Critical
Publication of CN109979988B publication Critical patent/CN109979988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供了一种半导体晶片。所述半导体晶片包括：晶片本体，其包括第一表面和与所述第一表面相对的第二表面；以及斜面部分，其沿着所述晶片本体的外周缘设置并且包括倾斜表面、最外侧点、第一表面端部部分和第二表面端部部分，所述第一表面端部部分将所述斜面部分与所述第一表面连接，所述第二表面端部部分将所述斜面部分与所述第二表面连接。所述倾斜表面的第一切线方向和所述第一表面之间的第一斜角对应于流体在所述第一表面上的毛细作用力，并且所述第一表面端部部分与所述最外侧点之间的沿着与所述第一表面基本平行的第一方向的第一斜面长度对应于第一表面平坦度。

Description

具有斜面部分的半导体晶片
相关申请的交叉引用
本申请要求于2017年12月27日在韩国知识产权局提交的第10-2017-0181523号韩国专利申请的优先权，该韩国专利申请的全部公开内容以引用方式并入本文中。
技术领域
按照示例实施例的方法和设备涉及半导体晶片，并且更具体地，涉及具有斜面部分的半导体晶片。
背景技术
可通过对半导体晶片执行半导体制造工艺来制造半导体芯片(半导体集成电路)。半导体制造工艺包括薄膜沉积工艺、光刻胶膜涂布工艺、蚀刻工艺和离子注入工艺。当执行半导体制造工艺时，薄膜或光刻胶膜保留在位于半导体晶片的外周缘(周围)处的斜面部分(倾斜部分或边缘部分)上，因此因剩余的薄膜或光刻胶膜充当缺陷，所以制造良率会降低。
发明内容
示例实施例提供了一种可通过优化位于晶片本体的外周缘处的斜面部分的形状或尺寸来提高半导体制造良率的半导体晶片。
根据示例实施例的一方面，提供了一种半导体晶片，所述半导体晶片包括：晶片本体，其包括第一表面和与所述第一表面相对的第二表面；以及斜面部分，其沿着所述晶片本体的外周缘设置并且包括倾斜表面、最外侧点、第一表面端部部分和第二表面端部部分，所述第一表面端部部分将所述斜面部分与所述第一表面连接，所述第二表面端部部分将所述斜面部分与所述第二表面连接。所述倾斜表面的第一切线方向和所述第一表面之间的第一斜角对应于流体在所述第一表面上的毛细作用力，并且所述第一表面端部部分与所述最外侧点之间的沿着与所述第一表面基本平行的第一方向的第一斜面长度对应于第一表面平坦度。
根据另一个示例实施例的一方面，提供了一种半导体晶片，所述半导体晶片包括：晶片本体，其包括第一表面和与所述第一表面相对的第二表面；以及斜面部分，其沿着所述晶片本体的外周缘设置并且包括将所述第一表面和所述第二表面连接的倾斜表面。所述斜面部分与所述第一表面相交于第一点，所述斜面部分与所述第二表面相交于第二点，所述倾斜表面的最外侧部分对应于被配置成接触外部接触构件的第三点，并且在从所述第一点延伸到所述第二点的第一虚拟直线和接触所述第三点并且平行于所述第一虚拟直线的第二虚拟直线之间形成斜面长度。
根据另一个示例实施例的一方面，提供了一种半导体晶片，所述半导体晶片包括：晶片本体，其包括第一表面和与所述第一表面相对的第二表面；凹口部分，其沿着从所述晶片本体的外周缘朝向所述晶片本体的中心部分的方向形成在所述晶片本体的边缘区域中，以及斜面部分，其沿着所述晶片本体的外周缘设置并且包括将所述第一表面和所述第二表面连接的倾斜表面。所述斜面部分与所述第一表面相交于第一点，所述斜面部分与所述第二表面相交于第二点，所述倾斜表面的最外侧部分对应于被配置成接触外部接触构件的第三点，所述倾斜表面位于穿过所述第三点的曲率圆内，所述曲率圆的中心位于所述晶片本体中，其中，在所述第一表面与在所述第一点处接触所述斜面部分的第一切线之间形成第一斜角。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解以上和其他方面、特征和优点，在附图中：
图1是根据示例实施例的包括半导体晶片的半导体结构的俯视图；
图2是图1的半导体晶片的俯视图；
图3是沿着图2的线III-III′截取的半导体晶片的剖视图；
图4是图3的半导体晶片的结构的详细视图；
图5是根据示例实施例的半导体晶片的结构的详细视图；
图6A和图6B是根据示例实施例的半导体晶片的结构的详细视图；
图7是根据示例实施例的用于说明半导体晶片的点接触(或线接触)的剖视图；
图8是根据示例实施例的用于说明半导体晶片的斜面部分的斜角和毛细作用力的剖视图；
图9是根据示例实施例的用于说明根据半导体晶片的斜角的毛细作用力的曲线图；
图10是根据示例实施例的用于说明根据半导体晶片的斜角的曲率圆的半径值的曲线图；
图11是示出根据示例实施例的根据半导体晶片的曲率圆的半径值的斜面长度的曲线图；
图12是示出根据示例实施例的当对半导体晶片执行半导体制造工艺时根据斜面长度而产生的裂缝的数量的曲线图；
图13例示了根据示例实施例的当对半导体晶片执行光刻胶膜涂覆和边缘蚀刻工艺时芯片形成区域的光刻胶图案的边缘轮廓；
图14是示出当在半导体晶片上涂覆光刻胶膜之后执行光刻工艺时的根据与半导体晶片中心的距离的散焦值的曲线图；
图15是示出根据示例实施例的半导体晶片的边缘区域处的光刻胶膜的平坦度的映射图；以及
图16是示出根据示例实施例的半导体晶片的边缘区域处的光刻胶膜的临界尺寸的映射图。
具体实施方式
图1是根据示例实施例的包括半导体晶片100的半导体结构200的俯视图。
在图1中，X方向和Y方向可以是与半导体晶片100的表面水平的方向。半导体结构200可包括半导体晶片100、在半导体晶片100的边缘处形成的凹口部分120以及在半导体晶片100的一个表面上形成的多个半导体芯片210。
半导体晶片100可以是硅晶片。半导体晶片100可以是包括诸如锗(Ge)的半导体元素或诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)的化合物半导体的晶片。半导体晶片100可以是包括绝缘体上硅的晶片。半导体晶片100可以是包含p型杂质离子的p型晶片或包含n型杂质离子的n型晶片。凹口部分120可被设置成在制造工艺期间使半导体晶片100或半导体晶片100的晶体取向对准。
除了半导体晶片100的外周缘部分之外，半导体芯片210可布置在半导体晶片100的整个表面上。每个半导体芯片210中可包括集成电路。例如，集成电路可包括存储电路或逻辑电路。
此外，半导体芯片210可包括各种类型的独立器件。独立器件可包括各种电子器件，例如，诸如互补金属氧化物半导体(CMOS)晶体管的金属氧化物半导体场效应晶体管(MOSFET)、系统大规模集成电路(LSI)、诸如CMOS成像传感器(CIS)的图像传感器、微机电系统(MEMS)、有源器件、无源器件等。
通过在半导体晶片100上布置更大数量的半导体芯片210，可降低半导体芯片210的制造单位成本。另外，当与半导体晶片100的外周缘部分相邻布置的半导体芯片210的制造良率增加时，可降低半导体芯片210的制造单位成本。
与半导体晶片100的外周缘部分相邻布置的半导体芯片210的制造良率会受到位于半导体晶片100的外周缘(周围)处的斜面部分(倾斜部分或边缘部分)影响。换句话讲，当薄膜或光刻胶膜保留在位于半导体晶片100的外周缘(周围)处的斜面部分(倾斜部分或边缘部分)处并且充当缺陷时，制造良率会降低。
因此，需要优化位于半导体晶片100的外周缘(周围)处的斜面部分的形状或尺寸。在下面的描述中，将详细描述半导体晶片100的斜面部分的形状或尺寸。
图2是图1的半导体晶片100的俯视图。图3是沿着图2的线III-III′截取的半导体晶片100的剖视图。图4是图3的半导体晶片100的结构的详细视图。
详细地，在图2至图4中，X方向和Y方向可以是与半导体晶片100的表面水平的方向。在图2至图4中，Z方向可以是与半导体晶片100的表面垂直的方向。
半导体晶片100可包括晶片本体110、凹口部分120和斜面部分130。晶片本体110包括中心C，并且对应于半导体晶片100的整体形状。晶片本体110可包括其中形成有无源器件、有源器件或集成电路的芯片形成区域111以及包围芯片形成区域111的边缘区域113。
斜面部分130可沿着晶片本体110的外周缘(周围)形成在晶片本体110的边缘区域113中。虽然在图3中斜面部分130被包括在边缘区域113中，但是所有边缘区域113都可以是斜面部分130。
可对半导体晶片100执行边缘加工(斜面加工)或边缘蚀刻(斜面蚀刻)，以形成斜面部分130。因为通过边缘加工(斜面加工)或边缘蚀刻(斜面蚀刻)将半导体晶片100的边缘倒圆，所以半导体晶片100可比具有锐利边缘的半导体晶片更耐用，因此不太可能在半导体晶片100的制造工艺期间发生破裂。
另外，随着斜面部分130的面积减小，芯片形成区域111可增大。随着在半导体制造工艺期间形成的薄膜或光刻胶膜保留在斜面部分130上，斜面部分130中产生的缺陷会减少。因此，在对半导体晶片100进行边缘加工(斜面加工)或边缘蚀刻(斜面蚀刻)期间，需要优化斜面部分130的形状或尺寸。
以下，详细地描述半导体晶片100的结构。晶片本体110可具有彼此相对的第一表面110a和第二表面110b。第一表面110a和第二表面110b可基本上彼此平行。晶片本体110可具有特定厚度T1，即，晶片本体110的第一表面110a与第二表面110b之间的距离。晶片本体110的厚度T1可以是大约755μm至大约795μm。半导体晶片100可具有大约300mm的直径。
凹口部分120可用于使半导体晶片100的晶体取向对准。凹口部分120可布置在晶片本体110的边缘区域113中。凹口部分120可具有凹口，凹口在从晶片本体110的外周缘(周围)朝向晶片本体110的中心部分的方向上被形成为特定深度。
在半导体制造工艺期间，凹口部分120可设置在半导体晶片100中，以使半导体晶片100对准。例如，可通过将半导体晶片100放置在可旋转的支撑装置上并且在旋转半导体晶片100的同时使用诸如激光传感器的检测传感器检测凹口部分来使半导体晶片100对准。如图2中例示的，当从与晶片本体110的第一表面110a垂直的方向观察时，凹口部分120可具有各种形状，例如，“U”或“V”形端部部分。
斜面部分130可沿着晶片本体110的外周缘(周围)形成在晶片本体110的边缘区域113中。斜面部分130可包括将晶片本体110的第一表面110a与第二表面110b连接的倾斜表面131。倾斜表面131可具有凸形形状。斜面部分130可包括半导体晶片100的边缘轮廓。
斜面部分130可包括第一表面110a与倾斜表面131相交的第一点130a、第二表面110b与倾斜表面131相交的第二点130b以及位于倾斜表面131的最外侧的第三点130c。
第一点130a和第二点130b可以是半导体晶片100的厚度开始减小的点。斜面部分130可在第一表面110a的端部部分(即，第一点130a)和与其相邻的倾斜表面131的端部部分(即，第三点130c)之间具有第一斜面长度A1。第一斜面长度A1可以是从倾斜表面131与第一表面110a相交的第一点130a至倾斜表面131的最外侧点(即，第三点130c)的水平直线距离。可通过第一表面110a的平坦度来确定第一斜面长度A1。第一斜面长度A1可以通过第一表面110a的斜率或梯度来控制或确定。在示例实施例中，第一斜面长度A1可以是大约200μm至大约295μm。
斜面部分130可在第二表面110b的端部部分(即，第二点130b)和与其相邻的倾斜表面131的端部部分(即，第三点130c)之间具有第二斜面长度A2。第二斜面长度A2可以是从倾斜表面131与第二表面110b相交的第二点130b至倾斜表面131的最外侧点(即，第三点130c)的水平直线距离。可通过第二表面110b的平坦度来确定第二斜面长度A2。第二斜面长度A2可以通过第二表面110b的斜率或梯度来控制或确定。在示例实施例中，第二斜面长度A2可具有与第一斜面长度A1相同的值。换句话讲，第二斜面长度A2可以是大约200μm至大约295μm。
从另一个观点看，相对于从第一表面110a与倾斜表面131相交的第一点130a延伸到第二表面110b与倾斜表面131相交的第二点130b的第一虚拟直线132，斜面部分130可在半导体晶片100的半径方向上具有第一斜面长度A1和第二斜面长度A2。
换句话讲，第一斜面长度A1和第二斜面长度A2可以是从第一虚拟直线132到第二虚拟直线134的直线长度，第二虚拟直线134接触第三点130c并且相对于斜面部分130切向布置。
斜面部分130可具有第三斜面长度B1，第三斜面长度B1是从第一点130a到第三点130c的垂直距离。第三斜面长度B1可以是从第一点130a延伸的第六虚拟直线150与从第三点130c延伸的第七虚拟直线152之间的垂直距离。
斜面部分130可具有第四斜面长度B2，第四斜面长度B2是从第二点130a到第三点130c的垂直距离。第四斜面长度B2可以是从第二点130b延伸第八虚拟直线154与从第三点130c延伸的第七虚拟直线152之间的垂直距离。第三斜面长度B1和第四斜面长度B2可以是同一值。
斜面部分130可在倾斜表面131的切线方向与第一表面110a之间具有第一斜角θ1。详细地，斜面部分130可在第一表面110a与接触第一点130a的第一切线136之间具有第一斜角θ1。
如下所述，可基于可涂覆在第一表面110a上的流体(或液体)的毛细作用力(capillary force)和穿过倾斜表面131的最外侧点的曲率圆142的半径R1来确定第一斜角θ1。在示例实施例中，第一斜角θ1可以是30°至42°。
斜面部分130可在倾斜表面131的切线方向和第二表面110b之间具有第二斜角θ2。详细地，斜面部分130可以在第二表面110b与第二切线138之间具有第二斜角θ2，第二切线138在从倾斜表面131朝向第二点130b的方向上接触第二点130b。在示例实施例中，第二斜角θ2可与第一斜角θ1相同。换句话讲，第二斜角θ2可以是30°至42°。
如图3中例示的，半导体晶片100的芯片形成区域111和边缘区域113之间的边界可与倾斜表面131开始的第一点130a或第二点130b分隔开。然而，示例实施例不限于此，芯片形成区域111和边缘区域113之间的边界可与第一点130a或第二点130b几乎匹配。
第三点130c可以是半导体晶片100与外部接触构件具有点接触(或线接触)的点。由于半导体晶片100是有斜面的，所以与外部接触构件的接触面积减小。外部接触构件可以是半导体制造装置的静电吸盘或台面。因为图3和图4是截面图，所以第三点130c可被指示为点。如图4中例示的，第三点130c可接触曲率圆142。
曲率圆142的中心点140可位于晶片本体110中。曲率圆142可具有半径R1，半径R1是从中心点140到倾斜表面131的最外侧点(即，第三点130c)的第三虚拟直线144的长度。从中心点140到第一点130a的长度可小于半径R1。从中心点140到第二点130b的长度也可小于半径R1。在示例实施例中，曲率圆142的半径R1可以是大约465μm至大约930μm。
在示例实施例中，倾斜表面131可在第三虚拟直线144的上侧和下侧位于曲率圆142内。在示例实施例中，倾斜表面131的曲率可从第三点130c到第一点130a减小。通过优化斜面部分130的形状或尺寸，如上配置的半导体晶片100可具有各种效果。
在半导体晶片100中，随着斜面部分130的斜面长度A1和A2减小，晶片本体110的第一表面110a和第二表面110b的平坦度会增大。在半导体晶片100中，因为斜面部分130的最外侧点与外部接触构件具有点接触(或线接触)，由此减小了接触面积，所以可防止半导体晶片100在半导体制造工艺期间破裂。
换句话讲，半导体晶片100具有穿过斜面部分130的最外侧点的曲率圆142，因此斜面部分130与外部接触构件具有点接触，由此减小了接触面积。因此，半导体晶片100可通过在半导体制造工艺期间减小斜面部分130和外部接触构件之间的接触面积来减少半导体晶片100的损坏。
在半导体晶片100中，将斜面部分130的斜角θ1和θ2最优化，使得倾斜表面131上的流体(或液体)(例如，光刻胶膜)的毛细作用力减小，同时使斜面长度A1和A2最小化。因此，可减少由于保留在倾斜表面131上的流体(或液体)而导致产生的缺陷。
图5是根据示例实施例的半导体晶片100-1的结构的详细视图。
详细地，当与图4比较时，图5例示了较厚的晶片本体110-1。在图4和图5中，相同的附图标记表示相同的元件。在图5中简要描述或省略了与
图4的特征相同的特征。
图5的半导体晶片100-1的晶片本体110-1的厚度T1-1大于图4的半导体晶片100的晶片本体110的厚度T1。例如，图5的半导体晶片100-1的晶片本体110-1的厚度T1-1可以为大约755μm至大约795μm。
半导体晶片100-1可包括第一表面110a-1与倾斜表面131相交的第一点130a-1、第二表面110b与倾斜表面131相交的第二点130b-1以及位于倾斜表面131的最外侧处的第三点130c。
第三点130c可接触曲率圆142。曲率圆142可具有半径R1，半径R1是从中心点140到倾斜表面131的最外侧点(即，第三点130c)的第三虚拟直线144的长度。在半导体晶片100-1中，从中心点140到与曲率圆142相交的第一点130a-1的第四虚拟直线146的长度可以是曲率圆142的半径R1。在半导体晶片100-1中，从中心点140到第二点130b-1的第五虚拟直线148的长度也可以是曲率圆142的半径R1。
换句话讲，第一点130a-1和第二点130b-1可位于曲率圆142上。因此，倾斜表面131可从第三点130c到第一点130a-1具有相同曲率。另外，倾斜表面131可从第三点130c到第二点130b-1具有相同曲率。曲率圆142的半径R1可与图4中所述的半径相同。
半导体晶片100-1的第一斜面长度A1和第二斜面长度A2以及第一斜角角度θ1和第二斜角角度θ2可与图4中描述的那些相同。因为半导体晶片100-1的晶片本体110-1的厚度被例示为大于半导体晶片100的晶片本体110的厚度，所以半导体晶片100-1的第三斜面长度B1-1和第四斜面长度B2-1可分别大于半导体晶片100的第三斜面长度B1和第四斜面长度B2。
图6A和图6B是根据示例实施例的半导体晶片100-2和100-3的结构的详细视图。
详细地，图6A和图6B例示了根据晶片本体110-2和110-3的厚度的曲率圆142-1和142-2的半径R1-1和R1-2的量的改变。在图6A和图6B中，与图4和图5的附图标记相同的附图标记表示相同的元件。在图6A和图6B中，简要地描述或省略与图4和图5的特征相同的特征。
如图6A中例示的，半导体晶片100-2的晶片本体110-2的厚度T1-2大于图5的半导体晶片100-1的晶片本体110-1的厚度T1-1。如图6B中例示的，半导体晶片100-3的晶片本体110-3的厚度T1-3小于图5的半导体晶片100-1的晶片本体110-1的厚度T1-1。图6A的晶片本体110-2的厚度T1-2和图6B的晶片本体110-3的厚度T1-3可在图4的晶片本体110的厚度T1的范围和图5的晶片本体110-1的厚度T1-1的范围之外，即，小于755μm或大于795μm。
图6A的半导体晶片100-2可包括第一表面110a-2与倾斜表面131相交的第一点130a-2、第二表面110b-2与倾斜表面131相交的第二点130b-2以及位于倾斜表面131的最外侧的第三点130c-1，图6B的半导体晶片100-3可包括第一表面110a-3与倾斜表面131相交的第一点130a-3、第二表面110b-3与倾斜表面131相交的第二点130b-3以及位于倾斜表面131的最外侧的第三点130c-2。
第三点130c-1和130c-2可分别接触曲率圆142-1和142-2。曲率圆142-1和142-2可分别具有半径R1-1和R1-2，半径R1-1和R1-2是分别从中心点140-1和140-2到倾斜表面131的最外侧点的第三虚拟直线144的长度。在半导体晶片100-2中，从中心点140-1到与曲率圆142-1相交的第一点130a-2的第四虚拟直线146的长度可以是曲率圆142-1的半径R1-1,在半导体晶片100-3中，从中心点140-2到与曲率圆142-2相交的第一点130a-3的第四虚拟直线146的长度可以是曲率圆142-2的半径R1-2。
在半导体晶片100-2中，从中心点140-1到第二点130b-2的第五虚拟直线148的长度可以是曲率圆142-1的半径R1-1,在半导体晶片100-3中，从中心点140-2到第二点130b-3的第五虚拟直线148的长度可以是曲率圆142-2的半径R1-2。当半导体晶片100-2的晶片本体110-2的厚度和半导体晶片100-3的晶片本体110-3的厚度在大约755μm至大约795μm的范围之外时，曲率圆142-1的半径R1-1和曲率圆142-2的半径R1-2可具有根据数学表达式1的范围(单位：微米)。
[数学表达式1]
(0.62)T+0.4＜R＜(1.2)T-26
其中，T对应于晶片主体的厚度，R对应于曲率圆的半径。
如图4和图5中例示的，半导体晶片100-2和100-3的第一斜面长度A1和第二斜面长度A2以及半导体晶片100-2和100-3的第一斜角θ1和第二斜角θ12也是相同的。半导体晶片100-2的晶片本体110-2的厚度T1-2可大于半导体晶片100-1的晶片本体110-1的厚度T1-1。因此，半导体晶片100-2的第三斜面长度B1-2和第四斜面长度B2-2可大于半导体晶片100-1的第三斜面长度B1-1和第四斜面长度B2-1。
半导体晶片100-3的晶片本体110-3的厚度T1-3可小于半导体晶片100-1的晶片本体110-1的厚度T1-1。因此，半导体晶片100-3的第三斜面长度B1-3和第四斜面长度B2-3可小于半导体晶片100-1的第三斜面长度B1-1和第四斜面长度B2-1。
图7是根据示例实施例的用于说明参考半导体晶片100a的点接触(或线接触)的剖视图。
详细地，图7是用于说明图2至图4的半导体晶片100具有被配置成接触外部接触构件410(参见图8)的点接触(或线接触)而非面接触的视图。为了便于说明，参照图7，参考半导体晶片100a与图8的外部接触构件410具有点接触(或线接触)。
在图7中，X方向和Y方向可以是与图2至图4的半导体晶片100的表面平行的方向，Z方向可以是与图2至图4的半导体晶片100的表面垂直的方向。可参照图7来限定参考半导体晶片100a的斜面部分330的尺寸。
如图7中例示的，参考半导体晶片100a的参考晶片本体310可具有第一表面310a、第二表面310b、第一倾斜表面331a、垂直表面331b和第二倾斜表面331c。第一表面310a可以是前表面或上表面，第二表面310b可以是后表面或下表面。参考半导体晶片100a的斜面部分330可包括第一倾斜表面331a、垂直表面331b和第二倾斜表面331c。
第一倾斜表面331a可以是将第一表面310a的端部部分(即，第一点330a)与参考晶片本体310的最外侧部分(即，第四点330d)相连接的表面。第一切线336接触第一表面310a的端部部分，即，第一点330a。可在第一切线336和第一表面310a之间形成第三斜角θ3。因为第三斜角θ3是第一表面310a的端部部分的切线的角度，所以第三斜角θ3可对应于图4的第一斜角θ1。
第二倾斜表面331c可以是将第二表面310b的端部部分(即，第二点330a)与参考晶片本体310的最外侧部分(即，第五点330e)相连接的表面。第二切线338接触第二表面310b的端部部分，即，第二点330a。可在第二切线338和第二表面310b之间形成第四斜角θ4。
因为第四斜角θ4是第二表面310b的端部部分的切线的角度，所以第四斜角θ4可对应于图4的第二斜角θ2。如此，参考半导体晶片100a的斜面部分330可具有第三斜角θ3和第四斜角θ4。
垂直表面331b可以是将第一倾斜表面331a和第二倾斜表面331b在垂直方向上连接的表面。垂直表面331b可包括垂直表面331b与第一倾斜表面331a相交的第四点330d以及垂直表面331b与第二倾斜表面331c相交的第五点330e。斜面部分330可包括穿过第一点330a、第二点330b、第四点330d和第五点330e中的至少一个点的曲率圆342。曲率圆342可对应于图4的曲率圆142。
例如，曲率圆342的半径R2可以是从中心点340到第一点330a的虚拟直线346的长度。曲率圆342的半径R2可以是从中心点340到第二点330b的虚拟直线348的长度。另外，曲率圆342的半径R2可以是从中心点340到位于参考晶片本体310外部的第三点330c的虚拟直线344的长度。虽然在图7中第三点330c被例示为位于参考晶片本体310的外部，但是参考晶片本体310可以延伸到第三点330c，因此第三点330c可以是参考晶片本体310的最外侧点。
参考半导体晶片100a的斜面部分330可具有第一斜面长度A1、第二斜面长度A2、第三斜面长度B1、第四斜面长度B2和第五斜面长度BC。第一斜面长度A1可以是第一点330a和第四点330d之间的水平距离。第二斜面长度A2可以是第二点330b和第五点330e之间的水平距离。图7的第一斜面长度A1和第二斜面长度A2可对应于图4的第一斜面长度A1和第二斜面长度A2。
第三斜面长度B1可以是第一点330a和第四点330d之间的垂直距离。第四斜面长度B2可以是第二点330b和第五点330e之间的垂直距离。第五斜面长度BC可以是第四点330d和第五点330e之间的垂直距离。
如图8中所示，当第五斜面长度BC为0时，参考半导体晶片100a可与外部接触元件410具有点接触(或线接触)而非面接触。使第五斜面长度BC为零(0)的第一点330a处的第三斜角θ3可以是42°或更小。当第五斜面长度BC为0时，第二点330b处的第四斜角θ4可以是42°或更小。
返回参照图4，描述半导体晶片100的点接触(或线接触)。如上所述，图4的曲率圆142可对应于图7的曲率圆342。
图3和图4的第三点130c可对应于图7的第三点330c。当将图3和图4的半导体晶片100与图7的参考半导体晶片100a进行相互比较时，图3和图4的半导体晶片100的第五斜面长度BC可以是0。另外，使第五斜面长度BC为零(0)的第一点130a处的第一斜角θ1可以是42°或更小。使第五斜面长度BC为零(0)的第二点130b处的第二斜角θ3可以是42°或更小。
因此，因为半导体晶片100在半导体制造工艺期间与外部接触构件具有点接触(或线接触)，所以与外部接触构件410的接触面积减小，因此可减少对半导体晶片100的损坏。另外，如上所述，在半导体晶片100中，斜面部分130的第一斜角θ1和第二斜角θ2是42°或更小，因此，倾斜表面131上的流体(或液体)(例如，光刻胶膜)的毛细作用力减小，同时斜面长度A1和A2减小。因此，可减少因流体(或液体)保留在倾斜表面131上而产生的缺陷。
图8是用于说明半导体晶片100的斜面部分130的斜角和毛细作用力的剖视图。
详细地，在图8中，X方向和Y方向可以是与图2至图4的半导体晶片100的表面水平的方向。Z方向可以是与图2至图4的半导体晶片100的表面垂直的方向。
在图8中，例示了当流体(或液体)402(例如，光刻胶膜)被涂覆在半导体晶片100上时第一表面110a的斜角(即，第一斜角θ1)和流体(或液体)402的毛细作用力。在图8中，与图4的附图标记相同的附图标记表示相同的元件。在图8中，为了便于说明，从中心点140到第一点130a和第三点130c的半径被例示为是相同的。
当流体(或液体)402(例如，光刻胶膜)被涂覆在半导体晶片100上时，可基于第一斜角θ1来计算毛细作用力Fcap。可基于涂覆在倾斜表面131上的流体(或液体)402的表面张力Fst和拉普拉斯压力Fp来确定流体(或液体)402的毛细作用力Fcap。
[数学表达式2]
Fcap＝Fst+Fp≈4πR1γ(cos(α1)+cos(α2))
在数学表达式2中，“R1”可以是图4的曲率圆142的中心点140与第一点130a或第三点130c之间的距离。“γ”可以是流体(或液体)402的表面张力。“α1”可以是在第一点130a处接触倾斜表面131的流体(或液体)402的接触角。换句话讲，接触角α1可以是在第一点130a处液体402的表面线352与倾斜表面131之间的接触角。
“α2”可以是在面对第一点130a的接触点412处流体(或液体)402接触外部接触构件410的接触角。接触点412可以是从第一点130a延伸的虚拟延长线414与外部接触构件410的表面相交的点。接触角α2可以是在接触点412处流体(或液体)402的接触表面416和表面线350之间的接触角。
图9是用于说明根据半导体晶片的斜角的毛细作用力的曲线图。
详细地，X轴指示图4和图8的半导体晶片100的第一斜角θ1，Y轴指示图4和图8的半导体晶片100的相对毛细作用力。
如图9中例示的，可看出，随着第一斜角θ1增加，相对毛细作用力减小。图4和图8的半导体晶片100的毛细作用力可被设置成对应于拐点的30°(即，快速下降点)的第一斜角θ1。另外，如以上在图4和图7中描述的，为了使半导体晶片100与外部接触构件410具有点接触(或线接触)，第一斜角θ1可以被设置为42°或更小。
换句话讲，图4和图8的半导体晶片100通过使斜面部分130的第一斜角θ1和第二斜角θ2最优化成大于等于30°且小于等于42°来与外部接触构件410具有点接触(或线接触)。因此，在使斜面长度A1和A2最小化的同时，倾斜表面131上的流体(或液体)402的毛细作用力减小。因此，可减少因流体(或液体)402保留在倾斜表面131上而产生的缺陷。
图10是用于说明根据半导体晶片的斜角的曲率圆的半径值的曲线图。
详细地，X轴指示图4和图8的半导体晶片100的第一斜角θ1，Y轴指示图4和图8的半导体晶片100的曲率圆142的半径值。
如图10中例示的，可看出，随着第一斜角θ1增大，曲率圆142的半径值增大。因为在图4和图8的半导体晶片100中，如上所述，第一斜角θ1被设置成大于等于30°且小于等于42°，所以曲率圆142的半径值可以被设置成在大约465μm和930μm之间。
如此，通过将曲率圆142的半径值优化成在大约465μm和930μm之间，图4和图8的半导体晶片100与外部接触构件410具有点接触(或线接触)。因此，在使斜面长度A1和A2最小化的同时，倾斜表面131上的流体(或液体)402的毛细作用力减小。因此，可减少因流体(或液体)保留在倾斜表面131上而产生的缺陷。
图11是示出根据半导体晶片的曲率圆的半径值的斜面长度的曲线图。
详细地，X轴指示图4和图8的半导体晶片100的曲率圆142的半径值，Y轴指示图4和图8的半导体晶片100的第一斜面长度A1。
如图11中例示的，可看出，随着半径R1的值增大，第一斜面长度A1减小。因为在图4和图8的半导体晶片100中，半径R1的值被设置成在465μm和930μm之间，第一斜面长度A1可被设置成在200μm和295μm之间。
如此，通过将第一斜面长度A1优化成在200μm和295μm之间，图4和图8的半导体晶片100与外部接触构件410具有点接触(或线接触)。因此，在使斜面长度A1和A2最小化的同时，倾斜表面131上的流体(或液体)402的毛细作用力减小，因此，可减少因流体(或液体)402保留在倾斜表面131上而产生的缺陷。
图12是示出当对半导体晶片执行半导体制造工艺时根据斜面长度而产生的裂缝的数量的曲线图。
详细地，X轴指示图4的半导体晶片100的第一斜面长度A1，Y轴指示当对半导体晶片100执行半导体制造工艺(例如，制造半导体芯片)时根据第一斜面长度A1产生的裂缝的数量。
随着第一斜面长度A1增加，负载集中在半导体晶片100的斜面部分130(参见图3)上，因此在半导体晶片100中产生的裂缝的数量会增加。换句话讲，在半导体制造工艺期间，随着第一斜面长度A1减小，在半导体晶片100的斜面部分130(参见图3)上负载减小，因此可减少在半导体晶片100中产生的裂缝的数量。
例如，在半导体制造工艺期间，当半导体晶片100的第一斜面长度A1是大约380μm时，所产生的裂缝的数量可以是100个，而当半导体晶片100的第一斜面长度A1是大约350μm时，所产生的裂缝的数量可以是50个。相比之下，在半导体制造工艺期间，当半导体晶片100的第一斜面长度A1为大约250μm时，所产生的裂缝的数量可以是10个。如此，在半导体制造工艺期间，当半导体晶片100的斜面长度被设置成大约250μm时，可相当大地减少所产生的裂缝的数量。
图13例示了当对半导体晶片执行光刻胶膜涂覆和边缘蚀刻工艺时芯片形成区域的光刻胶图案的边缘轮廓。
详细地，如上所述，半导体晶片100可包括芯片形成区域111和围绕芯片形成区域111的边缘区域113。斜面部分130可形成在边缘区域113中。
在半导体晶片100上涂覆光刻胶膜之后，蚀刻(或去除)包括斜面部分130的边缘区域113中的光刻胶膜，由此形成光刻胶图案400。在半导体晶片100中，当如上所述将点接触(或线接触)、斜面长度、斜角等最优化时，如图13中例示地，可相对一致地形成光刻胶图案400的边缘轮廓420。
图14是示出当在半导体晶片上涂覆光刻胶膜之后执行光刻处理时根据与半导体晶片的中心的距离的散焦值的曲线图。
详细地，X轴指示与图2的半导体晶片100的中心的距离。X轴的左侧表示更接近图2的半导体晶片100的中心的位置。例如，图14对应于直径为300mm的半导体晶片，X轴的右侧(其指示148mm)可接近直径为300mm的图2的半导体晶片的最外侧(边缘侧)。Y轴指示当执行将光刻胶膜涂覆在图2至图4的半导体晶片100上的光刻工艺时的散焦值。
如图14中例示的，图2至图4的半导体晶片100的中心侧处的散焦值范围440可以较小，图2至图4的半导体晶片100的边缘侧处的散焦值范围430可以较大。
然而，如图14中例示的，当如上所述地对点接触(或线接触)、斜面长度、斜角等进行优化时，图2至图4的半导体晶片100的中心侧处的散焦值范围440与图2至图4的半导体晶片100的边缘侧处的散焦值范围430之间的差异可减小。
图15是示出半导体晶片的边缘区域处的光刻胶膜的平坦度的映射图。图16是示出半导体晶片的边缘区域处的光刻胶图案的临界尺寸的映射图。
详细地，如图15中例示的，可看出，当将光刻胶膜涂覆在图3的包括斜面部分130的半导体晶片100中的边缘区域113中时，平坦度大体是一致的。例如，附图标记450表示光刻胶膜的平坦度是大约24nm或更小，附图标记460表示光刻胶膜的平坦度在大约24nm和30nm之间。
如图16中例示的，可看出，当在图3的包括斜面部分130的半导体晶片100中的边缘区域113中形成光刻胶图案时，临界尺寸大体是一致的。例如，附图标记470表示光刻胶图案的临界尺寸是大约2nm，附图标记480表示光刻胶图案的临界尺寸在大约2nm和3nm之间。
虽然以上已经示出和描述了示例实施例，但是对于本领域技术人员来说将显而易见的是，在不脱离本公开的范围的情况下，可进行修改和变化。

Claims (17)

1.一种半导体晶片，所述半导体晶片包括：
晶片本体，所述晶片本体包括第一表面和与所述第一表面相对的第二表面；以及
斜面部分，所述斜面部分沿着所述晶片本体的外周缘设置，所述斜面部分包括倾斜表面、最外侧点、第一表面端部部分和第二表面端部部分，所述第一表面端部部分将所述斜面部分与所述第一表面连接，所述第二表面端部部分将所述斜面部分与所述第二表面连接，
其中，所述倾斜表面的第一切线方向与所述第一表面之间的第一斜角是基于流体在所述第一表面上的毛细作用力和穿过所述最外侧点的曲率圆的半径确定的，其中，穿过所述最外侧点的曲率圆的半径使得所述半导体晶片与外部接触构件在剖视图中具有点接触，并且
其中，沿着与所述第一表面基本平行的第一方向在所述第一表面端部部分与所述最外侧点之间形成第一斜面长度，
其中，所述第一斜角为30°至42°。
2.根据权利要求1所述的半导体晶片，其中，所述第一斜角在沿着所述第一切线方向的接触所述第一表面端部部分的第一切线与所述第一表面之间。
3.根据权利要求1所述的半导体晶片，其中，在所述倾斜表面的第二切线方向与所述第二表面之间形成第二斜角。
4.根据权利要求3所述的半导体晶片，其中，所述第二斜角在沿着所述第二切线方向的接触所述第二表面端部部分的第二切线与所述第二表面之间。
5.根据权利要求3所述的半导体晶片，其中，所述第二斜角为30°至42°。
6.根据权利要求1所述的半导体晶片，其中，所述第一斜面长度是从所述第一表面端部部分到所述最外侧点的水平直线距离，并且
其中，所述第一斜面长度为200μm至295μm。
7.根据权利要求1所述的半导体晶片，其中，沿着与所述第二表面基本平行的第二方向，在所述第二表面端部部分与所述最外侧点之间形成第二斜面长度。
8.根据权利要求7所述的半导体晶片，其中，所述第二斜面长度是从所述第二表面端部部分到所述最外侧点的水平直线距离，并且
其中，所述第二斜面长度为200μm至295μm。
9.根据权利要求1所述的半导体晶片，其中，所述晶片本体的厚度为755μm至795μm，并且
其中，穿过所述最外侧点的曲率圆的半径为465μm至930μm。
10.一种半导体晶片，所述半导体晶片包括：
晶片本体，所述晶片本体包括第一表面和与所述第一表面相对的第二表面；以及
斜面部分，所述斜面部分沿着所述晶片本体的外周缘设置，所述斜面部分包括将所述第一表面和所述第二表面连接的倾斜表面，
其中，所述斜面部分与所述第一表面相交于第一点，所述斜面部分与所述第二表面相交于第二点，所述倾斜表面的最外侧部分对应于被配置成接触外部接触构件的第三点，
其中，所述第一表面与所述第一点处的所述斜面部分的第一切线之间的第一斜角是基于涂覆在所述第一表面上的流体的毛细作用力和穿过所述第三点的曲率圆的半径确定的，其中，穿过所述第三点的曲率圆的半径使得所述半导体晶片与所述外部接触构件在剖视图中具有点接触，并且
其中，在从所述第一点延伸到所述第二点的第一虚拟直线和接触所述第三点并且平行于所述第一虚拟直线的第二虚拟直线之间形成斜面长度，
其中，所述第一斜角为30°至42°。
11.根据权利要求10所述的半导体晶片，其中，所述斜面长度为200μm至295μm。
12.根据权利要求11所述的半导体晶片，其中，所述斜面部分在所述第二点处的第二切线与所述第二表面之间的第二斜角对应于所述第一斜角。
13.一种半导体晶片，所述半导体晶片包括：
晶片本体，所述晶片本体包括第一表面和与所述第一表面相对的第二表面；
凹口部分，所述凹口部分沿着从所述晶片本体的外周缘朝向所述晶片本体的中心部分的方向设置在所述晶片本体的边缘区域中，以及
斜面部分，所述斜面部分沿着所述晶片本体的外周缘设置，所述斜面部分包括将所述第一表面和所述第二表面连接的倾斜表面，
其中，所述斜面部分与所述第一表面相交于第一点，所述斜面部分与所述第二表面相交于第二点，所述倾斜表面的最外侧部分对应于被配置成接触外部接触构件的第三点，
其中，所述倾斜表面位于穿过所述第三点的曲率圆内，所述曲率圆的中心位于所述晶片本体中，并且
其中，在所述第一表面与在所述第一点处接触所述斜面部分的第一切线之间形成第一斜角，
其中，所述第一斜角是基于流体在所述第一表面上的毛细作用力和穿过所述第三点的曲率圆的半径确定的，其中，穿过所述第三点的曲率圆的半径使得所述半导体晶片与所述外部接触构件在剖视图中具有点接触，
其中，所述第一斜角为30°至42°。
14.根据权利要求13所述的半导体晶片，其中，在从所述第一点延伸到所述第二点的第一虚拟直线与接触所述第三点并且平行于所述第一虚拟直线的第二虚拟直线之间，形成斜面长度。
15.根据权利要求14所述的半导体晶片，其中，所述斜面长度为200μm至295μm，所述曲率圆的半径为465μm至930μm，并且所述晶片本体的厚度为755μm至795μm。
16.根据权利要求13所述的半导体晶片，其中，所述斜面部分在所述第二点处的第二切线与所述第二表面之间形成第二斜角，并且
其中，所述第二斜角为30°至42°。
17.根据权利要求13所述的半导体晶片，其中，所述晶片本体的厚度在755μm至795μm的第一范围之外，
其中，所述曲率圆的半径在以μm为单位的第二范围内，所述第二范围对应于：
(0.62)T+0.4＜R＜(1.2)T-26，
其中，T对应于所述晶片本体的厚度，并且
其中，R对应于所述曲率圆的半径。
CN201811070399.5A 2017-12-27 2018-09-13 具有斜面部分的半导体晶片 Active CN109979988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170181523A KR102483923B1 (ko) 2017-12-27 2017-12-27 베벨부를 갖는 반도체 웨이퍼
KR10-2017-0181523 2017-12-27

Publications (2)

Publication Number Publication Date
CN109979988A CN109979988A (zh) 2019-07-05
CN109979988B true CN109979988B (zh) 2024-06-11

Family

ID=66951467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811070399.5A Active CN109979988B (zh) 2017-12-27 2018-09-13 具有斜面部分的半导体晶片

Country Status (3)

Country Link
US (1) US10553677B2 (zh)
KR (1) KR102483923B1 (zh)
CN (1) CN109979988B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992778B1 (ko) * 2017-11-01 2019-06-25 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법
CN113646896B (zh) * 2020-01-29 2024-06-14 Ｊｘ金属株式会社 磷化铟基板
CN113199338A (zh) * 2021-04-25 2021-08-03 惠州市华星光电技术有限公司 显示面板、其磨边方法及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314701A (zh) * 2000-01-07 2001-09-26 佳能株式会社 半导体衬底及其生产工艺
CN1497680A (zh) * 2002-08-29 2004-05-19 ���ǵ�����ʽ���� 具有不对称边缘轮廓的半导体晶片及其制造方法
CN101996863A (zh) * 2009-08-12 2011-03-30 硅电子股份公司 用于制造抛光的半导体晶片的方法
US8928120B1 (en) * 2013-06-28 2015-01-06 Taiwan Semiconductor Manufacturing Company Limited Wafer edge protection structure
CN106992113A (zh) * 2016-01-08 2017-07-28 三星电子株式会社 半导体晶片、半导体结构及制造半导体晶片的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270298A (ja) 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JP2002320901A (ja) 2001-04-25 2002-11-05 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2002356398A (ja) 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
JP2003229340A (ja) 2002-01-31 2003-08-15 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハ
KR100518582B1 (ko) * 2002-08-29 2005-10-04 삼성전자주식회사 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
JP2004214489A (ja) 2003-01-07 2004-07-29 Mitsubishi Electric Corp 半導体ウェハ
JP2006024840A (ja) 2004-07-09 2006-01-26 Sumitomo Metal Mining Co Ltd 燐化ガリウムウェーハのベベリング方法
US20060266383A1 (en) * 2005-05-31 2006-11-30 Texas Instruments Incorporated Systems and methods for removing wafer edge residue and debris using a wafer clean solution
JP2007214256A (ja) 2006-02-08 2007-08-23 Toshiba Ceramics Co Ltd Ｓｏｉウェーハ
JP2007266043A (ja) 2006-03-27 2007-10-11 Hitachi Cable Ltd 化合物半導体ウェハ
JP2008277696A (ja) 2007-05-07 2008-11-13 Toshiba Corp 半導体装置の製造方法
US20090142916A1 (en) 2007-11-29 2009-06-04 Qimonda Ag Apparatus and method of manufacturing an integrated circuit
US8551862B2 (en) 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP2013201397A (ja) 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314701A (zh) * 2000-01-07 2001-09-26 佳能株式会社 半导体衬底及其生产工艺
CN1497680A (zh) * 2002-08-29 2004-05-19 ���ǵ�����ʽ���� 具有不对称边缘轮廓的半导体晶片及其制造方法
CN101996863A (zh) * 2009-08-12 2011-03-30 硅电子股份公司 用于制造抛光的半导体晶片的方法
US8928120B1 (en) * 2013-06-28 2015-01-06 Taiwan Semiconductor Manufacturing Company Limited Wafer edge protection structure
CN106992113A (zh) * 2016-01-08 2017-07-28 三星电子株式会社 半导体晶片、半导体结构及制造半导体晶片的方法

Also Published As

Publication number Publication date
KR102483923B1 (ko) 2023-01-02
US10553677B2 (en) 2020-02-04
CN109979988A (zh) 2019-07-05
US20190198613A1 (en) 2019-06-27
KR20190079372A (ko) 2019-07-05

Similar Documents

Publication Publication Date Title
CN109979988B (zh) 具有斜面部分的半导体晶片
CN101817496B (zh) 微机电系统互连引脚及其形成方法
US8163570B2 (en) Method of initiating molecular bonding
US20230290732A1 (en) Wafer assembly having alignment marks, method for forming same, and wafer alignment method
CN106992113B (zh) 半导体晶片、半导体结构及制造半导体晶片的方法
US20170011963A1 (en) Method for use in manufacturing a semiconductor device die
US11854999B2 (en) Patterning a transparent wafer to form an alignment mark in the transparent wafer
US20150170950A1 (en) Device and method for aligning substrates
US10217653B2 (en) Apparatus for treating substrate
KR101939013B1 (ko) 웨이퍼로부터 마이크로 칩을 분리하고 기판 상에 마이크로 칩을 배치하기 위한 방법 및 장치
KR20150023360A (ko) 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법
TWI584361B (zh) 晶圓級相機、用於晶圓級相機的晶圓間隔層及其製造方法
US9349710B2 (en) Chip package and method for forming the same
US10163954B2 (en) Trenched device wafer, stepped-sidewall device die, and associated method
US11300754B2 (en) Offset patterned micro-lens and micro-optical bench including the same
US20230004092A1 (en) Method of manufacturing a substrate support for a lithographic apparatus, substrate table, lithographic apparatus, device manufacturing method, method of use
CN109755145B (zh) 晶片以及用于分析该晶片形状的方法
KR102567430B1 (ko) 쉐도우 마스크 정렬 시스템 및 쉐도우 마스크 정렬 방법
US20080188026A1 (en) Method for manufacturing a semiconductor package structure having micro-electro-mechanical systems
CN117747533A (zh) 基板的制造方法
CN116313974A (zh) 用于控制夹持力的设备和方法
KR20050034291A (ko) 레벨링 측정 장치 및 이를 이용한 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant