CN109256376B - 具有微型识别标记的半导体晶圆及其制造方法 - Google Patents

具有微型识别标记的半导体晶圆及其制造方法 Download PDF

Info

Publication number
CN109256376B
CN109256376B CN201810771911.2A CN201810771911A CN109256376B CN 109256376 B CN109256376 B CN 109256376B CN 201810771911 A CN201810771911 A CN 201810771911A CN 109256376 B CN109256376 B CN 109256376B
Authority
CN
China
Prior art keywords
semiconductor wafer
identification mark
wafer
layer
alignment notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810771911.2A
Other languages
English (en)
Other versions
CN109256376A (zh
Inventor
彭玥霖
黄正义
李福仁
郭守文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109256376A publication Critical patent/CN109256376A/zh
Application granted granted Critical
Publication of CN109256376B publication Critical patent/CN109256376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明的实施例提供了具有微型识别标记的半导体晶圆及其制造方法。晶圆包括具有第一中心的第一面和具有第二中心的第二面。第一中心和第二中心中的每一个均布置在穿过第一面和第二面的中心轴线上。第一面和第二面在圆周边缘处彼此邻接。对准凹口设置为沿着圆周边缘，并且从圆周边缘向内延伸了对准凹口径向距离。对准凹口径向距离小于从第一中心到圆周边缘测量的晶圆半径。管芯区域包括排列成行和列的管芯阵列，并且管芯区域由没有管芯的无管芯区域圆周地界定。将包括字符串的第一识别标记完全地布置在位于对准凹口的第一侧的无管芯区域中。

Description

具有微型识别标记的半导体晶圆及其制造方法
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及具有微型识别标记的半导体晶圆及其制造方法。
背景技术
半导体制造设施(代工厂)是制造集成芯片的工厂。通过对半导体晶圆实施多个工艺步骤(例如，蚀刻步骤、图案化步骤、沉积步骤、注入步骤等)以在半导体晶圆之上和之内形成数百万或数十亿个半导体器件来实现集成芯片的制造。随后切割半导体晶圆以由单个晶圆形成多个集成芯片。半导体代工厂一个月的生产量通常为数万片晶圆。由于工艺变化，不同晶圆的质量可能会有所不同。因此，为了在制造工艺中跟踪晶圆及其相关芯片，在每个晶圆上形成唯一识别晶圆的识别标记。识别标记有助于整个制造和测试工艺中晶圆的可溯性。
发明内容
根据本发明的一个方面，提供了一种半导体晶圆，包括：第一面，具有第一中心；第二面，具有第二中心，所述第一中心和所述第二中心中的每一个均布置在穿过所述半导体晶圆的所述第一面和所述第二面的中心轴线上，并且所述第一面和所述第二面在圆周边缘处彼此邻接；对准凹口，设置在沿着所述圆周边缘的位置处，所述对准凹口从所述圆周边缘向内延伸了对准凹口径向距离，所述对准凹口径向距离小于从所述第一中心至所述圆周边缘测量的晶圆半径；管芯区域，包括在所述第一面上排列成行和列的管芯阵列，并且所述管芯区域由没有管芯的无管芯区域圆周地界定；以及第一识别标记，包括完全地布置在位于所述对准凹口的第一侧的所述无管芯区域中的字符串。
根据本发明的另一个方面，提供了一种具有圆周边缘的半导体晶圆，包括：管芯区域，包括以行和列布置的管芯阵列，并且所述管芯区域被没有管芯的无管芯区域圆周地界定，其中，基本圆形的管芯区域边缘将所述管芯区域与所述无管芯区域分开；以及对准凹口，设置在沿着所述半导体晶圆的所述圆周边缘的位置处，所述对准凹口从所述圆周边缘向内延伸了对准凹口径向距离；第一识别标记，完全地布置在位于所述对准凹口的第一侧的所述无管芯区域中；以及第二识别标记，完全地布置在位于所述对准凹口的第二侧的所述无管芯区域中。
根据本发明的又一个方面，提供了一种处理半导体晶圆的方法，包括：接收半导体晶圆；在所述半导体晶圆的正面或所述半导体晶圆的正面上方的层上形成第一识别标记；在所述半导体晶圆上方以及所述第一识别标记上方形成至少一个介电层和至少一个导电层；在形成所述至少一个介电层和所述至少一个导电层之后，确定所述第一识别标记是否可读；以及基于所述第一识别标记是否可读，在所述至少一个介电层和所述至少一个导电层中或上方选择性地形成第二识别标记。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1示出了根据一些实施例的包括识别标记的半导体晶圆的立体图。
图2示出了根据一些实施例的包括识别标记的半导体晶圆的顶视图。
图3示出了根据一些实施例的包括识别标记的半导体晶圆的截面图。
图4示出了根据一些实施例的主要识别标记的顶视图。
图5示出了根据一些实施例的附加识别标记的顶视图。
图6A示出了根据一些实施例的包括识别标记的半导体晶圆的顶视图。
图6B示出了根据其他实施例的包括识别标记的半导体晶圆的顶视图。
图6C示出了图6B的半导体晶圆的一部分的放大顶视图。
图7示出了根据一些实施例的包括识别标记的半导体晶圆的顶视图。
图8A至图8B至图11A至图11B示出了诸如200mm晶圆制造流程的样本制造流程，其中一个或多个识别标记仅在晶圆的正面上形成。
图12以流程图格式示出了与图8A至图8B至图11A至图11B的一些实施例一致的制造流程的一些实施例。
图13A至图13D至图16A至图16C示出了诸如300mm晶圆制造流程的样本制造流程，其中主要识别标记仅在晶圆的背面上形成，并且在已经形成器件部件之后，在钝化层的正面上形成附加识别标记。
图17以流程图格式示出了与图13A至图13D至图16A至图16C的一些实施例一致的制造流程的一些实施例。
具体实施方式
以下公开内容提供了用于实现所提供主题的不同特征的许多不同实施例或实例。下面描述了组件和布置的特定实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，在本文中可以使用诸如“在...之下”、“在...下面”、“下部”、“在...之上”、“上部”等的空间相对术语来描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的取向之外，空间相对术语旨在包含在使用或操作中的器件的不同取向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在本文中使用的空间相对描述符同样可以做出相应地解释。
识别标记通常在形成半导体器件之前在半导体晶圆中形成，并且用作在晶圆移动通过代工厂时识别晶圆的方法。在形成识别标记的典型工艺期间，半导体晶圆的表面被蚀刻、烧制、压印或以其他方式被图案化有识别标记。在一些实施例中，识别标记可以直接放置在半导体晶圆的上表面上，而在其他实施例中，识别标记可以放置在直接位于半导体晶圆的上表面上方的介电层(例如，二氧化硅层)的上表面上。由此半导体晶圆和/或介电层的上表面中的开口或凹槽对应于识别标记。这些开口或凹槽可以由诸如聚焦的和脉冲(pulse)模式的激光束形成，该激光束穿过半导体晶圆和/或介电层的表面的图案，以形成识别标记形状的多个离散凹槽。例如，以前的识别标记是14毫米(mm)宽和1.6mm高，并且因此覆盖晶圆表面上22.4平方毫米的面积，并且直接在晶圆凹口上方间隔开，因此识别凹口在对准凹口上方居中。此外，在晶圆识别标记退化和/或不可读(例如，由于光刻胶和/或晶圆边缘附近的其他部件的剥落)的一些实例中，第二晶圆识别标记也是14mm宽和1.6mm高，可以直接形成在第一晶圆识别标记上方。
这些传统的识别标记在很多方面都非常大，因此，本发明涉及微型识别标记，这些微型识别标记的尺寸和布置非常适合于增加每个晶圆的管芯数量，与此同时向代工厂以及外包组装和测试(OSAT)设施提供位于晶圆上易于接近/可读的位置处的识别标记。此外，在一些实例中，微型识别标记布置为足够接近晶圆的边缘，使得剥落不是问题，这在一些实施例中是有利的。
图1示出了根据一些实施例的半导体晶圆100。半导体晶圆100包括具有第一中心102c的第一面102和具有第二中心(不可视)的第二面104。半导体晶圆100的中心轴线105在第一中心102c处穿过第一面102并且在第二中心处穿过第二面104。第一面102和第二面104在圆周边缘106处彼此邻接，该圆周边缘106是圆形的但是存在对准凹口108。对准凹口108设置在沿着晶圆的圆周边缘106的位置处。对准凹口108从圆周边缘106向内延伸对准凹口径向距离。在一些实施例中，对准凹口径向距离小于从第一中心102c到圆周边缘106测量的晶圆半径的10％。在一些实施例中，对准凹口108具有圆形边缘，其中该圆形边缘的最内弯曲区域与最内点(例如，圆形)相对应，然而在其他实施例中，对准凹口具有在对准凹口的最内点处会合的两个线性或平面表面(例如，三角形或饼形)。在一些实施例中，管芯区域边缘114与对准凹口108的最内点间隔开，使得管芯区域边缘114与圆周边缘106径向地间隔开的距离在略小于对准凹口径向距离至大于五倍对准凹口径向距离的范围内。
现在同时参照图1和图2，其中，图2示出了与图1一致的半导体晶圆100的顶视图，可以看到半导体晶圆100包括中央管芯区域110，该中央管芯区域110由没有管芯的无管芯区域112圆周地界定。如图2所示，管芯区域110包括排列成行和列的单个管芯116的阵列。单个管芯116通过划线118彼此分开，晶圆100随后将沿着该划线118被分割(例如，切割或切开)为单个管芯。为了使图2简单和清楚，仅标记了三个单个管芯116和三条划线118，但是将会理解的是，还存在额外的管芯和划线。每个单个管芯116均包括功能电路，通常包括半导体器件，例如二极管、电阻器、电容器、存储器单元和/或晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)、鳍式场效应晶体管(FINFET)等)。划线118可以没有功能电路和/或可以包括测试结构或测试电路，其通常在集成电路最终被切割和销售之前通过分割来去除。
大致圆形的管芯区域边缘114将管芯区域110与无管芯区域112分开。
从图2和图3(图3描绘了晶圆100的截面图)可以看出，无管芯区域112包括滚落(roll-off)区域124，第一和第二面102、104在此区域处倾斜以邻接圆周边缘106。
晶圆边缘暴露区域126将滚落区域124与管芯区域110分开。晶圆边缘暴露区域126由于以下事实而产生：当光刻胶在制造期间被施加(例如，旋转)至晶圆的第一面102时，光刻胶的最外周边缘倾向于比光刻胶的中心区域更厚，这会在光刻期间产生聚焦问题和/或其他问题。因此，通过诸如未施加至光刻胶中心区域的单独的辐射处理来对预期包含任何“较厚”光刻胶区域的晶圆边缘暴露区域126进行处理，以去除和/或改变较厚光刻胶的厚度并由此提高晶圆的产量。在一些实施例中，圆形管芯区域边缘114与圆周边缘106径向间隔开约3mm，以为晶圆边缘暴露区域126和滚落区域124提供足够的间隔。
第一识别标记120完全地布置在对准凹口108的第一侧的无管芯区域112中。与晶圆的识别标记放置在直接位于对准凹口108上方的y轴134上(参见散列区域132)的传统方法相比，第一识别标记120相对于对准凹口108偏移并且尺寸小于传统识别标记，与传统方法相比，这增加了管芯区域110的可用尺寸。因此，尽管传统方法可以包括在对准凹口108的最内点和第一面的中心之间的识别标记，但是在一些实施例中，半导体晶圆100在对准凹口108的最内点与管芯区域110中的管芯行的底部边缘之间没有识别标记(例如，半导体晶圆100在对准凹口108的最内点与第一面的中心之间没有识别标记)。可选地，与传统方法相比，识别标记的尺寸可以减小，并且可以定位在对准凹口108的最内点与管芯的最下面一行的边缘之间，只要尺寸减小的识别标记不与管芯区域110重叠即可。
第一识别标记120也可以避免与滚落区域124重叠(和/或跨越滚落区域124与晶圆边缘暴露区域126之间的边界)，因为在滚落区域中形成第一识别标记120时会导致激光散焦问题或其他可能导致第一识别标记120的部分难以辨认的问题。
例如，参考传统200mm晶圆的实例，其中，传统识别标记为22mm宽和1.84mm高并且被布置为使得其中心轴线沿着直接位于对准凹口上方的y轴(参见散列区域132)。由于这种布置，中央管芯区域可以具有最低边缘，该最低边缘与在对准凹口下方的晶圆的圆周边缘间隔9mm。相反，在第一识别标记120为4mm宽0.6mm高并且被布置为从y轴134和对准凹口108偏移并且在y方向上移动以更为接近圆周边缘106的200mm晶圆的实例中，现在可以相对于传统布置延伸管芯区域110，使得管芯区域110的最低边缘现在距晶圆的圆周边缘仅3mm。这为晶圆100的管芯面积(和相应的管芯产量)提供了小但显著的增加，这有意义地增大了每个晶圆的价值。
作为另一实例，参考传统300mm晶圆的实例，其中，传统识别标记为14mm宽和1.6mm高并且被布置为使得其中心轴线沿着直接位于对准凹口上方的y轴。由于这种布置，管芯区域110可以具有与晶圆的圆周边缘间隔7.75mm的最低边缘。相反，在第一识别标记120为4mm宽0.6mm高并且被布置为从y轴134和对准凹口108偏移并且在y方向上移动以更为接近圆周边缘106的300mm晶圆的实例中，现在可以相对于传统布置延伸管芯区域110，使得管芯区域110的最低边缘现在距晶圆的圆周边缘仅3mm。这为晶圆的管芯面积(和相应的管芯产量)提供了小但显著的增加，这有意义地增大了每个晶圆的价值。
在一些实施例中，第二识别标记122也完全布置在无管芯区域112中，第二识别标记122被布置到对准凹口108的第二侧。在一些实施例中，如图2所示，第二识别标记122可以形成在比第一识别标记120更高的层级处(例如，在后段制程(BEOL)金属化结构166中或在BEOL金属化结构上方的钝化层168中)。在一些实施例中，第一识别标记120和第二识别标记122的位置关于y轴134对称。然而，在其他实施例中，第一识别标记120和第二识别标记122的位置关于x轴136对称，和/或关于y轴134不对称和/或关于x轴136不对称。多于两个的识别标记也可以完全布置在无管芯区域112中。
在许多实例中，半导体晶圆100可以具有诸如以下直径：1英寸(25mm)；2英寸(51mm)；3英寸(76mm)；4英寸(100mm)；5英寸(130mm)或125mm(4.9英寸)；150mm(5.9英寸，通常称为“6英寸”)；200mm(7.9英寸，通常称为“8英寸”)；300mm(11.8英寸，通常被称为“12英寸”)或450mm(17.7英寸，通常称为“18英寸”)。在一些实施例中，半导体晶圆100是单晶硅的块状衬底，但在其他实施例中，半导体晶圆可以由III族和/或V族元素制成，例如GaAs、InGaAs等。在其他实施例中，半导体晶圆100是绝缘体上半导体(SOI)衬底，其包括垂直地堆叠在绝缘层的相对两侧上的处理衬底和外延生长器件层。处理衬底和器件层包括诸如单晶硅和/或III族和/或V族元素；而绝缘层包括电介质，例如氮化硅、二氧化硅或氮氧化硅；而外延生长器件层包括半导体材料，例如单晶硅和/或III族和/或V族元素。
图4示出了根据一些实施例的第一识别标记120的实例。第一识别标记120由外周边150界定，外周边150在第一面102的平面中具有第一宽度w1并且在第一面102的平面中具有第一高度h1。在一些实施例中，第一宽度w1的范围在3毫米(mm)与5mm之间，并且第一高度h1的范围在0.25mm与0.75mm之间。第一识别标记120包括第一多个字母数字字符。例如，在图4中，第一识别标记120采取由以下组成的字母数字串的形式：第一组六个字母数字字符152，后面是破折号154，接着是第二组四个字母数字字符156。
图5示出了根据一些实施例的第二识别标记122的实例。第二识别标记122由第二外周边158界定，第二外周边158在第一面102的平面中具有第二宽度w2，并且在第一面102的平面中具有第二高度h2。在一些实施例中，第二识别标记的宽度w2的范围在3毫米(mm)与5mm之间，并且第二识别标记的高度h2的范围在0.25mm与0.75mm之间。第二识别标记包括第二多个字母数字字符，其在一些实施例中可以由以下组成：第一组六个字母数字字符160，后面是破折号162，接着是第二组四个字母数字字符164。第一多个字母数字字符通常与第二多个字母数字字符具有相同的字母数字字符值，但是在其他实施例中，它们的字母数字字符值可以不同。此外，第一识别标记的外周边的长度通常等于第二识别标记的外周边的长度，但在其他实施例中，这些周边的长度可以不同。
应该理解的是，虽然附图将第一外周边150和第二外周边158示出为围绕第一识别标记120和第二识别标记122的线，但是在通常的实施例中，这些外周边仅仅是连接字母数字字符的边缘的概念性或虚拟几何形状，而不是物理地印在晶圆表面上。
如图6A所示，在一些实施例中，第一识别标记120包括第一多个字母数字字符，其最外边缘落在第一矩形周边602上。第一矩形周边602内的第一中心点位于穿过第一中心102c的第一径向轴线604上，并且，与在圆周边缘106处与第一径向轴线604相交的第一切向线段608平行的第一线606穿过第一多个字母数字字符的相应中心并且与第一中心点相交。
第二识别标记122包括第二多个字母数字字符，其最外边缘落在第二矩形周边610上。第二矩形周边610内的第二中心点位于穿过第二中心的第二径向轴线612上，并且，与在圆周边缘106处与第二径向轴线612相交的第二切向线段616平行的第二线614穿过第二多个字母数字字符的相应中心并且与第二中心点相交。分别从y轴134(穿过对准凹口108的中心)至第一径向轴线604和第二径向轴线612测量角度θ1和θ2。在一些实施例中，θ1和θ2相等，但在其他实施例中，θ1和θ2可以不同。在一些实施例中，θ1和/或θ2的范围在3度至约30度之间，这将第一识别标记120和第二识别标记122保持在紧邻对准凹口108附近。
图6B示出了第一识别标记120a和第二识别标记122a远离凹口108间隔开的另一实施例。例如，在一些实施例中，第一识别标记120a的中心位于第一径向轴线604a处，并且相对于凹口108径向偏移的角度为θ1a，其中，θ1a在-90°与-180°之间的范围内，并且在一些实例中大约为-135°。第二识别标记122a的中心位于第二径向轴线612a处，相对于凹口108径向偏移角度θ1b，其中，θ1b在+90°与+180°之间的范围内，并且在一些实例中大约为+135°。
此外，如图6C的放大图所示，第一识别标记120a的中心可以相对于由中央管芯区域110内的最外部管芯116的最外边缘限定的角部(或凹口)居中。因此，在图6C中，角部是由边缘116’和116”限定的直角，并且第一径向轴线604a平分直角。因此，字符位于第一线606上的第一识别标记120a也被第一径向轴线等分，使得第一识别标记120a在第一径向轴线604a的任一侧上等距延伸。应该注意的是，这种配置以及本文所述的其他配置可以用于任何尺寸的晶圆。
图7示出了用于第一识别标记120和第二识别标记122的另一布置。如图7所示，第一轴线(例如，x轴136)沿第一面102延伸并且穿过第一中心102c，并且第二轴线(例如，y轴134)沿第一面102延伸并且穿过第一中心102c。第二轴线垂直于第一轴线。第一识别标记120具有第一矩形周边702，第一矩形周边702具有平行于第一轴线136延伸的第一组边缘(704a，704b)和平行于第二轴线134延伸的第二组边缘(706a，706b)，其中，第二组边缘的第一边缘与第二轴线134间隔开第一距离。
第二识别标记122具有第二矩形周边708，该第二矩形周边708具有平行于第一轴线136延伸的第一组边缘(710a，710b)和平行于第二轴线134延伸的第二组边缘(712a，712b)，其中，第二组边缘的第一边缘与第二轴线134间隔开第二距离。第二距离通常等于第一距离，但也可以不同于第一距离。在与图7一致的许多实施例中，管芯区域内的管芯行具有与第一组边缘704a、704b、710a、710b平行布置的底部边缘。在一些实例中，第一距离小于在第二组边缘之间测量的第一识别标记120的最小宽度。
此外，在一些实施例中，诸如由第一识别标记720和第二识别标记722的可选位置示出的，第一面102的切向线段724出现在对准凹口108处的圆周边缘106的虚拟延伸部726处。与切向线段724平行的线728穿过对准凹口108、第一识别标记720和第二识别标记722中的每一个。类似的可选位置可以应用在图6A的实施例以及本文公开的其他实施例中。
图8A至图8B至图11A至图11B示出了可以与一些诸如200mm晶圆制造流程等一致的样本制造流程。
在图8A至图8B中，制造流程从半导体晶圆100开始。
在图9A至图9B中，在晶圆100的前侧上形成第一识别标记120。在形成第一识别标记120的典型工艺中，半导体晶圆的表面被蚀刻、烧制、压印或以其他方式图案化有第一识别标记120。在一些实施例中，第一识别标记120可以直接放置在半导体晶圆100的上表面上，而在其他实施例中，识别标记可以放置在直接位于半导体晶圆的上表面上方的介电层的上表面上(例如，二氧化硅层)。由此半导体晶圆和/或介电层的上表面中的开口或凹槽对应于第一识别标记。这些开口或凹槽可以由诸如聚焦和脉冲模式的激光束形成，该激光束刺穿半导体晶圆和/或介电层的表面，以形成多个离散的凹槽，这些凹槽共同呈第一识别标记120的形状。在其他实施例中，光刻胶层可被旋涂并且被图案化以具有与识别标记的轮廓相对应的开口，并且在光刻胶图案存在的情况下，可以执行蚀刻来在半导体晶圆100的上表面中压印第一识别标记。仍然在其他实施例中，可以使用其他技术(例如，电子束写入或管芯压印等)来形成第一识别标记120。
在图10A至图10B中，器件部件(例如，包括栅极1002、源极/漏极区1004的晶体管结构)和BEOL金属化结构166(例如，金属层和延伸穿过层间介电(ILD)层的导电通孔)形成在半导体晶圆100上方。在一些实例中，第一识别标记120自然地从一层的表面轮廓到达下一层，而不需要在上层上重新形成第一识别标记120。可以在每一层处检查第一识别标记120，并且如果第一识别标记120变得不可识别或者预计变得不可识别(由于下一层太厚或者一层或多层的其他特性)，则可以可选地形成附加识别标记(例如，第二识别标记122)。
在图11A至图11B所示，在半导体晶圆100上方形成钝化层168，其中，第一识别标记(也可以称为主要识别标记)和/或第二识别标记122(附加识别标记)在钝化层168的上表面上仍然可见。钝化层168可以包括环氧树脂、树脂、氮化硅和/或陶瓷材料。
图12示出了与图8A至图8B至图11A至图11B中所示的制造流程的一些实施例一致的流程图。
在1202处，接收半导体晶圆。在一些实施例中，将在半导体晶圆的上方形成通常包括至少一个介电层和至少一个导电层以及至少一个半导体层的N个层。在图12的流程图中，索引变量(i)被初始化为一(i＝1)，并且将在制造流程期间被更新以在形成各个层时跟踪各个层。图8A至图8B示出了其中可以实施1202的一些方式的实例。
在1204处，第一识别标记形成在晶圆的正面上或晶圆正面上方的层上。例如，第一识别标记可以直接压印在晶圆的正面上，或者可以直接压印在直接位于晶圆正面上方的介电层(例如，SiO2层)上。第一识别标记可以采用各种形式，但在典型实施例中，第一识别标记120采用由预定数量的字母和/或数字组成的字母数字串的形式。例如，在某些实例中，第一识别标记由以下组成：第一组六个字母数字字符，后面是破折号，接着是第二组四个字母数字字符。在一些实施例中，通过脉冲激光形成第一多个离散凹槽来形成第一识别标记，其中，第一多个离散凹槽共同地建立对应于第一识别标记的第一系列字母数字字符。图9A至图9B示出了其中可以实施1204的一些方式的实例。
在1206处，在半导体晶圆上方和第一识别标记上方形成至少一个介电层和/或至少一个导电层以及至少一个可选的半导体层。这些层有助于在晶圆的正面上方建立一个或多个半导体器件(例如，晶体管)和/或后段制程(BEOL)金属化结构。图10A至图10B示出了其中可以实施1206的一些方式的实例。
更具体地，在1206内，在1208处，在晶圆上形成第i层(例如，第一次到1206，i＝1且第i层是第一层；而第二次到1206，i＝2且第i层是第二层等)。在1210处，该方法确定第一识别标记是否仍然可从第一层上读取/辨别。该方法可以通过光学手段进行这种确定，例如，从第一层上拍摄数字图像，并确定字符或其他标记的边缘是否足够清晰以辨别字符的值。在其他实施例中，不是拍摄实际图像，而是将该方法编程为预计在某个预定层处字符的值将变得不可辨别。例如，该方法可以基于先前的代工厂样品的实验结果和/或建模结果来确定诸如金属3BEOL的金属层或ILD4层将导致字符变得不可辨别。如果识别标记由于形成第i层而不再可辨别(即，在1210处为否)，则该方法进行到1212并且在第i层上形成第二识别标记。另一方面，如果识别标记在形成第i层之后仍然可辨别(即，在1210处为“是”)，则该方法进行到1214，并且确定是否已经处理了所有层(i<N？)。如果仍有附加层需要处理(即，在1214处为“否”)，则i增加(i＝i+1)，并且该方法返回到1208并且在晶圆上形成下一层。评估每一层以确定其形成是否已经造成(和/或即将形成的层是否预期会导致)识别标记是不可辨别的，并且如果是，则可以在确定时的该时刻处形成第二识别标记。
如果已经处理了所有层(即，在1214处为是)，则该方法进行至1218，并且在该结构上方形成钝化层。图11A至图11B示出了可以实施1218的一些方式的实例。
在1220处，在钝化层已经形成之后，处理后的晶圆可以被送出用于测试，并且最终晶圆被分割为被封装和销售的单个管芯。
图13A至图13D至图16A至图16C示出了诸如300mm晶圆制造流程的样本制造流程。在这些图中的每一个中，图“a”(例如，图13a、...)描绘了晶圆的正面，图“b”(例如，图13b、...)描绘了晶圆的背面，并且图“c”(例如，图13c、...)描绘了晶圆的横截面部分。
在图13A至图13D中，方法以半导体晶圆100开始。在一些实例中，在从晶圆制造商接收晶圆时，晶圆已经包括在晶圆的背面上的二维矩阵码符号1302以及在晶圆的背面上的单独的衬底识别码1304。例如，二维矩阵码符号1302可由32点宽和8点高的点位置阵列组成，二维矩阵码符号1302可以由晶圆制造商添加(例如，在分配到半导体制造设施之前)。二维矩阵码符号1302通常不采用字母数字字符的形式，而是可以指定如下这些信息：衬底是P型还是N型、衬底的电阻率、产生单个晶圆的晶锭(ingot)ID、晶锭中唯一的单个识别标记、以及晶圆制造商的名称等信息。二维矩阵码符号1302可以通过激光、蚀刻工艺、电子束写入、油墨印刷、管芯压印或者在纸或塑料标签上粘附预制的识别标记等来形成。衬底识别码1304可以由十二个字母数字字符组成，每一个字母数字字符均由9点高和5点宽的点位置阵列组成。在一些实施例中，衬底识别码1304可以包含与二维矩阵码符号1302相同的消息，其中，衬底识别码1304是字体格式并且二维矩阵码符号1302是2D矩阵码格式。衬底识别码1304码可以通过激光、蚀刻工艺、电子束写入、油墨印刷、管芯压印或者在纸或塑料标签上粘附预制的识别标记等来形成；并且可以通过与二维矩阵码符号1302相同的技术或不同的技术来形成。
在图14A至图14C中，器件部件和BEOL金属化结构166形成在晶圆的正面上方，同时仍然可以看到晶圆的背面上的二维矩阵码符号1302和衬底识别码1304。当形成每个层以建立器件部件和BEOL金属化结构166时，通过处理工具来从晶圆的背面读取衬底识别码1304。
在图15A至图15C中，钝化层168形成在晶圆上方，而仍然可以在晶圆的背面上看到二维矩阵码符号1302和衬底识别码1304。形成在钝化层168的上表面中的附加识别标记122可以从晶圆的正面看到。附加识别标记122可以包括一系列字母数字字符，例如，如前面图4至图5中所示，并且用于附加识别标记122的字母数字字符的值通常不同于衬底识别码1304的字母数字字符。然而，附加识别标记122通常链接(link)到由制造商持有的计算机数据库中的衬底识别码1304，所以这些识别码是相互关联的。
在图16A至图16C中，将晶圆送至另一个设施进行外包组装和测试(OSAT)。在OSAT中，对晶圆的背面实施研磨以减小晶圆的厚度并去除二维矩阵码符号1302和衬底识别码1304。附加识别标记122保持在原位用于OSAT。OSAT设施使用从钝化层可见的附加识别标记122来实施管芯的测试和/或封装。
图17示出了与图13A至图13D至图16A至图16C所示的制造流程的一些实施例一致的流程图。
在1702处，接收将在其上形成N个层的半导体晶圆。该晶圆在晶圆的背面上具有2D矩阵码符号和单独的背面识别标记。在图17的流程图中，索引变量(i)被初始化为一(i＝1)，并且将在制造流程期间被更新以在形成各个层时跟踪各个层。图13A至图13D示出了可以实施1702的一些方式的实例。
在1704处，在半导体晶圆上方形成连续的半导体层、导电材料层(例如，金属或掺杂的多晶硅)和/或电介质层以在半导体晶圆上形成器件。图14A至图14C示出了可以实施1704的一些方式的实例。对于每一层，工艺形成第i层(1706)，评估是否所有层均已形成(1708)，并且通过递增I前进至形成另一层(1710)，或者当所有层均已被处理时在结构上方形成钝化层(1712)。图15A至图15C示出了可以实施1712的一些方式的实例。
在钝化层已经形成之后，该方法进行到1714，其中，在晶圆的正面上方的钝化层的上表面中形成附加识别标记。图15A至图15C示出了可以实施1714的一些方式的实例。
在1716处，可以将处理后的晶圆送至用于外包组装和测试(OSAT)，其中，附加识别标记将用于在测试期间跟踪晶圆。在OSAT期间，对晶圆的背面实施研磨操作以使晶圆变薄，由此去除2D矩阵码符号和背面识别标记。图16A至图16C示出了可以实施1712的一些方式的实例。
在1718处，执行测试。测试完成后，将晶圆分割为被封装和销售的管芯。
尽管所公开的方法在本文中可以被描述和/或示出为一系列动作或事件，但是应该理解的是，这些动作或事件的所示顺序不应被解释为限制性意义。例如，一些动作可以以不同的顺序发生和/或与除本文所示和/或描述的那些之外的其他动作或事件同时发生。此外，并非所有示出的动作都可能需要实施本文描述的一个或多个方面或实施例。此外，本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。此外，虽然参照图8至图11和图13至图16来描述方法，但是应该理解，该方法并不限于这种结构，而是可以独立作为独立于结构的方法。
因此，一些实施例涉及半导体晶圆。该晶圆包括具有第一中心的第一面和具有第二中心的第二面。第一中心和第二中心中的每一个均布置在穿过第一面和第二面的半导体晶圆的中心轴线上。第一面和第二面在圆周边缘处彼此邻接。从圆周边缘向内延伸对准凹口径向距离的对准凹口设置在沿着圆周边缘的位置处。对准凹口径向距离小于从第一中心到圆周边缘测量的晶圆半径。包括在第一面上排列成行和列的管芯阵列的管芯区域由没有管芯的无管芯区域圆周地界定。将包括字符串的第一识别标记完全地布置在对准凹口的第一侧的无管芯区域中。
在一些实施例中，所述第一识别标记由外周边界定，所述外周边在所述第一面的平面中具有范围在3mm与5mm之间的宽度，并且在所述第一面的平面中具有范围在0.25mm与0.75mm之间的高度。
在一些实施例中，所述管芯区域具有与所述对准凹口的最内点间隔开的最外边缘，使得所述管芯区域的最外边缘与所述圆周边缘在径向上的间距在所述对准凹口径向距离的两倍至所述对准凹口径向距离的十倍之间的范围内。
在一些实施例中，所述第一识别标记包括第一多个字母数字字符，所述第一多个字母数字字符的最外边缘落在第一矩形周边上，其中，所述第一矩形周边内的第一中心点位于穿过所述第一中心的第一径向轴线上，并且，平行于在所述圆周边缘处与所述第一径向轴线相交的第一切向线段的第一线，穿过所述第一多个字母数字字符的相应中心并且与所述第一中心点相交。
在一些实施例中，半导体晶圆还包括：第二识别标记，完全地布置在位于所述对准凹口的第二侧的所述无管芯区域中，并且其中，所述第二识别标记包括第二多个字母数字字符，所述第二多个字母数字字符的最外边缘落在第二矩形周边上，其中，所述矩形周边内的第二中心点位于穿过所述第二中心的第二径向轴线上，并且，平行于在所述圆周边缘处与所述第二径向轴线相交的第二切向线段的第二线，穿过所述第二多个字母数字字符的相应中心并且与所述第二中心点相交。
在一些实施例中，半导体晶圆还包括：第二识别标记，完全地布置在所述对准凹口的第二侧的所述无管芯区域中；以及其中，所述第一识别标记包括第一多个字母数字字符并且所述第二识别标记包括第二多个字母数字字符，所述第一多个字母数字字符与所述第二多个字母数字字符具有相同的字母数字字符值。
在一些实施例中，第一轴线沿着所述第一面延伸并且穿过所述第一中心，并且第二轴线沿着所述第一面延伸并且穿过所述第一中心，所述第二轴线垂直于所述第一轴线；并且其中，所述第一识别标记具有第一矩形周边，所述第一矩形周边具有平行于所述第一轴线延伸的第一组边缘和平行于所述第二轴线延伸的第二组边缘，其中，所述第二组边缘的第一边缘与所述第二轴线间隔开第一距离。
在一些实施例中，所述第一识别标记是字母数字串，所述字母数字串的字符标识集成电路制造设施内的所述晶圆，其中，所述字符具有落在所述第一矩形周边的第一组边缘和第二组边缘上的外边缘。
在一些实施例中，所述第一距离小于所述第一识别标记在所述第二组边缘之间测得的最小长度。
在一些实施例中，半导体晶圆还包括：第二识别标记，完全地布置在位于所述对准凹口的第二侧的所述无管芯区域中；并且其中，所述第二识别标记具有第二矩形周边，所述第二矩形周边具有平行于所述第一轴线延伸的第三组边缘和平行于所述第二轴线延伸的第四组边缘。
在一些实施例中，所述第三组边缘的第一边缘与所述第二轴线间隔开所述第一距离，使得所述第一矩形周边和所述第二矩形周边关于所述第二轴线对称。
在一些实施例中，管芯行具有与所述第一边缘平行布置的底部边缘。
在一些实施例中，所述半导体晶圆沿着所述第二轴线在所述识别标记的最内点与所述管芯行的底部边缘之间没有识别标记。
在一些实施例中，所述第一识别标记是由以下组成的字母数字串：第一组六个字母数字字符，后面是破折号，接着是第二组四个字母数字字符。
在一些实施例中，半导体晶圆还包括：第二识别标记，完全地布置在位于所述对准凹口的第二侧的所述无管芯区域中；并且其中，所述第一面的切向线段出现在所述圆周边缘在所述对准凹口处的虚拟延伸部处，并且，与所述切向线段平行的线穿过所述对准凹口、所述第一识别标记和所述第二识别标记中的每一个。一些其他实施例涉及具有圆周边缘的半导体晶圆。该晶圆包括管芯区域，该管芯区域包括排列成行和列的管芯阵列，并且该管芯区域由没有管芯的无管芯区域圆周地界定。大致圆形的管芯区域边缘将管芯区域与无管芯区域分开。对准凹口设置在沿着半导体晶圆的圆周边缘的位置处。对准凹口从圆周边缘向内延伸对准凹口径向距离。第一识别标记完全地布置在对准凹口的第一侧的无管芯区域中。第二识别标记完全地布置在对准凹口的第二侧的无管芯区域中。
在一些实施例中，半导体晶圆还包括：背面识别标记，位于所述晶圆的背面上。
在一些实施例中，半导体晶圆还包括：二维矩阵码符号，位于所述晶圆的背面上，其中，所述二维矩阵码符号与所述晶圆的背面上的所述背面识别标记间隔开。
在一些实施例中，所述第一识别标记和所述第二识别标记中的每一个均呈现彼此相同的字母数字字符串，并且所述背面识别标记具有与所述第一识别标记和所述第二识别标记不同的字符。
其他实施例涉及一种半导体晶圆，该晶圆包括具有第一中心的第一面和具有第二中心的第二面。第一中心和第二中心中的每一个均布置在穿过第一面和第二面的半导体晶圆的中心轴线上。第一面和第二面在圆周边缘处彼此邻接。对准凹口设置在沿着圆周边缘的位置处。对准凹口从圆周边缘向内延伸对准凹口径向距离。对准凹口径向距离小于从第一中心到圆周边缘测量的晶圆半径。管芯区域包括在第一面上排列成行和列的管芯阵列，并且由没有管芯的无管芯区域圆周地界定。主要识别标记直接布置在完全位于对准凹口的第一侧的无管芯区域中的第一面上。附加识别标记布置在第一面上方的层中。附加识别标记具有与主要识别标记相同的值，但是布置在高于第一面的高度处，该高度高于主要识别标记的高度。
一些其他实施例涉及一种接收半导体晶圆的方法。第一识别标记形成在晶圆的正面上或晶圆正面上方的层上。至少一个介电层和至少一个导电层形成在半导体晶圆上方以及第一识别标记上方。在形成至少一个介电层和至少一个导电层之后，该方法确定第一识别标记是否可读。基于第一识别标记是否可读，第二识别标记选择性地形成在至少一个介电层和至少一个导电层之中或上方。
其他实施例涉及一种接收其上将形成N个层的半导体晶圆的方法。晶圆具有在晶圆背面上的二维矩阵码符号和在晶圆背面上的识别标记，该识别标记与矩阵码符号间隔开。在半导体晶圆上方形成至少一个介电层和至少一个导电层，以在半导体晶圆的正面上方建立半导体器件。钝化层形成在至少一个介电层和至少一个导电层上方。在形成钝化层之后，在晶圆的正面上方的钝化层的上表面中形成附加识别标记。
其他实施例涉及一种方法。在该方法中，接收包括具有第一中心的正面和具有第二中心的背面的半导体晶圆。正面包括管芯区域，该管芯区域包括排列成行和列的管芯阵列，并且由没有管芯的无管芯区域圆周地界定。第一中心和第二中心中的每一个均布置在穿过正面和背面的半导体晶圆的中心轴线上。正面和背面在圆周边缘处彼此邻接。背面没有半导体器件，但是包括背面识别标记。对准凹口设置在沿着圆周边缘的位置处。对准凹口从圆周边缘向内延伸了对准凹口径向距离。第一正面识别标记形成在半导体晶圆的正面上，并且在正面上方以及第一正面识别标记上方形成层。在层形成之后，该方法确定第一正面识别标记是否可读。基于第一识别标记是否可读，第二正面识别标记选择性地形成在层内或层上方。
以上论述了若干实施例的特征，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种半导体晶圆，包括：
第一面，具有第一中心；
第二面，具有第二中心，所述第一中心和所述第二中心中的每一个均布置在穿过所述半导体晶圆的所述第一面和所述第二面的中心轴线上，并且所述第一面和所述第二面在圆周边缘处彼此邻接；
对准凹口，设置在沿着所述圆周边缘的位置处，所述对准凹口从所述圆周边缘向内延伸了对准凹口径向距离，所述对准凹口径向距离小于从所述第一中心至所述圆周边缘测量的晶圆半径；
管芯区域，包括在所述第一面上排列成行和列的管芯阵列，并且所述管芯区域由没有管芯的无管芯区域圆周地界定；以及
第一识别标记，包括完全地布置在位于所述对准凹口的第一侧的所述无管芯区域中的字符串；
第二识别标记，完全地布置在位于所述对准凹口的第二侧的所述无管芯区域中；
其中，所述第一识别标记位于所述半导体晶圆的第一面中或位于所述半导体晶圆的所述第一面上方的第一层中；
所述第一识别标记和所述第二识别标记位于所述半导体晶圆的所述第一面上方或所述第一层上方的第二层中；
沿从所述第一面到所述第二层的方向，所述第一识别标记逐渐变小，相对于所述第二识别标记所在的层，所述第一识别标记不可读，
其中，所述管芯区域具有与所述对准凹口的最内点间隔开的最外边缘，使得所述管芯区域的最外边缘与所述圆周边缘在径向上的间距在所述对准凹口径向距离的两倍至所述对准凹口径向距离的十倍之间的范围内，所述对准凹口径向距离小于从所述第一中心到所述圆周边缘测量的晶圆半径的10％。
2.根据权利要求1所述的半导体晶圆，其中，所述第一识别标记由外周边界定，所述外周边在所述第一面的平面中具有范围在3mm与5mm之间的宽度，并且在所述第一面的平面中具有范围在0.25mm与0.75mm之间的高度。
3.根据权利要求1所述的半导体晶圆，其中，所述第一识别标记包括第一系列的沟槽，所述第一系列的沟槽延伸进所述半导体晶圆的第一面中或延伸进所述半导体晶圆的所述第一面的上方的层中。
4.根据权利要求1所述的半导体晶圆，
其中，所述第一识别标记包括第一多个字母数字字符，所述第一多个字母数字字符的最外边缘落在第一矩形周边上，其中，所述第一矩形周边内的第一中心点位于穿过所述第一中心的第一径向轴线上，并且，平行于在所述圆周边缘处与所述第一径向轴线相交的第一切向线段的第一线，穿过所述第一多个字母数字字符的相应中心并且与所述第一中心点相交。
5.根据权利要求4所述的半导体晶圆，其中，所述第二识别标记包括第二多个字母数字字符，所述第二多个字母数字字符的最外边缘落在第二矩形周边上，其中，所述矩形周边内的第二中心点位于穿过所述第二中心的第二径向轴线上，并且，平行于在所述圆周边缘处与所述第二径向轴线相交的第二切向线段的第二线，穿过所述第二多个字母数字字符的相应中心并且与所述第二中心点相交。
6.根据权利要求1所述的半导体晶圆，其中，所述第一识别标记包括第一多个字母数字字符并且所述第二识别标记包括第二多个字母数字字符，所述第一多个字母数字字符与所述第二多个字母数字字符具有相同的字母数字字符值。
7.根据权利要求6所述的半导体晶圆，
其中，所述第一识别标记包括第一系列的沟槽，所述第一系列的沟槽延伸进所述半导体晶圆的第一面中或延伸进所述半导体晶圆的所述第一面的上方的第一层中；
所述第二识别标记包括第二系列的沟槽，所述第二系列的沟槽延伸进所述半导体晶圆的所述第一面上方的或所述第一层上方的第二层中。
8.根据权利要求1所述的半导体晶圆，其中，所述第一识别标记是由以下组成的字母数字串：第一组六个字母数字字符，后面是破折号，接着是第二组四个字母数字字符。
9.根据权利要求1所述的半导体晶圆，其中，所述第一面的切向线段出现在所述圆周边缘在所述对准凹口处的虚拟延伸部处，并且，与所述切向线段平行的线穿过所述对准凹口、所述第一识别标记和所述第二识别标记中的每一个。
10.一种具有圆周边缘的半导体晶圆，包括：
管芯区域，包括以行和列布置的管芯阵列，并且所述管芯区域被没有管芯的无管芯区域圆周地界定，其中，圆形的管芯区域边缘将所述管芯区域与所述无管芯区域分开；以及
对准凹口，设置在沿着所述半导体晶圆的所述圆周边缘的位置处，所述对准凹口从所述圆周边缘向内延伸了对准凹口径向距离；
第一识别标记，完全地布置在位于所述对准凹口的第一侧的所述无管芯区域中；以及
第二识别标记，完全地布置在位于所述对准凹口的第二侧的所述无管芯区域中；
其中，所述第一识别标记包括第一系列的沟槽，所述第一系列的沟槽延伸进所述半导体晶圆的第一面中或延伸进所述半导体晶圆的所述第一面上方的第一层中；
所述第二识别标记包括第二系列的沟槽，所述第一系列的沟槽和所述第二系列的沟槽延伸进所述半导体晶圆的所述第一面上方的或所述第一层上方的第二层中；
沿从所述第一面到所述第二层的方向，所述第一系列的沟槽逐渐变小，相对于所述第二识别标记所在的层，所述第一识别标记不可读，
所述第一识别标记由外周边界定，所述外周边具有范围在3mm与5mm之间的宽度，并且具有范围在0.25mm与0.75mm之间的高度。
11.根据权利要求10所述的半导体晶圆，还包括：
背面识别标记，位于所述晶圆的背面上。
12.根据权利要求11所述的半导体晶圆，还包括：
二维矩阵码符号，位于所述晶圆的背面上，其中，所述二维矩阵码符号与所述晶圆的背面上的所述背面识别标记间隔开。
13.根据权利要求12所述的半导体晶圆，其中，所述第一识别标记和所述第二识别标记中的每一个均呈现彼此相同的字母数字字符串，并且所述背面识别标记具有与所述第一识别标记和所述第二识别标记不同的字符。
14.根据权利要求10所述的半导体晶圆，
其中，所述第一识别标记包括第一多个字母数字字符，所述第一多个字母数字字符的最外边缘落在所述半导体晶圆的所述第一面上的第一矩形周边上，其中，所述第一矩形周边内的第一中心点位于穿过所述第一面的中心的第一径向轴线上。
15.根据权利要求14所述的半导体晶圆，
其中，所述第二识别标记包括第二多个字母数字字符，所述第二多个字母数字字符的最外边缘落在第二矩形周边上，其中，所述矩形周边内的第二中心点位于穿过所述中心的第二径向轴线上。
16.根据权利要求10所述的半导体晶圆，其中，所述第一识别标记包括第一多个字母数字字符并且所述第二识别标记包括第二多个字母数字字符，所述第一多个字母数字字符与所述第二多个字母数字字符具有相同的字母数字字符值。
17.根据权利要求10所述的半导体晶圆，其中，所述管芯区域具有与所述对准凹口的最内点间隔开的最外边缘，使得所述管芯区域的最外边缘与所述圆周边缘在径向上的间距在所述对准凹口径向距离的两倍至所述对准凹口径向距离的十倍之间的范围内。
18.一种处理半导体晶圆的方法，包括：
接收半导体晶圆；
在所述半导体晶圆的正面或所述半导体晶圆的正面上方的层上形成第一识别标记；
在所述半导体晶圆上方以及所述第一识别标记上方形成至少一个介电层和至少一个导电层；
在形成所述至少一个介电层和所述至少一个导电层之后，确定所述第一识别标记是否可读；以及
沿从所述正面到所述至少一个介电层和至少一个导电层的方向，所述第一识别标记逐渐变小，基于所述第一识别标记是否可读，在所述至少一个介电层和所述至少一个导电层中或上方选择性地形成第二识别标记，
所述第一识别标记由外周边界定，所述外周边具有范围在3mm与5mm之间的宽度，并且具有范围在0.25mm与0.75mm之间的高度。
19.根据权利要求18所述的处理半导体晶圆的方法，其中，所述第一识别标记包括第一系列的沟槽，所述第一系列的沟槽延伸进所述半导体晶圆的第一面中或延伸进所述半导体晶圆的所述第一面的上方的层中。
20.根据权利要求18所述的处理半导体晶圆的方法，其中，所述第一识别标记包括第一系列的沟槽，所述第一系列的沟槽延伸进所述半导体晶圆的第一面中或延伸进所述半导体晶圆的所述第一面的上方的第一层中；
所述第二识别标记包括第二系列的沟槽，所述第二系列的沟槽延伸进所述半导体晶圆的所述第一面上方的或所述第一层上方的第二层中。
CN201810771911.2A 2017-07-14 2018-07-13 具有微型识别标记的半导体晶圆及其制造方法 Active CN109256376B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762532531P 2017-07-14 2017-07-14
US62/532,531 2017-07-14
US15/904,657 US10643951B2 (en) 2017-07-14 2018-02-26 Mini identification mark in die-less region of semiconductor wafer
US15/904,657 2018-02-26

Publications (2)

Publication Number Publication Date
CN109256376A CN109256376A (zh) 2019-01-22
CN109256376B true CN109256376B (zh) 2021-06-08

Family

ID=64999183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810771911.2A Active CN109256376B (zh) 2017-07-14 2018-07-13 具有微型识别标记的半导体晶圆及其制造方法

Country Status (3)

Country Link
US (2) US10643951B2 (zh)
CN (1) CN109256376B (zh)
TW (2) TWI679745B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524836B (zh) * 2019-02-13 2021-08-27 长江存储科技有限责任公司 用于在半导体制造中定位图案的标记
JP7222811B2 (ja) * 2019-06-04 2023-02-15 キオクシア株式会社 インプリント装置、インプリント方法、及び半導体装置の製造方法
TWI714419B (zh) * 2020-01-06 2020-12-21 力晶積成電子製造股份有限公司 具有隱藏的識別碼的半導體堆疊結構
US11362007B2 (en) * 2020-01-21 2022-06-14 Winbond Electronics Corp. Fin height monitoring structure and fin height monitoring method
WO2021237292A1 (en) * 2020-05-27 2021-12-02 Genetic Technologies Limited Methods of assessing risk of developing a severe response to coronavirus infection
CN112820717A (zh) * 2020-12-30 2021-05-18 南京凯鼎电子科技有限公司 一种芯片横截面识别标记及其制作方法
TWI789706B (zh) * 2021-02-19 2023-01-11 台灣積體電路製造股份有限公司 後電填充模組及用於後電填充模組的校準方法
CN113219799B (zh) * 2021-03-25 2024-03-19 北海惠科半导体科技有限公司 晶圆半导体产品、掩膜版以及光刻机
TWI835363B (zh) * 2022-10-24 2024-03-11 華邦電子股份有限公司 半導體晶圓、疊對偏移的處理裝置及其方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610104A (en) * 1996-05-21 1997-03-11 Cypress Semiconductor Corporation Method of providing a mark for identification on a silicon surface
TW447109B (en) * 2000-05-15 2001-07-21 Taiwan Semiconductor Mfg Method for protecting the wafer mark
CN1314701A (zh) * 2000-01-07 2001-09-26 佳能株式会社 半导体衬底及其生产工艺
TW200425256A (en) * 2002-10-21 2004-11-16 Toshiba Kk Semiconductor wafer and manufacturing method for the same
JP2009277964A (ja) * 2008-05-16 2009-11-26 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956596A (en) * 1995-11-06 1999-09-21 Samsung Electronics Co., Ltd. Method of forming and cleaning a laser marking region at a round zone of a semiconductor wafer
US6303899B1 (en) * 1998-12-11 2001-10-16 Lsi Logic Corporation Method and apparatus for scribing a code in an inactive outer clear out area of a semiconductor wafer
US6666337B1 (en) 2001-02-14 2003-12-23 Advanced Micro Devices, Inc. Method and apparatus for determining wafer identity and orientation
US20050009298A1 (en) 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
TWI288428B (en) * 2004-01-21 2007-10-11 Seiko Epson Corp Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
US20090102070A1 (en) * 2007-10-22 2009-04-23 International Business Machines Corporation Alignment Marks on the Edge of Wafers and Methods for Same
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8987058B2 (en) * 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
JP5933289B2 (ja) * 2012-02-23 2016-06-08 三菱電機株式会社 Ｓｏｉウエハおよびその製造方法
US9640487B2 (en) * 2012-03-28 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US9318386B2 (en) 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
JP6242668B2 (ja) * 2013-11-25 2017-12-06 株式会社ディスコ ウエーハの加工方法
KR102217245B1 (ko) 2014-07-25 2021-02-18 삼성전자주식회사 반도체 소자의 제조 방법
KR102288381B1 (ko) * 2014-08-20 2021-08-09 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610104A (en) * 1996-05-21 1997-03-11 Cypress Semiconductor Corporation Method of providing a mark for identification on a silicon surface
CN1314701A (zh) * 2000-01-07 2001-09-26 佳能株式会社 半导体衬底及其生产工艺
TW447109B (en) * 2000-05-15 2001-07-21 Taiwan Semiconductor Mfg Method for protecting the wafer mark
TW200425256A (en) * 2002-10-21 2004-11-16 Toshiba Kk Semiconductor wafer and manufacturing method for the same
JP2009277964A (ja) * 2008-05-16 2009-11-26 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11121093B2 (en) 2021-09-14
CN109256376A (zh) 2019-01-22
TW202015212A (zh) 2020-04-16
TW201909373A (zh) 2019-03-01
US20190019760A1 (en) 2019-01-17
US20200013726A1 (en) 2020-01-09
TWI703701B (zh) 2020-09-01
US10643951B2 (en) 2020-05-05
TWI679745B (zh) 2019-12-11

Similar Documents

Publication Publication Date Title
CN109256376B (zh) 具有微型识别标记的半导体晶圆及其制造方法
CN106098577B (zh) 集成电路衬底及其制造方法
TWI420584B (zh) 半導體晶圓和切割晶圓的方法
US10553489B2 (en) Partitioned wafer and semiconductor die
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
EP3059635B1 (en) Method for aligning quadrate wafer in first photolithographic process
CN103383912A (zh) 多边缘的图案化
US20190237370A1 (en) System and Method for Test Key Characterizing Wafer Processing State
DE102016119111A1 (de) Verfahren zum herstellen von halbleiterwafern und verfahren zum herstellen einer halbleitervorrichtung
JP5541069B2 (ja) 半導体装置の製造方法
US9728460B2 (en) Method of manufacturing semiconductor device
CN107452716B (zh) 用于形成半导体器件的方法以及半导体器件
JP2000323576A (ja) 半導体装置の製造方法
US11222851B2 (en) Method of manufacturing semiconductor device
CN107507777B (zh) 串联(in-line)器件电性能测算方法及其测试结构
US9659876B1 (en) Wafer-scale marking systems and related methods
CN106449361B (zh) 单晶晶锭、半导体晶圆以及制造半导体晶圆的方法
CN110034098A (zh) 半导体结构及其形成方法
US9543382B1 (en) FinFET with improved SEU performance
US9406571B2 (en) Method for manufacturing semiconductor device including inline inspection
US20240063059A1 (en) Method of manufacturing semiconductor device
US12020993B2 (en) Test structure and testing method thereof
JP2017208411A (ja) 半導体装置の製造方法
JP6386179B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の検査方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant