TWI703701B - 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法 - Google Patents

具有微型識別標誌的半導體晶圓以及識別標誌的形成方法 Download PDF

Info

Publication number
TWI703701B
TWI703701B TW108147193A TW108147193A TWI703701B TW I703701 B TWI703701 B TW I703701B TW 108147193 A TW108147193 A TW 108147193A TW 108147193 A TW108147193 A TW 108147193A TW I703701 B TWI703701 B TW I703701B
Authority
TW
Taiwan
Prior art keywords
identification mark
wafer
front side
semiconductor wafer
layer
Prior art date
Application number
TW108147193A
Other languages
English (en)
Other versions
TW202015212A (zh
Inventor
彭玥霖
黃正義
李福仁
郭守文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202015212A publication Critical patent/TW202015212A/zh
Application granted granted Critical
Publication of TWI703701B publication Critical patent/TWI703701B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明實施例提供一種晶圓，其包含具有第一中心之第一面及具有第二中心之第二面。所述第一中心及所述第二中心各自佈置於穿過所述第一面及所述第二面的中心軸上。所述第一面及所述第二面在圓周邊緣處彼此鄰接。對準凹口沿所述圓周邊緣設置且自所述圓周邊緣向內延伸達對準凹口徑向距離。所述對準凹口徑向距離小於如自所述第一中心至所述圓周邊緣量測之晶圓半徑。晶粒區域包含按列及行佈置之晶粒陣列且在圓周上由不含晶粒之無晶粒區域定界。包含一串字元之第一識別標誌完全設置於所述無晶粒區域中，朝向所述對準凹口之第一側。

Description

具有微型識別標誌的半導體晶圓以及識別標誌的形成方法
本發明實施例是有關於一種具有微型識別標誌的半導體晶圓以及識別標誌的形成方法。
半導體製造設施（Semiconductor fabrication facilities；fab）是製造積體晶片之工廠。藉由用多個處理步驟（例如蝕刻步驟、圖案化步驟、沉積步驟、植入步驟等）對半導體晶圓進行操作以在半導體晶圓之上及之內形成數百萬或數十億半導體元件來執行積體晶片之製造。隨後分割半導體晶圓以由單一晶圓形成多個積體晶片。半導體製造設施常具有一月成千上萬晶圓的產出率。歸因於處理變化，不同晶圓之品質可有所變化。因此，為了追蹤經過製造製程之晶圓及其相聯晶片，在各晶圓上形成獨特地識別晶圓之識別標誌。識別標誌促進晶圓在製造及測試製程中的可追蹤性。
本發明實施例的一種半導體晶圓，包括具有第一中心之第一面、具有第二中心之第二面、沿所述圓周邊緣之位置設置之對準凹口、晶粒區域以及包括一串字元之第一識別標誌。所述第一中心及所述第二中心各自佈置於所述半導體晶圓之穿過所述第一面及所述第二面之中心軸上，且所述第一面及所述第二面在圓周邊緣處彼此鄰接。所述對準凹口自所述圓周邊緣向內延伸達對準凹口徑向距離，所述對準凹口徑向距離小於自所述第一中心至所述圓周邊緣量測之晶圓半徑。所述晶粒區域包括按列及行佈置在所述第一面上之晶粒陣列且在圓周上由不含晶粒之無晶粒區域定界。所述第一識別標誌完全設置於所述無晶粒區域中，朝向所述對準凹口之第一側。
本發明實施例的一種具有圓周邊緣之半導體晶圓包括晶粒區域、對準凹口、第一識別標誌以及第二識別標誌。所述晶粒區域包括按列及行佈置之晶粒陣列並在圓周上由不含晶粒之無晶粒區域定界，其中實質上圓形的晶粒區域邊緣將所述晶粒區域與所述無晶粒區域分隔。所述對準凹口沿所述半導體晶圓之圓周邊緣之位置設置，所述對準凹口自所述圓周邊緣向內延伸達對準凹口徑向距離。所述第一識別標誌完全設置於所述無晶粒區域中，朝向所述對準凹口之第一側。所述第二識別標誌完全設置於所述無晶粒區域中，朝向所述對準凹口之第二側。
本發明實施例的一種識別標誌的形成方法包括以下步驟。接收半導體晶圓。在所述半導體晶圓之前側上或在所述半導體晶圓之所述前側上方之一層上形成第一識別標誌。將至少一個介電層及至少一個導電層形成於所述半導體晶圓上方及所述第一識別標誌上方。在已形成所述至少一個介電層及所述至少一個導電層後，判定所述第一識別標誌是否是可讀的。基於所述第一識別標誌是否是可讀的，選擇性地在所述至少一個介電層及所述至少一個導電層中或上方形成第二識別標誌。
以下揭露內容提供用於實施所提供之主題的不同特徵的許多不同實施例或實例。下文描述組件及佈置之特定實例以簡化本揭露。當然，此等組件及佈置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或之上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複是出於簡單性及清晰性之目的，且本身並不指示所論述之各種實施例及/或組態之間的關係。
此外，為便於描述，空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上方」、「上部」及類似者，在本文中用於描述如圖中所說明之一或多個元件或特徵與另一元件或特徵的關係。除了諸圖中所描繪的定向以外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
識別標誌常在半導體元件形成之前形成於半導體晶圓中，並在晶圓移動經過製造設施時作為識別所述晶圓之裝置。在形成識別標誌之典型製程中，將半導體晶圓之表面蝕刻、燃燒、壓印或另外用識別標誌圖案化。在一些實施例中，識別標誌可直接置放於半導體晶圓之上表面上，而在其他實施例中，識別標誌可置放於在半導體晶圓之上表面正上方的介電層（例如二氧化矽層）之上表面上。半導體晶圓及/或介電層之上表面中之開口或凹部由此對應於識別標誌。所述開口或凹部可例如藉由以擊穿半導體晶圓及/或介電層之表面的模式聚焦或脈衝發送之雷射光束而形成，以形成呈識別標誌之形狀的多個離散凹坑。舉例而言，先前的識別標誌為14毫米（mm）寬及16毫米高，且因此覆蓋晶圓面上之22.4平方毫米之面積，並且在晶圓凹口正上方間隔開，以使得所述識別凹口居中處於對準凹口上方。此外，在晶圓識別標誌降質及/或不可讀時（例如，歸因於靠近晶圓邊緣之光阻及/或其他特徵剝落）的一些情況下，可在第一晶圓識別標誌正上方形成亦為14毫米寬且16毫米高的第二晶圓標誌。
此等習知識別標誌在許多方面是過大的，且因此，本揭露是關於微型識別標誌，其尺寸及佈置非常適合於增加每晶圓中的晶粒數目，同時向製造設施及外包裝配及測試（outsourced assembly and test；OSAT）設施提供在晶圓上處於易進入/可讀位置的識別標誌。此外，在一些情況下，微型識別標誌經佈置為充分接近晶圓之邊緣以使得剝落不是問題，因而在一些實施例中為有利的。
圖1說明根據一些實施例之半導體晶圓100。半導體晶圓100包含具有第一中心102c之第一面102及具有第二中心（不可見）之第二面104。半導體晶圓100之中心軸105穿過第一中心102c處之第一面102且穿過第二中心處之第二面104。第一面102與第二面104在圓周邊緣106處彼此鄰接，所述圓周邊緣106只有在對準凹口108存在時為圓形。對準凹口108設置於沿著晶圓之圓周邊緣106的位置處。對準凹口108自圓周邊緣106向內延伸達對準凹口徑向距離。在一些實施例中，對準凹口徑向距離小於如自第一中心102c至圓周邊緣106所量測之晶圓半徑的10%。在一些實施例中，對準凹口108具有圓形邊緣，其中所述圓形邊緣之最內彎曲區域對應於最內點（例如圓形形狀），而在其他實施例中，所述對準凹口具有兩個線性或平面表面，其在對準凹口的最內點處交匯（例如，三角形或餅形）。在一些實施例中，晶粒區域邊緣114與對準凹口108的最內頂端間隔開，以使得晶粒區域邊緣114在徑向上與圓周邊緣106相間隔的量在略小於對準凹口徑向距離至超過所述對準凹口徑向距離五倍的範圍內。
現同時參考圖1及圖2，其中圖2說明半導體晶圓100之與圖1相一致的頂視圖，吾人可看見半導體晶圓100包含中心晶粒區域110，其在圓周上藉由不含晶粒之無晶粒區域112定界。如圖2中所說明，晶粒區域110包含按列及行佈置之個別晶粒116之陣列。個別晶粒116藉由切割道118而彼此分離，晶圓100隨後將沿著所述切割道118而單體化（例如切割或分割）為個別晶粒。在圖2中為簡單及清楚起見，僅標記三個個別晶粒116及三個切割道118，但應瞭解，亦存在額外晶粒及切割道。每一個別晶粒116包含功能電路，其通常包含半導體元件，諸如二極體、電阻器、電容器、記憶胞及/或電晶體（例如，金屬氧化物半導體場效電晶體（metal oxide semiconductor field effect transistors；MOSFET）、雙極接面電晶體（bipolar junction transistors；BJT）、鰭式場效電晶體（fin field effect transistor；FINFET）等）。切割道118可不含功能電路及/或可包含在最終積體電路經分割及出售之前通常經由單體化移除的測試結構或測試電路。
實質上圓形的晶粒區域邊緣114將晶粒區域110與無晶粒區域112分隔開。
如自圖2之剖面線I-I’及描繪晶圓100之橫截面視圖的圖3可見，無晶粒區域112包含其中第一面102及第二面104傾斜以鄰接圓周邊緣106的滾降區域124。
晶圓邊緣暴露區域126將滾降區域124與晶粒區域110分隔開。由於當在製造期間將光阻塗覆（例如旋塗）於晶圓之第一面102時，光阻之最外周邊邊緣往往會比光阻之中心區域厚（其可引起微影期間之聚焦問題及/或其他問題），故產生晶圓邊緣暴露區域126。因此，預期涵蓋「較厚」光阻之任何區域的晶圓邊緣暴露區域126是藉由例如未應用於光阻之中心區域之單獨的輻射處理來處理，以移除及/或更改較厚光阻之厚度且由此改良晶圓之良率。在一些實施例中，圓形晶粒區域邊緣114在徑向上與圓周邊緣106間隔大致3毫米，以便為晶圓邊緣暴露區域126及滾降區域124提供充分間距。
第一識別標誌120完全設置於無晶粒區域112中，朝向對準凹口108之第一側。與將晶圓之識別標誌置放於在對準凹口108正上方之y軸134上（參見雜湊區域132）的習知方法相對比，第一識別標誌120相對於對準凹口108偏移且其尺寸小於習知識別標誌，如此相比習知方法增加了晶粒區域110之可用尺寸。因此，在一些實施例中，鑒於習知方法可包含處於對準凹口108之最內頂端與第一面之中心之間的識別標誌，半導體晶圓100展現出在對準凹口108之最內頂端與晶粒區域110中之一列晶粒之底部邊緣之間不存在識別標誌（例如，半導體晶圓100展現出在對準凹口108之最內頂端與第一面的中心之間不存在識別標誌）。替代地，識別標誌相比習知方法可縮減尺寸，並可安置於對準凹口108之最內頂端與一列晶粒之底部邊緣之間，只要尺寸縮減之識別標誌不與晶粒區域110交疊即可。
第一識別標誌120亦可避免與滾降區域124交疊（及/或跨越滾降區域124與晶圓邊緣暴露區域126之間的邊界），因為在滾降區域中形成第一識別標誌120可能引起雷射散焦問題或其他可能引起第一識別標誌120的各部分難以辨認的問題。
舉例而言，考慮習知200毫米晶圓之情況，其中習知識別標誌為22毫米寬及1.84毫米高，且其經佈置而使得所述習知200毫米晶圓之中心軸沿著在對準凹口正上方之y軸定位（參見雜湊區域132）。歸因於此佈置，中心晶粒區域可具有最低邊緣，所述最低邊緣與對準凹口下方的晶圓之圓周邊緣間隔9毫米。對比之下，在第一識別標誌120為4毫米寬乘0.6毫米高且經佈置為自y軸134及對準凹口108偏移並在y方向上移動至更靠近圓周邊緣106的200毫米晶圓的情況下，晶粒區域110現可相對於習知佈置延伸，因此晶粒區域110的最低邊緣現與晶圓之圓周邊緣僅相距3毫米。此提供晶圓100之晶粒面積（及相對應的晶粒良率）之小但重要的增加，其以一種有意義的方式增加了各晶圓之價值。
作為另一實例，考慮習知300毫米晶圓之情況，其中習知識別標誌為14米寬及1.6毫米高，且其經佈置而使得所述習知300毫米晶圓之中心軸沿著在對準凹口正上方之y軸定位。歸因於此佈置，晶粒區域110可具有最低邊緣，所述最低邊緣與晶圓之圓周邊緣間隔7.75毫米。對比之下，在第一識別標誌120為4毫米寬乘0.6毫米高且經佈置為自y軸134及對準凹口108偏移並在y方向上移動至更靠近圓周邊緣106的300毫米晶圓的情況下，晶粒區域110現可相對於習知佈置延伸，因此晶粒區域110的最低邊緣現與晶圓之圓周邊緣僅相距3毫米。此提供晶圓之晶粒面積（及相對應的晶粒良率）之小但重要的增加，其以一種有意義的方式增加了各晶圓之價值。
在一些實施例中，亦完全設置於無晶粒區域112中之第二識別標誌122設置為朝向對準凹口108之第二側。在一些實施例中，諸如圖2中所繪示，相比第一識別標誌120，第二識別標誌122可以較高位置（level）形成（例如，形成於後段製程（back-end-of-line；BEOL）金屬化結構166中或形成於在BEOL金屬化結構上方的鈍化層168中）。在一些實施例中，第一識別標誌120及第二識別標誌122之位置對稱於y軸134。然而，在其他實施例中，第一識別標誌120及第二識別標誌122之位置對稱於x軸136，及/或未對稱於y軸134，及/或未對稱於x軸136。超過兩個識別標誌亦可完全設置於無晶粒區域112中。
舉例而言，在許多例子中，半導體晶圓100之直徑可為1吋（25毫米）；2吋（51毫米）；3吋（76毫米）；4吋（100毫米）；5吋（130毫米）或125毫米（4.9吋）；150毫米（5.9吋，通常被稱為「6吋」）；200毫米（7.9吋，通常被稱為「8吋」）；300毫米（11.8吋，通常被稱為「12吋」）；或450毫米（17.7吋，通常被稱為「18吋」）。在一些實施例中，半導體晶圓100為單晶矽塊狀基底，但在其它實施例中，所述半導體晶圓可由III族元素及/或V族元素（諸如GaAs、InGaAs等）製成。在又其他實施例中，半導體晶圓100為絕緣層上半導體（semiconductor-on-insulator；SOI）基底，其包含處置基底（handle substrate）及垂直地堆疊於絕緣層之相對側上的磊晶生長元件層。處置基底及元件層包含（例如）單晶矽及/或III族元素及/或V族元素；而絕緣層包含介電質，諸如氮化矽、二氧化矽或氮氧化矽；而磊晶生長元件層包含半導體材料，諸如單晶矽及/或III族元素及/或V族元素。
圖4說明根據一些實施例之第一識別標誌120之實例。第一識別標誌120由外部周邊150定界，其在第一面102之平面中具有第一寬度w1 且在第一面102之平面中具有第一高度h1 。在一些實施例中，第一寬度w1 在3毫米（mm）與5毫米之間的範圍內，且第一高度h1 在0.25毫米與0.75毫米的範圍內。第一識別標誌120包含多個第一文數字元。舉例而言，在圖4中，第一識別標誌120表現為文數字串之形式，所述文數字串由下列構成：第一組六個文數字元152，接著是短劃線154，接著是第二組四個文數字元156。
圖5說明根據一些實施例之第二識別標誌122之實例。第二識別標誌122由第二外部周邊158定界，其在第一面102之平面中具有第二寬度w2 ，且在第一面102之平面中具有第二高度h2 。在一些實施例中，第二識別標誌之寬度w2 在3毫米（mm）與5毫米之間的範圍內，且第二識別標誌之高度h2 在0.25毫米與0.75毫米的範圍內。第二識別標誌包含多個第二文數字元，其在一些實施例中可由下列構成：第一組六個文數字元160，接著是短劃線162，接著是第二組四個文數字元164。多個第一文數字元的文數字元值常與多個第二文數字元相同，但在其他實施例中，其文數字元值可不同。另外，第一識別標誌之外部周邊的長度通常等於第二識別標誌之外部周邊的長度，但在其他實施例中，所述周邊之長度可不同。
應瞭解，雖然圖式中將第一外部周邊150及第二外部周邊158說明為圍繞第一識別標誌120及第二識別標誌122之線，但在典型實施例中，所述外部周邊僅為概念性或虛擬幾何結構，其連接文數字元之邊緣且不會實際壓印在晶圓之表面上。
如圖6A中所說明，在一些實施例中，第一識別標誌120包含最外邊緣落在第一矩形周邊602上之多個第一文數字元。第一矩形周邊602內之第一中心點位於穿過第一中心102c之第一徑向軸線604上，且其中平行於與第一徑向軸線604在圓周邊緣106處相交的第一切線片段608之第一線606穿過所述多個第一文數字元中之各別中心並與所述第一中心點相交。
第二識別標誌122包含最外邊緣落在第二矩形周邊610上之多個第二文數字元。第二矩形周邊610內之第二中心點位於穿過第二中心之第二徑向軸線612上，且其中平行於與第二徑向軸線612在圓周邊緣106處相交的第二切線片段616之第二線614穿過所述多個第二文數字元中之各別中心並與所述第二中心點相交。分別量測自y軸134（穿過對準凹口108之中心）至第一徑向軸線604及第二徑向軸線612的角θ1 及角θ2 。在一些實施例中，θ1 與θ2 相等，但在其他實施例中，θ1 與θ2 可不同。在一些實施例中，θ1 及/或θ2 在3度與約30度之間的範圍內，其保持第一識別標誌120及第二識別標誌122非常接近於對準凹口108。
圖6B說明第一識別標誌120a及第二識別標誌122a與凹口108間隔較遠的另一實施例。舉例而言，在一些實施例中，第一識別標誌120a之中心沿第一徑向軸線604a定位並相對於凹口108徑向偏移一角度θ1a ，其中θ1a 在-90° 與-180° 之間的範圍內且在一些情況下為大致-135° 。第二識別標誌122a之中心沿第二徑向軸線612a定位並相對於凹口108徑向偏移一角度θ2a ，其中θ2a 在+90° 與+180° 之間的範圍內且在一些情況下為大致+135° 。
另外，如圖6C（其為圖6B之區域A的放大視圖）中所繪示，第一識別標誌120a之中心可相對於由中心晶粒區域110內之最外晶粒116之最外邊緣所界定的拐角（或凹口）定中心。因此，在圖6C中，拐角為直角，其由邊緣116'及邊緣116''界定，且第一徑向軸線604a等分所述直角。因此，其字元位於第一線606上之第一識別標誌120a亦由第一徑向軸線等分，以使得所述第一識別標誌120a相對於第一徑向軸線604a之任一側延伸的距離相等。應注意，此組態以及本文所述之其他組態可用於任何尺寸的晶圓。
圖7繪示第一識別標誌120及第二識別標誌122之另一佈置。如圖7中所說明，第一軸（例如x軸136）沿第一面102延伸並穿過第一中心102c，且第二軸（例如y軸134）沿第一面102延伸並穿過第一中心102c。第二軸垂直於第一軸。第一識別標誌120具有第一矩形周邊702，所述第一矩形周邊702具有平行於第一軸（例如x軸136）延行（run）之第一組邊緣（邊緣704a、704b）及平行於第二軸（例如y軸134）延行之第二組邊緣（邊緣706a、706b），其中第二組邊緣中之第一邊緣與第二軸（例如y軸134）間隔第一距離。
第二識別標誌122具有第二矩形周邊708，所述第二矩形周邊708具有平行於第一軸（例如x軸136）延行之第一組邊緣（邊緣710a、710b）及平行於第二軸（例如y軸134）延行之第二組邊緣（邊緣712a、712b），其中第二組邊緣中之第一邊緣與第二軸（例如y軸134）間隔第二距離。第二距離常常等於第一距離，但亦可不同於第一距離。在符合圖7之許多實施例中，晶粒區域內之一列晶粒具有與第一組邊緣704a、704b、710a、710b平行佈置之底部邊緣。在一些情況下，第一距離小於第一識別標誌120之最小寬度，如在第二組邊緣之間所量測。
另外，在一些實施例中，諸如由第一識別標誌720與第二識別標誌722之交替位置所繪示，至第一面102之切線片段724存在於圓周邊緣106在對準凹口108處之虛擬延伸726處。與切線片段724平行之線728穿過對準凹口108、第一識別標誌720以及第二識別標誌722中之每一者。類似交替位置可應用於圖6A之實施例以及本文所揭露之其他實施例中。
圖8A至圖8B至圖11A至圖11B繪示樣本製造流程，其尤其可例如與部分200毫米晶圓製造流程一致。圖8B、圖9B、圖10B以及圖11B為分別沿圖8A、圖9A、圖10A以及圖11A之剖面線I-I’描繪晶圓之橫截面部分。
在圖8A至圖8B中，製造流程以半導體晶圓100開始。
在圖9A至圖9B中，第一識別標誌120形成於晶圓100之前側上。在形成第一識別標誌120之典型製程期間，將半導體晶圓之表面蝕刻、燃燒、壓印或另外用第一識別標誌120圖案化。在一些實施例中，第一識別標誌120可直接置放於半導體晶圓100之上表面上，而在其他實施例中，識別標誌可置放於在半導體晶圓之上表面正上方的介電層（例如二氧化矽層）之上表面上。半導體晶圓及/或介電層之上表面中之開口或凹部由此對應於第一識別標誌。所述開口或凹部可例如藉由以擊穿半導體晶圓及/或介電層之表面的模式聚焦或脈衝發送之雷射光束而形成，以形成共同呈第一識別標誌120之形狀的多個離散凹坑。在其他實施例中，光阻層可經旋塗及圖案化以具有對應於識別標誌之外形的開口並在適當位置具有光阻圖案，且可進行蝕刻以將第一識別標誌壓印於半導體晶圓100之上表面中。在其他實施例中，可使用其他技術（諸如電子束寫入或晶粒衝壓以及其他）來形成第一識別標誌120。
在圖10A至圖10B中，元件特徵（諸如包含閘極1002、源極/汲極區1004之電晶體結構）及BEOL金屬化結構166（諸如金屬層及延伸穿過層間介電（interlayer dielectric；ILD）層之導通孔）形成於半導體晶圓100上方。在一些情況下，第一識別標誌120自然地承載一個層直至下一層之表面輪廓而無需在上層上重新形成第一識別標誌120。可在每一層處檢查第一識別標誌120，且若第一識別標誌120變得不可識別或預期變得不可識別（歸因於下一層太厚或一或多個層之其他特性），則可視情況形成補充識別標誌（例如第二識別標誌122）。
在圖11A至圖11B中，鈍化層168形成於半導體晶圓100上方，其中亦可被稱為主要識別標誌的第一識別標誌及/或第二識別標誌122（補充識別標誌）在鈍化層168之上表面上仍是可見的。鈍化層168可包含環氧樹脂、氮化矽及/或陶瓷材料。
圖12繪示與圖8A至圖8B至圖11A至圖11B中所說明之製造流程之一些實施例相一致的流程圖。
在步驟1202處，接收半導體晶圓。在一些實施例中，通常包含至少一個介電層及至少一個導電層以及至少一個半導體層的N個層將形成於半導體晶圓上方。在圖12之流程圖中，下標變量（index variable）(i)初始化為一（i=1）且將在製造流程期間更新以在各層形成時對各層進行追蹤。圖8A至圖8B繪示可實施步驟1202之一些方式的實例。
在步驟1204處，第一識別標誌形成於晶圓前側上或晶圓前側上方的一層上。舉例而言，第一識別標誌可直接壓印於晶圓前側上，或可直接壓印於在晶圓前側正上方的介電層（例如SiO2 層）上。第一識別標誌可表現為各種形式，但在典型實施例中，第一識別標誌120表現為由預定數目個字母及/或數字構成之文數字串的形式。舉例而言，在一些情況下，第一識別標誌由下列構成：第一組六個文數字元，接著是短劃線，接著是第二組四個文數字元。在一些實施例中，第一識別標誌是藉由脈衝發送雷射以形成多個第一離散凹坑而形成，其中所述多個第一離散凹坑共同地建立對應於第一識別標誌之第一系列文數字元。圖9A至圖9B繪示可實施步驟1204之一些方式的實例。
在步驟1206處，至少一個介電層及/或至少一個導電層以及至少一個選用半導體層形成於半導體晶圓上方及第一識別標誌上方。此等層有助於在晶圓前側上方建立一或多個半導體元件（諸如電晶體）及/或後段製程（BEOL）金屬化結構。圖10A至圖10B繪示可實施步驟1206之一些方式的實例。
更確切而言，在步驟1206內，在步驟1208處，第i層（例如，第一次經過步驟1206，i=1，且第i層為第一層；而對於第二次經過步驟1206，i=2且第i層為第二層；等）形成於晶圓上。在步驟1210處，所述方法判定第一識別標誌從第一層上方是否仍是可讀/可辨別的。所述方法可藉由光學裝置作出此判定，例如自第一層上方獲取數位影像及判定字元或其他標誌之邊緣是否足夠明顯來辨別字元之值。在其他實施例中，並非獲取實際影像，所述方法已經程式化以預期字元值將在某一預定層變得不可辨別。舉例而言，所述方法可基於前一製造設施樣本之實驗結果及/或模型化結果而判定金屬3 BEOL金屬層或ILD4層例如將使字元變得不可辨別。若識別標誌由於第i層之形成而不再是可辨別的（亦即，在步驟1210處為否），則所述方法繼續進行到步驟1212並在第i層上形成第二識別標誌。另一方面，若識別標誌在第i層形成後仍是可辨別的（亦即，在步驟1210處為是），則所述方法繼續進行到步驟1214且作出所有層所否已經處理的判定（是否為i>N？）。若仍存在待處理的層（亦即，在步驟1214處為否），則i遞增（i=i+1），且所述方法返回至步驟1208且在晶圓上形成下一層。評價每一層以判定其形成是否引起（及/或其是否預期即將發生的形成會引起）識別標誌不可辨別，且若如此，則第二識別標誌可在作出所述判定時形成。
若所有層已經處理（亦即，在步驟1214處為是），則所述方法繼續進行到步驟1218且在所述結構上方形成鈍化層。圖11A至圖11B繪示可實施步驟1218之一些方式的實例。
在步驟1220處，在已形成鈍化層後，可送出用於測試的經處理晶圓，且最終將所述晶圓單體化為經封裝及出售的個別晶粒。
圖13A至圖13D至圖16A至圖16C繪示樣本製造流程，諸如300毫米晶圓製造流程。圖13A、圖14A、圖15A以及圖16A描繪晶圓之前側，圖13B、圖14B、圖15B以及圖16B描繪晶圓之背側，圖13C、圖14C、圖15C以及圖16C為分別沿圖13A、圖14A、圖15A以及圖16A之剖面線I-I’描繪晶圓之橫截面部分，且圖13D為圖13B的局部放大圖。
在圖13A至圖13D中，方法以半導體晶圓100開始。在一些情況下，當自晶圓製造商接收時，晶圓已包含在所述晶圓之背側上的二維矩陣碼符號1302以及在所述晶圓之背側上的單獨基底識別碼1304。可例如由三十二個點寬及八個點高之點位置陣列構成的二維矩陣碼符號1302可由晶圓製造商（例如在分配給半導體製造設施之前）添加。二維矩陣碼符號1302實質上並不表現為文數字元之形式，而是可指定諸如以下的資訊：基底是P型抑或N型、基底之電阻率、產生個別晶圓之錠塊（ingot）ID、錠塊內之獨特個別識別標誌及晶圓製造商之名稱，以及其他資訊。二維矩陣碼符號1302可藉由雷射、蝕刻製程、電子束寫入、油墨印刷、晶粒衝壓或將預製識別標誌黏著於紙質或塑膠標籤上以及其他來形成。基底識別碼1304可由十二個文數字元構成，所述十二個文數字元中之每一者由九個點高及五個點寬的點位置陣列構成。在一些實施例中，基底識別碼1304可含有與二維矩陣碼符號1302相同的訊息，其中所述基底識別碼1304呈自字體格式且二維矩陣碼符號1302呈2D矩陣碼格式。基底識別碼1304可藉由雷射、蝕刻製程、電子束寫入、油墨印刷、晶粒衝壓或將預製識別標誌黏著於紙質或塑膠標籤上以及其他形成；並可藉由與二維矩陣碼符號1302相同或不同的技術形成。
在圖14A至圖14C中，元件特徵及BEOL金屬化結構166形成於晶圓之前側上方，其中二維矩陣碼符號1302及基底識別碼1304在晶圓之背側上仍是可視的。由於形成每一層以建立元件特徵及BEOL金屬化結構166，故藉由處理工具自晶圓之背側讀取基底識別碼1304。
在圖15A至圖15C中，鈍化層168形成於晶圓上方，而二維矩陣碼符號1302及基底識別碼1304在晶圓之背側上仍是可視的。自晶圓之前側可視之補充識別標誌122形成於鈍化層168之上表面中。補充識別標誌122可包含一連串文數字元，例如，如先前在圖4至圖5中所說明，且補充識別標誌122之文數字元之值通常不同於基底識別碼1304之文數字元。然而，補充識別標誌122通常與製造商保持之電腦資料庫中之基底識別碼1304有關，因此此等識別符彼此相關。
在圖16A至圖16C中，將晶圓送出至用於另一用於外包裝配及測試（OSAT）的設施。在OSAT中，對晶圓之背側執行研磨以減小晶圓之厚度且移除二維矩陣碼符號1302及基底識別碼1304。補充識別標誌122持續生效以用於OSAT。OSAT設施使用從鈍化層可視之補充識別標誌122以執行晶粒之測試及/或封裝。
圖17繪示與圖13A至圖13B至圖16A至圖16B中所說明之製造流程之一些實施例一致的流程圖。
在步驟1702處，接收其上將形成N個層之半導體晶圓。晶圓具有2D矩陣碼符號及在晶圓背側上之單獨背側識別標誌。在圖17之流程圖中，下標變量(i)初始化為一（i=1）且將在製造流程期間更新以在各層形成時對各層進行追蹤。圖13A至圖13D繪示可實施步驟1702之一些方式的實例。
在步驟1704處，將半導體、導電材料（例如金屬或摻雜多晶矽）及/或介電質之連續層形成於半導體晶圓上方以使用半導體晶圓上之元件。圖14A至圖14C繪示可實施步驟1704之一些方式的實例。對於每一層，所述製程形成第i層（步驟1706），評估是否已形成所有層（步驟1708），且移動至藉由遞增i形成另一層（步驟1710），或在所有層已經處理時，在結構上方形成鈍化層（步驟1712）。圖15A至圖15C繪示可實施步驟1712之一些方式的實例。
在已形成鈍化層後，方法繼續進行至步驟1714，其中補充識別標誌形成於在晶圓之前側上方之鈍化層之上表面中。圖15A至圖15C繪示可實施步驟1714之一些方式的實例。
在步驟1716處，可送出經處理晶圓以用於外包裝配及測試（OSAT），其中補充識別標誌將用於追蹤測試期間的晶圓。在OSAT期間，對晶圓之背側執行研磨操作以薄化晶圓，從而移除2D矩陣碼符號及背側識別標誌。圖16A至圖16C繪示可實施步驟1712之一些方式的實例。
在步驟1718處，進行測試。在測試後，將晶圓單體化為經封裝及出售之晶粒。
儘管所揭露之方法可在本文中經描述及/或說明為一系列動作或事件，但應瞭解，不應以限制性意義來解譯此類動作或事件的所說明的排序。舉例而言，除本文中所說明及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序發生及/或同時發生。另外，可能需要並非所有的所說明動作實施本文中的描述的一或多個態樣或實施例。另外，本文中所描繪的動作中的一或多者可以一或多個單獨動作及/或階段進行。另外，儘管結合圖8至圖11及圖13至圖16描述方法，但應瞭解，方法不限於此類結構，而是替代地可單獨作為獨立於所述結構的方法。
因此，一些實施例是關於一種半導體晶圓。晶圓包含具有第一中心的第一面及具有第二中心的第二面。第一中心及第二中心各自佈置於半導體晶圓之穿過第一面及第二面之中心軸上。所述第一面及所述第二面在圓周邊緣處彼此鄰接。自圓周邊緣向內延伸達對準凹口徑向距離的對準凹口設置於沿圓周邊緣之位置處。所述對準凹口徑向距離小於如自第一中心至圓周邊緣量測之晶圓半徑。包含按列及行佈置在第一面上之晶粒陣列的晶粒區域在圓周上由不含晶粒之無晶粒區域定界。包含一串字元之第一識別標誌完全設置於無晶粒區域中，朝向所述對準凹口之第一側。
一些其他實施例是關於具有圓周邊緣之半導體晶圓。晶圓包含按列及行佈置之晶粒陣列並在圓周上由不含晶粒之無晶粒區域定界的晶粒區域。實質上圓形的晶粒區域邊緣將晶粒區域與不含晶粒區域分隔。對準凹口設置於沿著半導體晶圓之圓周邊緣的位置處。對準凹口自圓周邊緣向內延伸達對準凹口徑向距離。第一識別標誌完全設置於無晶粒區域中，朝向對準凹口之第一側。第二識別標誌完全設置於無晶粒區域中，朝向對準凹口之第二側。
其他實施例是關於半導體晶圓，其包含具有第一中心的第一面及具有第二中心的第二面。第一中心及第二中心各自佈置於半導體晶圓之穿過第一面及第二面之中心軸上。第一面及第二面在圓周邊緣處彼此鄰接。對準凹口設置於沿著圓周邊緣之位置處。對準凹口自圓周邊緣向內延伸達對準凹口徑向距離。所述對準凹口徑向距離小於如自第一中心至圓周邊緣量測之晶圓半徑。晶粒區域包含按列及行佈置在第一面上之晶粒陣列且在圓周上由不含晶粒之無晶粒區域定界。主要識別標誌設置於完全在無晶粒區域中之第一面正上方，朝向對準凹口之第一側。補充識別標誌設置於第一面上方的一層中。補充識別標誌具有與主要識別標誌相同的值，但設置於第一面上方一高度處，所述高度高於主要識別標誌之高度。
一些其他實施例是關於接收半導體晶圓之方法。第一識別標誌形成於晶圓前側上或晶圓前側上方的一層上。至少一個介電層及至少一個導電層形成於半導體晶圓上方及第一識別標誌上方。在已形成至少一個介電層及至少一個導電層後，所述方法判定第一識別標誌是否是可讀的。基於第一識別標誌是否是可讀的，第二識別標誌選擇性地形成於至少一個介電層及至少一個導電層中或上方。
其他實施例是關於接收其上將形成N個層之半導體晶圓之方法。晶圓具有在晶圓之背側上之二維矩陣碼符號及在晶圓之背側上之與矩陣碼符號間隔開的識別標誌。至少一個介電層及至少一個導電層形成於半導體晶圓上方以在半導體晶圓之前側上方建立半導體元件。鈍化層形成於至少一個介電層及至少一個導電層上方。在已形成鈍化層後，補充識別標誌形成於晶圓之前側上方，在鈍化層之上表面中。
又其他實施例是關於一種方法。在此方法中，接收包含具有第一中心的前側面及具有第二中心的背側面的半導體晶圓。前側面包含晶粒區域，所述晶粒區域包括按列及行佈置之晶粒陣列且在圓周上由不含晶粒之無晶粒區域定界。第一中心及第二中心各自佈置於半導體晶圓之穿過前側面及背側面之中心軸上。前側面及背側面在圓周邊緣處彼此鄰接。背側面不含半導體元件，但包含背側識別標誌。對準凹口設置於沿著圓周邊緣之位置處。對準凹口自圓周邊緣向內延伸達對準凹口徑向距離。第一前側識別標誌形成於半導體晶圓之前側面上，且一層形成於前側面上方及第一前側識別標誌上方。在層已形成後，所述方法判定第一前側識別標誌是否是可讀的。基於第一識別標誌是否是可讀的，第二前側識別標誌選擇性地形成於層中或上方。
在一些實施例中，所述第一識別標誌由外部周邊定界，所述外部周邊在所述第一面之平面中的寬度在3毫米（mm）與5毫米之間的範圍內且其在所述第一面之所述平面中的高度在0.25毫米與0.75毫米之間的範圍內。
在一些實施例中，所述第一識別標誌是其字元識別在積體電路製造設施內之晶圓之文數字串，其中所述字元具有落在所述第一矩形周邊之所述第一組邊緣及所述第二組邊緣上之外邊緣。
在一些實施例中，所述第一距離小於所述第一識別標誌之在所述第二組邊緣之間量測的最小長度。
在一些實施例中，所述半導體晶圓更包括：第二識別標誌，其完全設置於所述無晶粒區域中，朝向所述對準凹口之第二側；以及其中所述第二識別標誌具有第二矩形周邊，所述第二矩形周邊具有平行於所述第一軸延行之第三組邊緣及平行於所述第二軸延行之第四組邊緣。
在一些實施例中，所述第三組邊緣中之第一邊緣與所述第二軸間隔所述第一距離，以使得所述第一矩形周邊及所述第二矩形周邊對稱於所述第二軸。
在一些實施例中，一列晶粒具有與所述第一邊緣平行佈置的底部邊緣。
在一些實施例中，所述半導體晶圓展現出在所述對準凹口之最內端與沿所述第二軸之所述列晶粒之所述底部邊緣之間不存在識別標誌。
在一些實施例中，所述半導體晶圓更包括：在所述半導體晶圓之所述背側上之背側識別標誌。
在一些實施例中，所述半導體晶圓更包括：在所述半導體晶圓之背側上之二維矩陣碼符號，其中所述二維矩陣碼符號與所述半導體晶圓之所述背側上之所述背側識別標誌間隔開。
在一些實施例中，所述第一識別標誌及所述第二識別標誌各自展現彼此相同的文數字元字串，且所述背側識別標誌具有與所述第一識別標誌及所述第二識別標誌不同的字元。
前文概述若干實施例的特徵，使得所屬領域中具通常知識者可更好地理解本發明的態樣。所屬領域中具通常知識者應理解，其可易於使用本發明作為設計或修改用於實現本文中所引入之實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本發明的精神以及範疇，且其可在不脫離本發明的精神以及範疇的情況下在本文中進行各種改變、替代以及更改。
100:晶圓 102:第一面 102c:第一中心 104:第二面 105:中心軸 106:圓周邊緣 108:凹口 110:晶粒區域 112:無晶粒區域 114:晶粒區域邊緣 116:晶粒 116'、116''、704a、704b、706a、706b、710a、710b、712a、712b:邊緣 118:切割道 120、122、120a、122a、720、722:識別標誌 124:滾降區域 126:晶圓邊緣暴露區域 132:雜湊區域 134:y軸 136:x軸 150、158:外部周邊 152、156、160、164:文數字元 154、162:短劃線 166:後段製程金屬化結構 168:鈍化層 602、702:第一矩形周邊 610、708:第二矩形周邊 604、604a、612、612a:徑向軸線 606、614、728:線 608、616、724:切線片段 726:虛擬延伸 1002:閘極 1004:源極/汲極區 1202、1204、1206:步驟 1302:二維矩陣碼符號 1304:基底識別碼 A:區域 w1、w2:寬度 h1、h2:高度 θ1、θ2、θ1a、θ2a:角 1202、1204、1206、1208、1210、1212、1214、1216、1218、1220、1702、1704、1706、1708、1710、1712、1714、1716、1718:步驟
當結合附圖閱讀時，自以下詳細描述最佳地理解本發明的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意增大或減小各種特徵之尺寸。 圖1說明根據一些實施例之包含識別標誌的半導體晶圓的透視圖。 圖2說明根據一些實施例之包含識別標誌的半導體晶圓的頂視圖。 圖3說明根據一些實施例之包含識別標誌之半導體晶圓的橫截面視圖。 圖4說明根據一些實施例之主要識別標誌之頂視圖。 圖5說明根據一些實施例之補充識別標誌之頂視圖。 圖6A說明根據一些實施例之包含識別標誌的半導體晶圓的頂視圖。 圖6B說明根據其他實施例之包含識別標誌的半導體晶圓的頂視圖。 圖6C說明圖6B之半導體晶圓之一部分的放大頂視圖。 圖7說明根據一些實施例之包含識別標誌的半導體晶圓的頂視圖。 圖8A至圖8B至圖11A至圖11B繪示樣本製造流程，諸如200毫米晶圓製造流程，其中一或多個識別標誌單獨形成於晶圓之前側上。 圖12以流程圖格式繪示製造流程之一些實施例，其與圖8A至圖8B至圖11A至圖11B之一些實施例一致。 圖13A至圖13D至圖16A至圖16C繪示樣本製造流程，諸如300毫米晶圓製造流程，其中主要識別標誌單獨形成於晶圓之背側上，且在已形成元件特徵後，補充識別標誌形成於鈍化層之前側上。 圖17以流程圖格式繪示製造流程之一些實施例，其與圖13A至圖13D至圖16A至圖16C之一些實施例一致。
100:晶圓
102:第一面
102c:第一中心
104:第二面
105:中心軸
106:圓周邊緣
108:凹口
110:晶粒區域
112:無晶粒區域
114:晶粒區域邊緣
120、122:識別標誌
134:y軸
136:x軸

Claims (8)

  1. 一種識別標誌的形成方法，包括：接收半導體晶圓；在所述半導體晶圓之前側上或在所述半導體晶圓之所述前側上方之一層上形成第一識別標誌，其中形成所述第一識別標誌包括：形成多個第一離散凹坑，其中所述多個第一離散凹坑共同地建立對應於所述第一識別標誌之第一系列文數字元；將至少一個介電層及至少一個導電層形成於所述半導體晶圓上方及所述第一識別標誌上方；在已形成所述至少一個介電層及所述至少一個導電層後，判定所述第一識別標誌是否是可讀的；以及基於所述第一識別標誌是否是可讀的，選擇性地在所述至少一個介電層及所述至少一個導電層中或上方形成第二識別標誌，其中形成所述第二識別標誌包括：形成多個第二離散凹坑，其中所述多個第二離散凹坑共同地建立對應於所述第二識別標誌之第二系列文數字元。
  2. 如申請專利範圍第1項所述的識別標誌的形成方法，更包括：若未形成所述第二識別標誌，則在所述至少一個介電層及所述至少一個導電層的頂上形成鈍化層而不形成所述第二識別標誌；以及若形成所述第二識別標誌，則在所述第二識別標誌的頂上形成鈍化層。
  3. 如申請專利範圍第2項所述的識別標誌的形成方法： 其中藉由脈衝發送雷射以形成所述多個第一離散凹坑；以及其中藉由脈衝發送所述雷射以形成所述多個第二離散凹坑。
  4. 如申請專利範圍第1項所述的識別標誌的形成方法，其中第一系列文數字元與所述第二系列文數字元相同。
  5. 一種識別標誌的形成方法，包括：接收其上將形成N個層之半導體晶圓，其中所述晶圓具有在所述晶圓之背側上之二維矩陣碼符號及在所述晶圓之所述背側上之與所述二維矩陣碼符號間隔開的識別標誌；於所述半導體晶圓上形成至少一個介電層及至少一個導電層，以在所述半導體晶圓之前側上方建立半導體元件；於所述至少一個介電層及所述至少一個導電層上方形成鈍化層；在已形成所述鈍化層後，於所述晶圓之所述前側上方在所述鈍化層之上表面中形成補充識別標誌；以及對所述晶圓之所述背側執行研磨以減小所述晶圓之厚度，藉此移除所述二維矩陣碼符號及所述識別標誌。
  6. 如申請專利範圍第5項所述的識別標誌的形成方法，更包括：在已對所述晶圓之所述背側執行研磨以移除所述二維矩陣碼符號之後，將所述晶圓送出以進行外包裝配及測試(OSAT)，其中所述補充識別標誌在測試期間用於追蹤所述晶圓。
  7. 一種識別標誌的形成方法，包括：接收半導體晶圓，所述半導體晶圓包括：具有第一中心的前側面，所述前側面包含實質上圓形的 晶粒區域，所述晶粒區域包括按列及行佈置之晶粒陣列且在圓周上由不含晶粒之無晶粒區域定界；具有第二中心的背側面，所述第一中心及所述第二中心各自佈置於所述半導體晶圓之穿過所述前側面及所述背側面之中心軸上，所述前側面及所述背側面在圓周邊緣處彼此鄰接，其中所述背側面不含半導體元件，但包含第一背側識別標誌；對準凹口，設置於沿著所述圓周邊緣之位置處，所述對準凹口自所述圓周邊緣向內延伸達對準凹口徑向距離；於所述半導體晶圓之所述前側面上形成第一前側識別標誌；於所述前側面上方及所述第一前側識別標誌上方形成一層；在已形成所述層後，判定所述第一前側識別標誌是否是可讀的；以及基於所述第一識別標誌是否是可讀的，選擇性地於所述層中或上方形成第二前側識別標誌，其中所述第一前側識別標誌及所述第二前側識別標誌包括相同的文數字元字串，且其中所述第一背側識別標誌與所述第一前側識別標誌及所述第二前側識別標誌不同。
  8. 如申請專利範圍第7項所述的識別標誌的形成方法，其中所述第一前側識別標誌由第一外部周邊定界，所述第一外部周邊具有在3毫米與5毫米之間的範圍內的寬度且具有在025毫米與0.75毫米之間的範圍內的高度。
TW108147193A 2017-07-14 2018-06-21 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法 TWI703701B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762532531P 2017-07-14 2017-07-14
US62/532,531 2017-07-14
US15/904,657 US10643951B2 (en) 2017-07-14 2018-02-26 Mini identification mark in die-less region of semiconductor wafer
US15/904,657 2018-02-26

Publications (2)

Publication Number Publication Date
TW202015212A TW202015212A (zh) 2020-04-16
TWI703701B true TWI703701B (zh) 2020-09-01

Family

ID=64999183

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107121372A TWI679745B (zh) 2017-07-14 2018-06-21 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法
TW108147193A TWI703701B (zh) 2017-07-14 2018-06-21 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107121372A TWI679745B (zh) 2017-07-14 2018-06-21 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法

Country Status (3)

Country Link
US (2) US10643951B2 (zh)
CN (1) CN109256376B (zh)
TW (2) TWI679745B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524836B (zh) * 2019-02-13 2021-08-27 长江存储科技有限责任公司 用于在半导体制造中定位图案的标记
JP7222811B2 (ja) * 2019-06-04 2023-02-15 キオクシア株式会社 インプリント装置、インプリント方法、及び半導体装置の製造方法
TWI714419B (zh) * 2020-01-06 2020-12-21 力晶積成電子製造股份有限公司 具有隱藏的識別碼的半導體堆疊結構
US11362007B2 (en) * 2020-01-21 2022-06-14 Winbond Electronics Corp. Fin height monitoring structure and fin height monitoring method
WO2021237292A1 (en) * 2020-05-27 2021-12-02 Genetic Technologies Limited Methods of assessing risk of developing a severe response to coronavirus infection
CN112820717A (zh) * 2020-12-30 2021-05-18 南京凯鼎电子科技有限公司 一种芯片横截面识别标记及其制作方法
TWI789706B (zh) * 2021-02-19 2023-01-11 台灣積體電路製造股份有限公司 後電填充模組及用於後電填充模組的校準方法
CN113219799B (zh) * 2021-03-25 2024-03-19 北海惠科半导体科技有限公司 晶圆半导体产品、掩膜版以及光刻机
TWI835363B (zh) * 2022-10-24 2024-03-11 華邦電子股份有限公司 半導體晶圓、疊對偏移的處理裝置及其方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US20150024575A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Alignment Methods in Die Sawing Process
US20160027739A1 (en) * 2014-07-25 2016-01-28 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices using alignment marks to align layers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956596A (en) * 1995-11-06 1999-09-21 Samsung Electronics Co., Ltd. Method of forming and cleaning a laser marking region at a round zone of a semiconductor wafer
US5610104A (en) 1996-05-21 1997-03-11 Cypress Semiconductor Corporation Method of providing a mark for identification on a silicon surface
US6303899B1 (en) * 1998-12-11 2001-10-16 Lsi Logic Corporation Method and apparatus for scribing a code in an inactive outer clear out area of a semiconductor wafer
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
TW447109B (en) 2000-05-15 2001-07-21 Taiwan Semiconductor Mfg Method for protecting the wafer mark
US6666337B1 (en) 2001-02-14 2003-12-23 Advanced Micro Devices, Inc. Method and apparatus for determining wafer identity and orientation
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
TWI288428B (en) * 2004-01-21 2007-10-11 Seiko Epson Corp Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
US20090102070A1 (en) * 2007-10-22 2009-04-23 International Business Machines Corporation Alignment Marks on the Edge of Wafers and Methods for Same
JP2009277964A (ja) 2008-05-16 2009-11-26 Seiko Epson Corp 半導体装置及びその製造方法
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8987058B2 (en) * 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
JP5933289B2 (ja) * 2012-02-23 2016-06-08 三菱電機株式会社 Ｓｏｉウエハおよびその製造方法
US9640487B2 (en) * 2012-03-28 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
JP6242668B2 (ja) * 2013-11-25 2017-12-06 株式会社ディスコ ウエーハの加工方法
KR102288381B1 (ko) * 2014-08-20 2021-08-09 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US20150024575A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Alignment Methods in Die Sawing Process
US20160027739A1 (en) * 2014-07-25 2016-01-28 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices using alignment marks to align layers

Also Published As

Publication number Publication date
US11121093B2 (en) 2021-09-14
CN109256376A (zh) 2019-01-22
CN109256376B (zh) 2021-06-08
TW202015212A (zh) 2020-04-16
TW201909373A (zh) 2019-03-01
US20190019760A1 (en) 2019-01-17
US20200013726A1 (en) 2020-01-09
US10643951B2 (en) 2020-05-05
TWI679745B (zh) 2019-12-11

Similar Documents

Publication Publication Date Title
TWI703701B (zh) 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法
CN106098577B (zh) 集成电路衬底及其制造方法
TWI420584B (zh) 半導體晶圓和切割晶圓的方法
US10553489B2 (en) Partitioned wafer and semiconductor die
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
CN103383912A (zh) 多边缘的图案化
US8692393B2 (en) Alignment mark design for semiconductor device
US10705436B2 (en) Overlay mark and method of fabricating the same
CN108346581B (zh) 一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法
CN107452716B (zh) 用于形成半导体器件的方法以及半导体器件
US11222851B2 (en) Method of manufacturing semiconductor device
JP2000323576A (ja) 半導体装置の製造方法
US7723826B2 (en) Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer
JP2013229440A (ja) 半導体装置およびその製造に用いられる半導体ウェハ
US9659876B1 (en) Wafer-scale marking systems and related methods
US11450616B2 (en) Using a backside mask layer for forming a unique die mark identifier pattern
US9978625B2 (en) Semiconductor method and associated apparatus
US20240063059A1 (en) Method of manufacturing semiconductor device
TW202027189A (zh) 晶粒的標記方法、晶圓及晶粒
CN112201579A (zh) 一种半导体芯片对准标记的制作方法及半导体芯片
JPS5850729A (ja) 半導体装置の製造方法
JPS60196953A (ja) 半導体装置
KR20090081248A (ko) 반도체 소자의 제조 방법
KR20060061010A (ko) 웨이퍼 라벨링 방법
JP2005268795A (ja) ダブルゲートｓｏｉ処理のためのマーカーの作成方法および半導体デバイス