KR20060061010A - 웨이퍼 라벨링 방법 - Google Patents

Abstract

본 발명은 생산 수율을 증대 또는 극대화할 수 있는 웨이퍼 라벨링 방법 대하여 개시한다. 그의 방법은, 포토 공정에서 웨이퍼의 외주면을 따라 감광막이 제거되는 사이드 린스영역에 웨이퍼 식별 부호를 형성함으로서 다수의 반도체 제조 공정으로 인한 상기 웨이퍼 식별 부호가 손상되지 않도록 할 수 있기 때문에 생산 수율을 향상시킬 수 있다.

웨이퍼(wafer), 라벨(label), 식별 부호(identification), 감광막, 사이드 린스영역(side rinse region)

Description

웨이퍼 라벨링 방법{Method for wafer labelling}

도 1은 본 발명의 실시예에 따른 웨이퍼 라벨링 방법을 설명하기 위해 나타낸 평면도

도 2는 도 1의 웨이퍼 식별 부호를 확대하여 나타낸 확대 평면도.

*도면의 주요부분에 대한 부호의 설명*

100 : 웨이퍼 110 : 웨이퍼 식별 부호

112 : 문자 114 : 바코드

120 : 사이드 린스영역 130 : 패턴 영역

132 : 칩 영역

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히, 웨이퍼의 사이드 린스 영역에 식별 부호를 라벨링하는 웨이퍼 라벨링 방법에 관한 것이다.

일반적으로 실리콘 웨이퍼는 규소(Si)를 고순도로 정제하여 결정화시킨 후 얇게 잘라낸 것으로 반도체 소자를 만드는데 사용된다. 소자를 만들기 위해 수많은 웨이퍼를 생산하기 때문에 각각의 웨이퍼에 고유 라벨을 만들어서 이를 구분하지 않으면 안된다.

따라서, 각각의 웨이퍼를 구분하기 위해 웨이퍼의 플랫존(flat zone) 또는 상기 플랫존이 형성되지 않은 웨이퍼의 외곽에 레이저(laser)를 이용하여 구멍(hole)을 뚫어 일렬로된 문자나 숫자를 마킹하여 해당 웨이퍼의 식별 부호(identification:ID)로 사용하고 있다. 이때, 상기 식별 부호는 웨이퍼 가장자리에서 소정의 패턴이 형성되는 패턴 영역에서 칩 영역과 칩 영역 사이에 형성된다.

한편, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다.

이러한 요구에 부응하여, 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 이에 따라, 반도체 산업에서 경쟁력 강화를 위한 일환으로 높은 생산 수율을 보장할 수 있는 다수의 단위 공정이 개발되고 있다. 예컨대, 상기 웨이퍼는 포토 공정, 이온 주입공정, 식각 공정, 증착 공정, 연마 공정 및 열처리 공정 등의 다수의 공정을 수십 차례이상 반복된 후 반도체 장치인 칩으로 제작된다.

상기 공정들을 거친 후, 상기 웨이퍼는 양질의 칩만 개개로 분리하기 위하여 웨이퍼 상태에서의 칩의 불량여부를 판정하는 검사공정(예를 들어, EDS 검사)을 거치고, 검사결과가 양호한 칩은 분리되어 전기적, 물리적 특성을 지닐 수 있도록 패 키지(Package)상태로 형성화하는 조립공정(Assembly Process)으로 이송된다.

그러나, 종래 기술에 따른 웨이퍼 라벨링 방법은 다음과 같은 문제점이 있었다.

종래 기술에 따른 웨이퍼 라벨링 방법은 웨이퍼의 가장자리에 형성된 칩영역들 사이의 패턴 영역에 웨이퍼의 식별 부호가 형성되어 연마 공정, 식각 공정 또는 증착 공정과 같은 다수의 반도체 제조공정이 수행되는 과정에서 상기 웨이퍼의 식별 부호가 인식될 수 없을 정도로 손상되어 상기 검사 공정에서 상기 식별 부호가 인식되지 않을 수 있기 때문에 생산 수율이 떨어지는 단점이 있었다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 다수의 반도체 제조공정이 수행되는 과정에서 웨이퍼의 식별 부호가 손상되지 않도록 하여 생산성을 증대 또는 극대화할 수 있는 오버레이 계측설비를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 양태(aspect)에 따라, 웨이퍼 라벨링 방법은, 포토 공정에서 웨이퍼의 외주면을 따라 감광막이 제거되는 사이드 린스영역에 웨이퍼 식별부호를 형성함을 특징으로 한다.

이하, 도면을 참조하여 본 발명의 실시예에 따른 웨이퍼 라벨링 방법을 설명하면 다음과 같다. 본 발명의 실시예는 여러가지 형태로 변형될 수 있으며, 본 발 명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.

도 1은 본 발명의 실시예에 따른 웨이퍼 라벨링 방법을 설명하기 위해 나타낸 평면도이고, 도 2는 도 1의 웨이퍼 식별 부호(110)를 확대하여 나타낸 확대 평면도이다.

도 1에 도시된 바와 같이, 본 발명의 웨이퍼 라벨링 방법은 포토 공정(Photo-lithographic Process)에서 웨이퍼(100)의 외주면을 따라 감광막이 제거되는 사이드 린스영역(120)에 웨이퍼 식별 부호(110)를 형성하는 것을 포함하여 이루어진다.

여기서, 상기 웨이퍼 식별 부호(110)는 복수개의 문자(112) 또는 바코드(bar-code, 114)를 포함하여 상기 웨이퍼(100)의 외주면이 소정의 곡률을 갖도록 형성되어 있기 때문에 상기 웨이퍼(100)의 외주면 곡률을 따라 라운딩되도록 형성될 수 있다. 따라서, 상기 웨이퍼(100)의 플랫존에는 상기 식별 부호가 형성될 수 없고, 상기 플랫존이 형성되지 않은 상기 사이드 린스영역(120)에 형성 평행한 복수개의 문자(112) 또는 바코드(114)로 이루어진 식별 부호가 평행하게 형성되거나 라운딩되어 형성될 수 있다. 이때, 상기 웨이퍼 식별 부호(110)는 로트(lot)나 웨이퍼(100) 번호를 구분하기 위해 레이저를 이용하여 형성된다. 또한, 상기 웨이퍼 식별 부호(110)는 어떠한 패턴도 형성되지 않은 맨(bare) 웨이퍼(100)의 사이드 린 스영역(120)에서 다수개의 홀이 합쳐져 하나의 문자(112) 또는 바코드(114)로 도 2에서와 같이 나타내어진다. 상기 홀은 후속의 반도체 제조 공정을 통해 매립 또는 손상되지 않을 정도의 깊이를 갖도록 형성되어진다.

또한, 포토 공정은 상기 웨이퍼(100) 또는 상기 웨이퍼(100) 상에 형성된 박막을 패터닝하기 위한 식각 마스크를 형성하는 공정으로, 주로 스피너 설비와, 스텝퍼 또는 스케너와 같은 노광 설비에서 수행된다.

상기 포토 공정은 상기 감광막의 도포(coating)공정, 소프트 베이크 공정, 웨이퍼 에지노광, 사이드 린스 공정, 하드 베이크 공정, 노광 공정 및 현상 공정을 포함하여 이루어진다. 이때, 상기 웨이퍼(100)의 외주면에 상기 감광막이 형성되어 있을 경우, 상기 웨이퍼(100)가 이송 또는 베이킹되는 과정에서 상기 웨이퍼(100)의 외주면에 형성된 상기 감광막이 상기 스피너 설비를 오염시킬 수 있으며, 상기 스피너 설비에 인접하는 노광 설비에서 상기 웨이퍼(100)의 외주면에 형성된 감광막이 상기 웨이퍼(100)를 기울어지게 만들어 노광 공정에서의 불량을 발생될 수 있다.

따라서, 상기 사이드 린스영역(120)은 상기 웨이퍼(100)의 외주면에 형성된 상기 감광막이 제거되는 영역으로, 상기 웨이퍼(100) 이송, 베이킹 또는 노광 공정에서의 불량을 방지하기 위해 상기 포토 공정에서 상기 웨이퍼(100)의 전면에 도포되는 감광막이 상기 웨이퍼(100)의 최외곽 가장자리에서 제거되는 영역이다. 이때, 상기 사이드 린스영역(120)은 상기 웨이퍼(100)의 한쪽면의 중심을 기준으로 일정한 반경 내에서 포토레지스트가 도포된 패턴 영역(130)을 제외한 영역을 의미 할 수도 있다. 이때, 상기 패턴 영역(130)은 상기 포토 공정 및 노광 공정에 의해 상기 포토레지스트가 패터닝되고, 패터닝된 상기 포토레지스트를 마스크로 사용하여 이온주입공정 또는 식각공정이 수행되어 소정의 패턴이 형성될 수 있는 영역으로, 다수개의 칩 영역(132)을 포함하여 이루어진다.

한편, 웨이퍼(100) 상에 소정의 박막을 증착하기 위한 증착 공정은 진공 증착방법, 화학기상증착방법, 플라즈마 화학기상증착방법 또는 MBE방법 등과 같은 다양한 방법으로 이루어진다. 이때, 이와 같은 증착 공정은 주로 상기 패턴 영역(130)에 일정한 두께를 갖는 박막을 형성하고자 하는 것으로, 상기 웨이퍼(100)의 가장자리를 커버링하는 에지링과 같은 각종 웨이퍼(100) 가장자리 보호 링에 의해 보호되어 상기 사이드 린스를 포함하는 상기 웨이퍼(100)의 가장자리에 상기 박막이 증착되는 것이 방지된다.

또한, 상기 증착 공정을 통해 웨이퍼(100) 상에 형성된 박막을 제거하여 상기 웨이퍼(100)를 평탄화하는 연마 공정은 주로 화학적 기계적 연마방법이 사용된다. 이때, 상기 연마 공정이 수행될 웨이퍼(100)의 사이드 린스영역(120)에는 증착된 박막이 없는 반면, 상기 사이드 린스영역(120)을 제외한 패턴 영역(130)에는 상기 사이드 린스영역(120)에 비해 소정의 단차를 갖는 박막이 형성되어 있기 때문에 상기 패턴 영역(130)에 형성된 박막이 연마되는 과정에서 상기 사이드 린스영역(120)은 연마되지 않고, 상기 연마 공정에 의해 손상될 가능성이 적다.

상술한 바와 같이, 상기 증착 공정으로 형성된 박막을 패터닝 하기 위한 포토 공정을 수행하는 과정에서 상기 사이드 린스영역(120)은 감광막이 형성되지 않 는다.

그리고, 상기 포토 공정으로 형성된 감광막을 식각 마스크로 사용하는 식각 공정 또한 건식 식각 방법이 주로 사용되는 데, 건식 식각 방법으로 웨이퍼(100)에 형성된 박막을 제거하는 과정에서 상기 사이드 린스영역(120)은 웨이퍼(100)의 가장자리(edge)에서의 식각을 방지하기 위한 식각 설비의 에지링에 의해 보호되어 식각되지 않고 보호될 수 있다.

따라서, 본 발명에 따른 웨이퍼 라벨링 방법은 사이드 린스영역(120)에 웨이퍼 식별 부호(110)를 형성하여 증착 공정, 연마 공정, 포토 공정 및 식각 공정과 같은 다수의 반도체 제조공정이 수행되는 과정에서 웨이퍼 식별 부호(110)가 손상되지 않도록 할 수 있기 때문에 생산 수율을 증대 또는 극대화 할 수 있다.

또한, 최근 반도체 장치가 고집적화됨에 따라 칩의 사이즈 또한 점차 감소되고 있다. 이처럼 칩의 사이즈가 감소됨에 따라 상기 패턴 영역(130)의 활용적인 측면에서 하나의 웨이퍼(100)를 사용하여 최대 개수의 칩을 얻고자 하는 연구 개발이 계속적으로 이루어지고 있다.

따라서, 본 발명의 웨이퍼 라벨링 방법은 상기 칩이 설계되지 않는 사이드 린스영역(120)에 웨이퍼 식별 부호(110)를 형성하여 종래의 패턴 영역(130)에 상기 웨이퍼 식별 부호(110)를 형성하는 것에 비해 생산 수율을 향상시킬 수 있다.

또한, 상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 그리고, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있 어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다.

이상 상술한 바와 같이, 본 발명에 의하면, 사이드 린스 영역에 웨이퍼 식별 부호를 형성하여 증착 공정, 연마 공정, 포토 공정 및 식각 공정과 같은 다수의 반도체 제조공정이 수행되는 과정에서 웨이퍼의 식별부호가 손상되지 않도록 할 수 있기 때문에 생산 수율을 증대 또는 극대화 할 수 있는 효과가 있다.

Claims (3)

1. 웨이퍼 라벨링 방법에 있어서;

   포토 공정에서 웨이퍼의 외주면을 따라 감광막이 제거되는 사이드 린스영역에 웨이퍼 식별부호를 형성함을 특징으로 하는 웨이퍼 라벨링 방법.
2. 제 1 항에 있어서,

   상기 웨이퍼 식별 부호는 상기 웨이퍼의 외주면 곡률을 따라 라운딩되도록 형성함을 특징으로 하는 웨이퍼 라벨링 방법.
3. 제 1 항에 있어서,

   상기 웨이퍼 식별 부호는 복수개의 문자 또는 바코드를 포함함을 특징으로 하는 웨이퍼 라벨링 방법.

Images