JPS5850729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5850729A JPS5850729A JP15025881A JP15025881A JPS5850729A JP S5850729 A JPS5850729 A JP S5850729A JP 15025881 A JP15025881 A JP 15025881A JP 15025881 A JP15025881 A JP 15025881A JP S5850729 A JPS5850729 A JP S5850729A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- mask
- discrimination
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、素子特性や性能のウェハ内での不均一性の
解析を容易ならしめるような半導体装置の製造方法に関
するものである。
解析を容易ならしめるような半導体装置の製造方法に関
するものである。
ウェハの大口径化と作製する半導体装置の高集積化に伴
なって、ウェハ内での微細加工のわずかな不均一性が、
作製された半導体装置の特性や性能に大きな影蕾を及ぼ
すようになってきた。そのため、各半導体装置のチップ
のウェハ内での位置と半導体装置の特性や性能との対応
関係を知ることが必要である。この目的を達成するため
、従来はウェハ内のチップ位置と１対１に対応づけなが
らパッケージにチップのアセンブリを行ない、そのパッ
ケージにウェハ内での位置関係を識別するための記号を
つけていた。 、従来のウェハ内チ
ップ位置識４＋＋、法は以上のようにアセンブリ時の一
対一の対応づけに依存した方法であったため、著しく作
業能率が低く、大量のウェハについて識別を行なう仁と
は列置不可能なうえに、パッケージに識別記号を入れる
ため出荷を予定する半導体装置には適用できないという
難点があった。
なって、ウェハ内での微細加工のわずかな不均一性が、
作製された半導体装置の特性や性能に大きな影蕾を及ぼ
すようになってきた。そのため、各半導体装置のチップ
のウェハ内での位置と半導体装置の特性や性能との対応
関係を知ることが必要である。この目的を達成するため
、従来はウェハ内のチップ位置と１対１に対応づけなが
らパッケージにチップのアセンブリを行ない、そのパッ
ケージにウェハ内での位置関係を識別するための記号を
つけていた。 、従来のウェハ内チ
ップ位置識４＋＋、法は以上のようにアセンブリ時の一
対一の対応づけに依存した方法であったため、著しく作
業能率が低く、大量のウェハについて識別を行なう仁と
は列置不可能なうえに、パッケージに識別記号を入れる
ため出荷を予定する半導体装置には適用できないという
難点があった。
この発明は上記のような従来方法の欠点を除去するため
になされたもので、チップアセンブリの前に、ウェハ内
の個々のチップにそれぞれのウェハ内での位置関係を識
別するための記号をつけるようにした半導体装置の製造
方法を提供することを目的としている。
になされたもので、チップアセンブリの前に、ウェハ内
の個々のチップにそれぞれのウェハ内での位置関係を識
別するための記号をつけるようにした半導体装置の製造
方法を提供することを目的としている。
以下この発明の一実施例を図について説明する。
図において、（１）は半導体ウェハ、（２）はこの半導
体ウェハ（１）の表面に複数作製され各々同一機能を有
する半導体装置のチップ、（３）はこのチップ（２）の
一部領域に写真蝕刻法で形成された位置識別記号を模式
図的に示したものである。
体ウェハ（１）の表面に複数作製され各々同一機能を有
する半導体装置のチップ、（３）はこのチップ（２）の
一部領域に写真蝕刻法で形成された位置識別記号を模式
図的に示したものである。
図のように、ウェハ（１）内の全チップ（２）に、ウェ
ハ（１）内における位置を識別するための識別記号（３
）を形成してお（ことによって、以後のアセンブリ工程
において何ら特別の配慮を加える仁となく全てのチップ
（２）をバラバラに切断してしまってランダムにアセン
ブリを行なりでも、完了後の個々の半導体装置がウェハ
（１）内のどの位置から切り出されたチップ（２）に由
来しているかは容易に識別できる。
ハ（１）内における位置を識別するための識別記号（３
）を形成してお（ことによって、以後のアセンブリ工程
において何ら特別の配慮を加える仁となく全てのチップ
（２）をバラバラに切断してしまってランダムにアセン
ブリを行なりでも、完了後の個々の半導体装置がウェハ
（１）内のどの位置から切り出されたチップ（２）に由
来しているかは容易に識別できる。
図のように、ウェハ（１）内の個々のチップ（２）に別
々の識別記号をつけるための具体的方法の一実施例とし
ては、半導体装置の製造に用いる写真製版用マスクのう
ち、少なくとも：□１枚のマスクに対して予めチップ毎
に別々に所定の識別記号を入れておく方法がある。適用
するマスクとしては種々考７えられるが、後の識別の容
易さの点からはアルミ配線やゲートポリシリコン用のマ
スクが有利である。個々のチップ毎に異った識別記号を
入れたマスクを作製することは、電子線露光法によるマ
ス ゛り作製時の、露光装置駆動用ソフトウェアに
若干の変更を加えることによって比較的容易に実現でき
る。
々の識別記号をつけるための具体的方法の一実施例とし
ては、半導体装置の製造に用いる写真製版用マスクのう
ち、少なくとも：□１枚のマスクに対して予めチップ毎
に別々に所定の識別記号を入れておく方法がある。適用
するマスクとしては種々考７えられるが、後の識別の容
易さの点からはアルミ配線やゲートポリシリコン用のマ
スクが有利である。個々のチップ毎に異った識別記号を
入れたマスクを作製することは、電子線露光法によるマ
ス ゛り作製時の、露光装置駆動用ソフトウェアに
若干の変更を加えることによって比較的容易に実現でき
る。
なお、上記実施例では識別記号（３）として一連の数字
を用いた例について説明したが、識別記号としては数字
の他にアルファベットその他の記号を用いてもよいこと
は言うまでもない。また、上記実施例ではウェハ（１）
内の全てのチップ（２）に別々の異なる記号をつけた場
合について示したが、ウェハ（１）内のチップ（２）を
いくつかのグループに分類して記号づけをしてもよい。
を用いた例について説明したが、識別記号としては数字
の他にアルファベットその他の記号を用いてもよいこと
は言うまでもない。また、上記実施例ではウェハ（１）
内の全てのチップ（２）に別々の異なる記号をつけた場
合について示したが、ウェハ（１）内のチップ（２）を
いくつかのグループに分類して記号づけをしてもよい。
また、上記実施例では、写真蝕刻用マスクに記号づけす
る手段によってチップに識別記号を形成する例について
示したが、電子線による直接描画によっても適用可能な
ことは言うまでもない。
る手段によってチップに識別記号を形成する例について
示したが、電子線による直接描画によっても適用可能な
ことは言うまでもない。
以上のようにこの発明によれば、ウェハ内の各チップに
予めウェハ内での位置を識別するための記号をつけるよ
うにしたので、アセンブリ工程で何ら特別な配慮をする
ことなしに、完成した半導体装置の性能と、作製時のウ
ェハ内の位置との関係を解析することが可能になるとい
う効果がある。
予めウェハ内での位置を識別するための記号をつけるよ
うにしたので、アセンブリ工程で何ら特別な配慮をする
ことなしに、完成した半導体装置の性能と、作製時のウ
ェハ内の位置との関係を解析することが可能になるとい
う効果がある。
図はこの発明の一実施例によって作製した半導体ウェハ
を示す平面図である。 図において、（１）は半導体ウェハ、（２）は半導体装
置のチップ、（３）はチップ内に形成された識別用記号
を示す。 代理人 葛舒信−
を示す平面図である。 図において、（１）は半導体ウェハ、（２）は半導体装
置のチップ、（３）はチップ内に形成された識別用記号
を示す。 代理人 葛舒信−
Claims (1)
- １つの半導体ウェハから複数の半導体装置のチップを製
造するものにおいて、各チップのアセンブリ行程より前
に、各チップ内に、ウェハ内における夫々の位置を識別
するための記号を形成するようにしたことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15025881A JPS5850729A (ja) | 1981-09-21 | 1981-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15025881A JPS5850729A (ja) | 1981-09-21 | 1981-09-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850729A true JPS5850729A (ja) | 1983-03-25 |
Family
ID=15493003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15025881A Pending JPS5850729A (ja) | 1981-09-21 | 1981-09-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112101A (ja) * | 1991-11-12 | 1994-04-22 | Samsung Electron Co Ltd | バイナリコーディング法を利用した半導体素子の位置認識方法 |
-
1981
- 1981-09-21 JP JP15025881A patent/JPS5850729A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112101A (ja) * | 1991-11-12 | 1994-04-22 | Samsung Electron Co Ltd | バイナリコーディング法を利用した半導体素子の位置認識方法 |
| US5350715A (en) * | 1991-11-12 | 1994-09-27 | Samsung Electronics Co., Ltd. | Chip identification scheme |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI703701B (zh) | 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法 | |
| US20070082298A1 (en) | Method of manufacturing semiconductor device from semiconductor wafer | |
| JP2007081123A (ja) | 半導体装置の形成方法 | |
| JPS5850729A (ja) | 半導体装置の製造方法 | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| CN113745198B (zh) | 晶圆结构及其制作方法 | |
| US9659876B1 (en) | Wafer-scale marking systems and related methods | |
| TW202027189A (zh) | 晶粒的標記方法、晶圓及晶粒 | |
| JPS62235952A (ja) | 半導体装置用マスク | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| JP2964522B2 (ja) | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 | |
| JPS6238849B2 (ja) | ||
| JPH04239115A (ja) | 集積回路装置 | |
| JP2923655B2 (ja) | 投影露光方法 | |
| JPH0199051A (ja) | 半導体製造マスク | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| JPS6239814B2 (ja) | ||
| JPS6146027A (ja) | パタ−ン位置合わせ方法 | |
| JPS63102315A (ja) | 半導体装置の製造方法 | |
| JPH0529182A (ja) | 半導体装置 | |
| JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| JPH0817150B2 (ja) | 半導体製造装置の位置合わせ方法 | |
| JPS59161033A (ja) | フオトマスク |