JPH06112101A - バイナリコーディング法を利用した半導体素子の位置認識方法 - Google Patents

バイナリコーディング法を利用した半導体素子の位置認識方法

Info

Publication number
JPH06112101A
JPH06112101A JP4301390A JP30139092A JPH06112101A JP H06112101 A JPH06112101 A JP H06112101A JP 4301390 A JP4301390 A JP 4301390A JP 30139092 A JP30139092 A JP 30139092A JP H06112101 A JPH06112101 A JP H06112101A
Authority
JP
Japan
Prior art keywords
wafer
mask
chip
identification number
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4301390A
Other languages
English (en)
Inventor
Wui-Soo Lee
謂洙 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06112101A publication Critical patent/JPH06112101A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 ウェーハ上に特定の半導体素子を製造した後
やパッケージ工程を完了した後にウェーハ内半導体素子
の位置をバイナリコーディング法を利用して認識する方
法を提供する。 【構成】 ウェーハ内の各独立されたチップにそれぞれ
の固有認識番号を付与し、付与されたチップそれぞれの
固有認識番号に対応するパターンを有するマスクを製作
して、半導体素子の製造工程中特定位置の特定層にマス
クパターンを形成する。これを、パッケージ工程後、固
有認識番号を認識してウエーハ内半導体素子の位置を知
る。 【効果】 不良素子のウェーハ内での位置依存性を容易
に検出でき、不良原因の除去及び改善が可能になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はウェーハ内半導体素子の
位置認識方法に関し、詳しくはウェーハ上に特定の半導
体素子を製造した後や、パッケージ工程を完了した後
に、ウェーハ内半導体素子の位置をバイナリコーディン
グ（Ｂｉｎａｒｙ Ｃｏｄｉｎｇ）法を利用して認識す
る方法に関する。
【０００２】
【従来の技術】一般的に従来は半導体素子のパッケージ
工程が完了された後にウェーハ内半導体素子の位置を認
識する必要性は強く要求されなかった。また、それに対
する道具化も技術的に非常に難しくて現実化されなかっ
た。それだけではなく、従来の半導体素子は大部分ステ
ップアンドリピート（ｓｔｅｐ ａｎｄ ｒｅｐｅａ
ｔ）方式で製造されるので、パッケージ工程が完了され
た後にはウェーハ内半導体素子の位置を認識することは
ほとんど不可能であった。
【０００３】しかし、最近は半導体素子の高集積化及び
製造工程の複雑化により、工程過程で半導体素子の欠陥
分析が必修不可欠に要求されているのが現状である。特
に、半導体素子の高品質化のための信頼性評価時又は顧
客により提起されたクレーム分析時、半導体素子の不良
や不良類型に対するソース（ｓｏｕｒｃｅ）が製品の組
立工程過程でウェーハの特定部位への依存性の可否を確
認できる方法が強く要求されている。
【０００４】
【発明が解決しようとする課題】本発明は前記した点を
勘案して発明されたもので、半導体素子のパッケージ工
程が完了された後にウェーハ内不良部分の位置を容易に
認識できる半導体素子の位置認識方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】前記の目的を達成するた
めの本発明による半導体素子の位置認識方法は次の通り
てある。
【０００６】即ち、ウェーハ内の各独立されたチップに
それぞれの固有認識番号を付与し、付与された各チップ
の固有認識番号に対応するパターンを有するマスクを製
作し、半導体素子の製造工程中特定位置の特定層に前記
マスクパターンを形成させることによりパッケージ工程
後前記固有認識番号を認識してウェーハ内半導体素子の
位置を容易に区別できることをその特徴とする。
【０００７】前記付与されたチップそれぞれの固有認識
番号に対応するパターンを有するマスクは、バイナリコ
ーディング方式で、１×Ｅ−ビームダイレクトマスター
マスク（ｌ×Ｅ−ＢＥＡＭ ＤＩＲＥＣＴ ＭＡＳＴＥ
Ｒ ＭＡＳＫ）を用いて製作することが本発明の一番望
しい実施例である。
【０００８】
【作用】本発明によると、半導体素子のパッケージ工程
が完了された後にも各チップに形成された固有認識番号
を認識できる。
【０００９】
【実施例】図ｌないし図３はそれぞれ本発明の一番望し
い実施例を説明するための図面で、Ａはそれぞれの半導
体チップの認識番号により製作される、１×Ｅ−ビーム
ダイレクトマスターマスクを示したもので、ＢはＡに示
したマスクを利用して露光工程を通じてウェーハ上に形
成されたパターンを示したものである。
【００１０】図４は本発明の一番望しい実施例による１
×Ｅ−ビームダイレクトマスターマスクの製作過程を示
した流れ図であり、以下詳しく説明する。
【００１１】ｌ．第ｌ段階（Ｓｌ） 本発明の方法を適用する半導体素子を選定し、データベ
ースを構成する。
【００１２】２．第２段階（Ｓ２） データを定義する。データの定義はチップ認識番号の開
始番号指定（１１１から開始：数字の“０”は除外す
る。）と、Ｘ，Ｙ軸方向スペーシング（ｓｐａｃｉｎ
ｇ）指定（チップの大きさ指定）、基準座標指定（原点
基準；Ｌｏｗ−Ｌｅｆｔ）、Ｘ，Ｙチップの個数指定
（ウェーハ上チップ配置図基準）である。
【００１３】３．第３段階（Ｓ３） Ｙ軸をチェックする。この場合はウェーハマッピング
（ｗａｆｅｒ ｍａｐｐｉｎｇ）上でトップチップ（ｔ
ｏｐ ｃｈｉｐ）に関するチェックであり、ウェーハに
対するチップの行番号（ｒｏｗ ｎｕｍｂｅｒ）が最後
であるかをチェックして行番号が最後ならプログラムを
終了し、最後でなければ次の段階てある第４段階を実行
する。
【００１４】４．第４段階（Ｓ４） Ｘ軸をチェックする。それそれの行に対する列番号（ｃ
ｏｌｕｍｎ ｎｕｍｂｅｒ）が最終であるかをチェック
する。この場合、列番号が最終なら次の行に移る。この
とき列のチップはその行の最初で、第３段階に戻り前記
第３段階（Ｓ３）の遂行のようにＹ軸をチェックし、列
番号が最終でなければ第５段階（Ｓ５）に進みコードカ
ウント（ｃｏｄｅ ｃｏｕｎｔ）を実行する。
【００１５】５．第５段階（Ｓ５） コードカウントを実行する。コードカウントはチップそ
れぞれの固有認識番号を付与するもので、数字の“０”
が含まれていない番号、即ち、一桁，十桁，百桁の全て
が数字の゛０”を除外し、番号“ｌ１１”から始まる。
【００１６】６．第６段階（Ｓ６） 前記第５段階（Ｓ５）でチップそれぞれに付与された固
有認識番号をデータベース上にレイアウトする。（Ｄａ
ｔａ Ｐｌａｃｅｍｅｎｔ段階）。
【００１７】以上のようにしてウェーハ内の各独立され
たチップに相違する固有のチップ認識番読が付与される
と、チップの認識番号に対応するマスクを電子ビーム
（Ｅｌｅｃｔｒｏｎ−Ｂｅａｍ）でバイナリコーディン
グ法を採用して製作する。例えば、チップの認識番号が
“１９６”の場合、図ＩＡに示したようにｌ００×ｌ＋
ｌ０×（ｌ＋８）＋ｌ×（２＋４）＝１９６を満足する
１×Ｅ−ビームマスターマスクを製作する。
【００１８】一方、前記の実施例ではチップの認識番号
を百桁に限定したが、千桁やそれ以上に拡張することも
できる。このときチップ認識番号の開始番号は“１１１
１゛から始まる。
【００１９】また、前記実施例て基準行のポイントを行
に挿入した理由は、ウェーハ上で前記コードがパターニ
ングされた場合、前記コードの位置の基準点を提供して
いるので半導体素子の位置認識を不良分析時容易にする
ためである。
【００２０】次いで、前記製作された１×Ｅ−ビームダ
イレクトマスターマスクを用いて、半導体製造工程中別
途の工程か、特定の食刻工程が随伴される露光工程に挿
入、適用してウェーハ上の該当チップの周辺領域（ｐｅ
ｒｉｐｈｅｒｙ ａｒｅａ）に、図ＩＢのように前記マ
スクのパターンをパターニングする。前記図ＩＢに示し
たのは、ウェーハ上で前記コードのパターニングが５×
５μｍ程度のコンタクトホールで示したもので、本発明
の方法を適用するためには、チップ固有認識番号がパタ
ーニングされる周辺領域が５０×５０μｍ程度の空間だ
け確保できれば可能である。前記コンタクトホールの大
きさは更に縮小又は拡大が可能なことは勿論、前記コン
タクトホールの形も色々と変形し得る。また、前記コー
ドのパターンが形成される位置は各チップ内で素子の特
性を阻害しない部分である限りどこでも可能である。
【００２１】前記したようにして製造された半導体素子
はパッケージ工程後にも、図ＩＢに示したパターンによ
りバイナリコーディング法でチップの認識番号が“１９
６”であることを手軽に解読できるので、このチップが
ウェーハ内特定位置に位置していたことを信頼性テスト
後ウェーハレベルにフィードバック（ｆｅｅｄ ｂａｃ
ｋ）して容易に知ることができる。
【００２２】図２及び図３はそれぞれチップの認識番号
が“１３２”、“３９７”の場合においてのｌ×Ｅ−ビ
ームダイレクトマスターマスク（図２及び図３のＡ）
と、このマスクで露光させウェーハ上に形成されたパタ
ーン（図２及び図３のＢ）をそれぞれ示した。この場合
にも前記のチップの認識番号が“１９６゛の場合と同様
な方法でバイナリコーディング法を利用してマスクを製
作し、前記マスクパターンをウェーハ内の前記コードに
該当する特定位置、特定層にパターニングして手軽にそ
の位置を認識できるのである。
【００２３】
【発明の効果】以上説明したように本発明による方法
は、バイナリコーディング法を利用したパターンを通じ
て、パッケージ工程が完了し完成した半導体素子のウェ
ーハ内での位置をバイナリコーディング法を通じた解読
で手軽に認識できるので、半導体素子の不良分析及び顧
客のクレーム提起時不良素子のウェーハ内での位置依存
性を容易に検出して不良原因の除去及び改善を通じて製
品の品質水準及びそれによる信頼性を向上せしめられ
る。
【００２４】なお、本発明は前記実施例に限定されるも
のではなく、本発明の思想を逸脱しない範囲て種々の改
変をなし得ることは勿論である。
【図面の簡単な説明】
【図１】 Ａは本発明の方法による半導体チップの固有
認識番号に対応するマスクを示し、Ｂは本発明の方法に
よりＡに示したマスクを利用してウェーハ上に露光させ
たパターンを示す。
【図２】 Ａは本発明の方法による半導体チップの固有
認識番号に対応するマスクを示し、Ｂは本発明の方法に
よりＡに示したマスクを利用してウェーハ上に露光させ
たパターンを示す。
【図３】 Ａは本発明の方法により半導体チップの固有
認識番号に対応するマスクを示し、Ｂは本発明の方法に
よりＡに示したマスクを利用してウェーハ上に露光させ
たパターンを示す。
【図４】 本発明の方法による半導体チップの固有認識
番号付与過程を示した流れ図である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ウェーハ内の各独立されたチップにそれ
    ぞれ相違する固有認識番号を付与する第ｌ段階と、 前記各チップの固有認識番号に対応するパターンを有す
    るマスクを製作する第２段階と、 前記マスクを用いて半導体素子の製造過程中ウェーハ上
    に前記マスクパターンを形成させる第３段階と、 前記ダイ分離された各チップの前記固有認識番号を解読
    してウェーハ内での位置を認識する第４段階とを含んで
    なることを特徴とする半導体素子の位置認識方法。
  2. 【請求項２】 前記第２段階でのマスクはｌ×Ｅ−ビー
    ムダイレクトマスターマスクであることを特徴とする請
    求項ｌ記載の半導体素子の位置認識方法。
  3. 【請求項３】 前記第２段階で固有認識番号に対応する
    パターンをバイナリコーディング方法で形成させること
    を特徴とする請求項ｌ記載の半導体素子の位置認識方
    法。
  4. 【請求項４】 前記第４段階でチップ固有認識番号をバ
    イナリコーディング方法で解読することを特徴とする請
    求項１記載の半導体素子の位置認識方法。
JP4301390A 1991-11-12 1992-11-11 バイナリコーディング法を利用した半導体素子の位置認識方法 Pending JPH06112101A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910020034A KR950000099B1 (ko) 1991-11-12 1991-11-12 바이너리 코딩(Bianry Coding)법을 이용한 반도체소자의 위치인식방법
KR1991-020034 1991-11-12

Publications (1)

Publication Number Publication Date
JPH06112101A true JPH06112101A (ja) 1994-04-22

Family

ID=19322643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4301390A Pending JPH06112101A (ja) 1991-11-12 1992-11-11 バイナリコーディング法を利用した半導体素子の位置認識方法

Country Status (3)

Country Link
US (1) US5350715A (ja)
JP (1) JPH06112101A (ja)
KR (1) KR950000099B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977516B2 (en) * 2002-09-05 2005-12-20 Infineon Technolgies Ag Semi-conductor component testing system with a reduced number of test channels
US7047469B2 (en) 2000-09-07 2006-05-16 Promos Technologies Inc. Method for automatically searching for and sorting failure signatures of wafers

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
TW418215B (en) * 1995-03-13 2001-01-11 Ciba Sc Holding Ag A process for the production of three-dimensional articles in a stereolithography bath comprising the step of sequentially irradiating a plurality of layers of a liquid radiation-curable composition
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US20020084329A1 (en) * 1997-07-16 2002-07-04 Kaye Paul H. Coded items for labeling objects
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6760472B1 (en) * 1998-12-14 2004-07-06 Hitachi, Ltd. Identification method for an article using crystal defects
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
KR100391012B1 (ko) * 1999-12-14 2003-07-12 서일화학 주식회사 저 마찰 초내열 탄성도료
US7316934B2 (en) * 2000-12-18 2008-01-08 Zavitan Semiconductors, Inc. Personalized hardware
KR100393214B1 (ko) * 2001-02-07 2003-07-31 삼성전자주식회사 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치
WO2003067231A1 (en) * 2002-02-07 2003-08-14 The Regents Of The University Of California Optically encoded particles
US6802447B2 (en) * 2002-08-26 2004-10-12 Icid, Llc Method of authenticating an object or entity using a random binary ID code subject to bit drift
EP2282338B1 (en) * 2004-04-19 2014-08-06 STMicroelectronics Srl Structures for indexing dice
JP2006351620A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体装置、半導体装置の製造方法および半導体装置の情報管理システム
KR100647462B1 (ko) * 2005-12-16 2006-11-23 삼성전자주식회사 반도체 장치에서 사용되는 칩 정보 기호 및 이의 표기방법.
US7684608B2 (en) * 2006-02-23 2010-03-23 Vistech Corporation Tape and reel inspection system
US7787034B2 (en) * 2006-04-27 2010-08-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Identification of integrated circuits using pixel or memory cell characteristics
US7544578B2 (en) * 2007-01-03 2009-06-09 International Business Machines Corporation Structure and method for stochastic integrated circuit personalization
US7953511B1 (en) * 2007-09-21 2011-05-31 National Semiconductor Corporation System and method for reducing processing errors during wafer fabrication employing a 2D wafer scribe and monitoring system
US8754538B2 (en) * 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
MY155814A (en) * 2009-07-10 2015-11-30 Certicom Corp System and method for performing serialization of devices
US9076799B2 (en) 2009-10-09 2015-07-07 Stmicroelectronics S.R.L. Indexing of electronic devices with multiple weight markers
CN102509726A (zh) * 2011-11-14 2012-06-20 上海宏力半导体制造有限公司 具有加密结构的ip模块及其制造方法
US10210526B2 (en) * 2015-04-19 2019-02-19 Tower Semiconductor Ltd. Image sensor module and a method for evaluating an image sensor
US10599055B1 (en) * 2018-11-15 2020-03-24 Applied Materials, Inc. Self aligning systems and methods for lithography systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850729A (ja) * 1981-09-21 1983-03-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61142734A (ja) * 1985-12-16 1986-06-30 Hitachi Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851513A (ja) * 1981-09-22 1983-03-26 Toshiba Corp ウエハ露光方法及びその装置
JPS5850728A (ja) * 1981-09-19 1983-03-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6247142A (ja) * 1985-08-27 1987-02-28 Nec Corp 半導体装置のマ−キング法
JPS6414040A (en) * 1987-07-08 1989-01-18 Fujitsu Ltd Page printer control
JPH02312238A (ja) * 1989-05-26 1990-12-27 Seiko Epson Corp 半導体集積回路
US5219765A (en) * 1990-09-12 1993-06-15 Hitachi, Ltd. Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850729A (ja) * 1981-09-21 1983-03-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61142734A (ja) * 1985-12-16 1986-06-30 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7047469B2 (en) 2000-09-07 2006-05-16 Promos Technologies Inc. Method for automatically searching for and sorting failure signatures of wafers
US6977516B2 (en) * 2002-09-05 2005-12-20 Infineon Technolgies Ag Semi-conductor component testing system with a reduced number of test channels

Also Published As

Publication number Publication date
US5350715A (en) 1994-09-27
KR930011154A (ko) 1993-06-23
KR950000099B1 (ko) 1995-01-09

Similar Documents

Publication Publication Date Title
JPH06112101A (ja) バイナリコーディング法を利用した半導体素子の位置認識方法
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
US20030003677A1 (en) Alignment method, exposure apparatus and device fabrication method
US6675053B2 (en) Layout for measurement of overlay error
JP2007072215A (ja) テストパターン作成方法、テストパターン作成プログラム、マスク作製方法、及び半導体装置製造方法
JPH11288865A (ja) 半導体装置とそのアライメント装置及びアライメント方法
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
US6957119B2 (en) Method for monitoring matched machine overlay
US7011912B2 (en) Method of designing and manufacturing reticles for use in a photolithographic process
JPS5968928A (ja) 半導体装置の製造方法
US8239151B2 (en) Method and apparatus for analysis of continuous data using binary parsing
KR100755353B1 (ko) 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법
JPS62235952A (ja) 半導体装置用マスク
JP3492341B2 (ja) 半導体装置およびその製造方法ならびにレチクル
US6449758B1 (en) Apparatus for and method of automatically placing and routing
KR100224708B1 (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
JPS61142734A (ja) 半導体装置
JPH06103335A (ja) データ分割ファイルの合成検証方法
JPH05175093A (ja) ウエハ内位置表示を付したチップの製造方法
JPS6215854B2 (ja)
JP3139433B2 (ja) 半導体装置及びその製造方法
KR0174992B1 (ko) 반도체용 레티클 제작방법 및 버니어-키 제작방법
JP2979682B2 (ja) マップを利用した半導体装置の組立方法
JPS6239814B2 (ja)
JPH03259541A (ja) 半導体装置の製造方法