JPS5850728A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5850728A
JPS5850728A JP56148205A JP14820581A JPS5850728A JP S5850728 A JPS5850728 A JP S5850728A JP 56148205 A JP56148205 A JP 56148205A JP 14820581 A JP14820581 A JP 14820581A JP S5850728 A JPS5850728 A JP S5850728A
Authority
JP
Japan
Prior art keywords
manufacturing
silicon substrate
treatment
data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56148205A
Other languages
English (en)
Inventor
Hiroshi Shibata
浩 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56148205A priority Critical patent/JPS5850728A/ja
Publication of JPS5850728A publication Critical patent/JPS5850728A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関しｓ’ｓｖｃ製造お
よび検査の工程を半導体基板ごとに自動的に処理するよ
うＫした半導体装置の製造方法に関するものである。
従来において、例えばシリコン基板の加工に際しては、
定められた条件に加工処理装置が設定されており、かつ
この状態で適轟な時間だけ熱処理されるか、あるいはエ
ツチングされるなどにより各々の工程を経て所要のシリ
コン基板を完成するとｉう製造方法がとられ′ｃｈる。
例えば、まずシリコン基板を酸化して全ｒｌｉＪＫ酸化
膜を形成し、次ｉで部分的に酸化族をエツチング処理し
て開口部を形成し、さらにこの開ロｓｋ不純物を拡散す
るとｉう工程がとられておル、全体でｔｊ２００〜３ｏ
Ｏの加工工程を必要としてｉる。
とζろが、本来、半導体基板は各基板ととに処理される
のが望まし％ＡＫ％かかわらず、製造工程の合理化の九
めにパッチ処理がとられているため、製品としてのばら
つきが大きく、均質−＆製品が得られなｉとｉう欠点が
生じている。すなわち、各半導体基板はロフトを編成し
てパッチ処理することによシ各加工処理工程が進められ
ているが、この場合まず、ロッドを次の工程に移し、こ
の新たな工程で所定の処理を施すために人手を介入する
必要がある。このため、場合によっては人的な誤ま抄に
基づく加工処理ζスが生じてロット全体の処理内容が所
定の方法よ）逸脱してしま５仁とが生じ、との仁とに起
因する製品のばらつきが生じてｉる。この場合、ｐット
処理のため、同一ロット内でのばらつきはやむを得なｉ
ものとして容認されてｉた。
また、人手を介する場合、ロフト毎の処理方法や内容に
個人差が現われ、ロフト毎にも製品のばらつきが生じて
−る。さらにまた、−ット処理のため、少量の半導体装
置が必要な場合でも、一度に多くの製品が出来上シ、必
要とする少量の製品を確保する九めには無駄が多く、コ
ストを上昇させるなどの欠点が生じている。
本発明はこのような欠点を解決するためになされたもの
で、その目的は製品毎のばらつきがなく、少量の製品も
経済的に製造し得るようＫし九半導体装置の製造方法を
提供することにある。
仁のために本発明は、半導体基板の一表鼾に、製造の順
序および条件を印字ないしはノ（ターン記号により予め
記入し、この記入内容を読取り装置によりで読取って製
造および検査の工程を半導体基板毎に処理するようにし
たものである。
以下、図面を用ｉて本発明の詳細な説明する。
まず、本発明におｉてはシリコン基板の両面を光沢面に
仕上げた後、その−面に製造プロセス順序、マスクの名
称および各種の処理条件などの製製情報が次のような方
法で記入される。すなわち、第１図に示すように、シリ
コン基板（１）の裏面にイオンビーム源Ｑ）からアンチ
モンｔａｂ＞などの質量の重いイオンをビーム状にして
当て、製造プロセス順序などを表わす製造情報を数字ま
たはバーコードあるいはビットパターン信号により記入
する。
この場合、アンチモノなどのイオンのビームが当ったシ
リコン基板面は、ビームによって結晶構造が乱れてモザ
イク状構造となる。そして、とのモザイク状構造はビー
ム種の質量が大きく、かつ照射量が多ければ、通常の熱
処理によっては容易に回復せず、工程の最後までモずイ
ク構造は残存し、製造プロセス順序などを表わす数字ま
たはバーコード等は消滅しないものとなる。
このようにして製造情報が記入されたシリコン基板（１
）は、最初の工程に移るｆｔ１Ｋまず記入した製造情報
が読取られ、この読取シ内答が中央制御装置のデータフ
ァイルに登録される。この場合、製造情報の断取りは、
第２図に示すように１赤外線光源（３）から赤外線をシ
リコン基＆（Ｘ）の裏１１ｉｉＫ当ててその反射光を赤
外線センナ（４）Ｋよって検出することにより行なわれ
る。すなわち、モずイク構造に変形している製造情報の
記入位置の結晶部分に赤外線を当てると、仁の部分から
の反射光は他の部分からの反射光と異なるものとなる。
これｋよって、数字ないし社バーコード等によって記入
されたＪｌ造情報を読取ることができる。
製造情報の金銀が終了すると、第３図の製造工程図に示
すように、シリコン基＊　（１）の処理は第１の処理工
程に移される。そして、この第１の処理工程Ｋｔ？ｎて
は％まずこの工程における処理条件中方法等の詳細を知
るため、シリコン基板（１）の裏面に記入され丸製造情
報が読取られ、この読散った製造情報が中央制御装置へ
送られる。すると、中央制御装置から仁の場合の製造情
報に対応するシリコン基板（１）の第１の処理工程にお
ける詳細な処理条件や方法を指定する情報が返送される
。これによって、第１の処理工程では中央制御装置かも
の返送情報に従った処理が実行される。この後、処理結
果に対する検査内容を指定する情報が中央制御装置から
送られてきて、第１の処理工程におゆる処理を終了した
シリコン基板（１）がこの情報に基づめで検査される。
もし、この検葺結釆が規格を満足していなければ、修正
のための再処理が実行される。一方、検査結果が規格を
満足するものであれば、例えば酸化膜の厚さなどの検査
結果を示す情報がシリコン基板（１）Ｋ数字またはバー
コード等により記入される。このようにして、第１の処
理工程を終了すると、次の第２の工程へ移り、同様な方
法によシ各種の処理が実行される。
なお以上の説明はシリコン基板を加工する場合を例に掲
げてｉるが、他の化合物半導体基板を用いた半導体装置
を製造する場合、あるいは微細加工を必要とし、かつプ
ロセスの複維な集子構造の半導体装置を製造する場合な
ど広く適用できるものである。
以上の説明から明らかなように本発明によれば、半導体
基板に記入された製造情報に基づいて各処理工程におけ
る処理を半導体基板毎に実施できるため、はらつきのな
９均質な半導体装置を製造することができると共に、少
量の半導体装置を経済的に＃！造することが可能となる
。そして、半導体基板への製造情報の記入工程および各
種の処理工程は清浄度の高ｉ搬送路で結ぶことによって
人手を介する必要がなくなり、半導体基板の清浄度を保
つことができた上、全加工工程を自動化して省力化する
ことができるなど優れた効果がある。
【図面の簡単な説明】
第１図は本発明における半導体基板に対する製造情報の
記入例を示す図、第２図は製造情報の読取多方法を示す
図、第３図は本発明にお社る製造工程を示す工程図であ
る。 （１）−−・・・シリコｙ基板、（２）・・・・イオン
ビーム源％（３）・・・・赤外線光源、（４）・・・・
赤外線上ンサ。 代理人　葛　野　信　−（外１名） 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一表面に、製造の順序訃よび条件を印字な
    ｉしはパターン記号によシ予め記入し、仁の記入内容を
    読］ｌＩｔ珈装置により胱取りて製造および検査の工程
    を半導体基板ととに自動的ＫＩ＆理する辷とを特徴とす
    る半導体装置の製造方法。
JP56148205A 1981-09-19 1981-09-19 半導体装置の製造方法 Pending JPS5850728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56148205A JPS5850728A (ja) 1981-09-19 1981-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56148205A JPS5850728A (ja) 1981-09-19 1981-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5850728A true JPS5850728A (ja) 1983-03-25

Family

ID=15447603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56148205A Pending JPS5850728A (ja) 1981-09-19 1981-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5850728A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201409A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 半導体装置の製造方法
JPS60153156A (ja) * 1984-01-23 1985-08-12 Toshiba Corp 半導体集積回路装置
JPH0196920A (ja) * 1987-10-09 1989-04-14 Fujitsu Ltd ウエーハの識別方法
US5350715A (en) * 1991-11-12 1994-09-27 Samsung Electronics Co., Ltd. Chip identification scheme
US5552611A (en) * 1995-06-06 1996-09-03 International Business Machines Pseudo-random registration masks for projection lithography tool
US5633173A (en) * 1994-07-14 1997-05-27 Hyundai Electronics Industries Co., Ltd. Method for detecting wafer defects
US5820679A (en) * 1993-07-15 1998-10-13 Hitachi, Ltd. Fabrication system and method having inter-apparatus transporter
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US6147316A (en) * 1997-01-17 2000-11-14 Micron Technology, Inc. Method for sorting integrated circuit devices
US7738988B2 (en) 1997-03-24 2010-06-15 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing
US7885782B2 (en) 1997-02-26 2011-02-08 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting ICs mis-processed during their manufacture

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201409A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 半導体装置の製造方法
JPS60153156A (ja) * 1984-01-23 1985-08-12 Toshiba Corp 半導体集積回路装置
JPH0564465B2 (ja) * 1984-01-23 1993-09-14 Tokyo Shibaura Electric Co
JPH0196920A (ja) * 1987-10-09 1989-04-14 Fujitsu Ltd ウエーハの識別方法
US5350715A (en) * 1991-11-12 1994-09-27 Samsung Electronics Co., Ltd. Chip identification scheme
US6099598A (en) * 1993-07-15 2000-08-08 Hitachi, Ltd. Fabrication system and fabrication method
US5820679A (en) * 1993-07-15 1998-10-13 Hitachi, Ltd. Fabrication system and method having inter-apparatus transporter
US5858863A (en) * 1993-07-15 1999-01-12 Hitachi, Ltd. Fabrication system and method having inter-apparatus transporter
US7062344B2 (en) 1993-07-15 2006-06-13 Renesas Technology Corp. Fabrication system and fabrication method
US7603194B2 (en) 1993-07-15 2009-10-13 Renesas Technology Corp. Fabrication system and fabrication method
US7392106B2 (en) 1993-07-15 2008-06-24 Renesas Technology Corp. Fabrication system and fabrication method
US7310563B2 (en) 1993-07-15 2007-12-18 Renesas Technology Corp. Fabrication system and fabrication method
US5633173A (en) * 1994-07-14 1997-05-27 Hyundai Electronics Industries Co., Ltd. Method for detecting wafer defects
US5552611A (en) * 1995-06-06 1996-09-03 International Business Machines Pseudo-random registration masks for projection lithography tool
US6307171B1 (en) 1997-01-17 2001-10-23 Micron Technology, Inc. Method for sorting integrated circuit devices
US6365860B1 (en) 1997-01-17 2002-04-02 Micron Technology, Inc. Method for sorting integrated circuit devices
US6373011B1 (en) 1997-01-17 2002-04-16 Micron Technology, Inc. Method for sorting integrated circuit devices
US6437271B1 (en) 1997-01-17 2002-08-20 Micron Technology, Inc. Method for sorting integrated circuit devices
US6504123B2 (en) 1997-01-17 2003-01-07 Micron Technology, Inc. Process for sorting integrated circuit devices
US6703573B2 (en) 1997-01-17 2004-03-09 Micron Technology, Inc. Method for sorting integrated circuit devices
US6365861B1 (en) 1997-01-17 2002-04-02 Micron Technology, Inc. Method for sorting integrated circuit devices
US6350959B1 (en) 1997-01-17 2002-02-26 Micron Technology, Inc. Method for sorting integrated circuit devices
US6147316A (en) * 1997-01-17 2000-11-14 Micron Technology, Inc. Method for sorting integrated circuit devices
US7885782B2 (en) 1997-02-26 2011-02-08 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting ICs mis-processed during their manufacture
US7738988B2 (en) 1997-03-24 2010-06-15 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing
US8315730B2 (en) 1997-03-24 2012-11-20 Micron Technology, Inc. Methods for non lot-based integrated circuit manufacturing
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices

Similar Documents

Publication Publication Date Title
JPS5850728A (ja) 半導体装置の製造方法
JPS5827663B2 (ja) 半導体装置の製造方法
US4983815A (en) Method of identifying stamper for optical information storage disk
JPS61236136A (ja) ウエハカセツト治具
JPS5587452A (en) Manufacture of semiconductor device
JPS63220513A (ja) モニタウエハのデ−タ管理方法
JPS5850750A (ja) 半導体装置の製造方法
JPS5817640A (ja) 半導体装置
JPS61284910A (ja) 半導体装置製造用基板および半導体装置製造方法
JPH04102214A (ja) 薄膜磁気ヘッドの製造法
JPS6131610B2 (ja)
JPS6242526A (ja) 電子ビ−ム露光装置
JP3127166B2 (ja) バ−コ−ドを形成したセラミック部材及びその製造方法
JP3049871B2 (ja) リファレンスウェハ枚葉管理装置
JPH0567564A (ja) 露光方法
JPS60205780A (ja) データの読取装置
JP2618079B2 (ja) 半導体シミュレーション装置
JPS6333293B2 (ja)
JPH04130618A (ja) 半導体基板の連続処理システム
JPH03150861A (ja) 半導体製造方法
JPS60103610A (ja) 半導体ウエハの文字読みとり方法
JP2002148019A (ja) ウエハのエッジ位置検出方法およびその方法を実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体ならびにウエハのエッジ位置検出装置。
JPH02292810A (ja) 半導体基板の製造方法
CN107925237A (zh) 数字保护控制装置
JPS61124110A (ja) レ−ザ−トリミング装置の不良処理方法