JPS5850750A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5850750A JPS5850750A JP14820681A JP14820681A JPS5850750A JP S5850750 A JPS5850750 A JP S5850750A JP 14820681 A JP14820681 A JP 14820681A JP 14820681 A JP14820681 A JP 14820681A JP S5850750 A JPS5850750 A JP S5850750A
- Authority
- JP
- Japan
- Prior art keywords
- recorded
- information
- semiconductor substrate
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、４ＩＫ半導体装
置の製造工程の自動化を促進する九めの半導体装置の製
造方法に関するものである。
置の製造工程の自動化を促進する九めの半導体装置の製
造方法に関するものである。
従来において、集積回路等の半導体装置を製造する工程
では、第１図に示すようｋ例えばシリコンなどの半導体
基板（１）の−表面に％製造品種番号。
では、第１図に示すようｋ例えばシリコンなどの半導体
基板（１）の−表面に％製造品種番号。
製造ロフト番号、基板番号などを示す目視確認可能な文
字がダイヤモンドペンによろけかき作業、あるいはレー
ザービームや写真蝕刻技術を用いて最初の工程でまず印
字され、各製造工程ではこの印字文字に基づき所定の加
工処理が行なわれている。すなわち、各製造工程では印
字され友製造品種番号、＃！造ロット番号等を作業者が
目視によって読取った後、この読取った内容をコンピュ
ータ等の制御装置へ送シ、この制御装置から当該基板（
１）の現工履での処理内容、前工程での処理結果等の情
報を受取）、この情報に基づき現工程での所定の加工処
理を行なうようになっている。
字がダイヤモンドペンによろけかき作業、あるいはレー
ザービームや写真蝕刻技術を用いて最初の工程でまず印
字され、各製造工程ではこの印字文字に基づき所定の加
工処理が行なわれている。すなわち、各製造工程では印
字され友製造品種番号、＃！造ロット番号等を作業者が
目視によって読取った後、この読取った内容をコンピュ
ータ等の制御装置へ送シ、この制御装置から当該基板（
１）の現工履での処理内容、前工程での処理結果等の情
報を受取）、この情報に基づき現工程での所定の加工処
理を行なうようになっている。
ところが、このような製造方法においては半導体基板（
１）Ｋ印字された文字を目視確認することが不可欠の要
件となるため、印字文字の目視確認作業中に半導体基板
（１）を汚染してしまい、製造歩留りを低下させ、製造
コストを上昇させてしまうという欠点を有している。
１）Ｋ印字された文字を目視確認することが不可欠の要
件となるため、印字文字の目視確認作業中に半導体基板
（１）を汚染してしまい、製造歩留りを低下させ、製造
コストを上昇させてしまうという欠点を有している。
また、現工程での処理内容を決定するためＫけ、各工程
における処理内容を記憶した制御装置にその都度間合せ
るという面倒な手続きを経由しなければならないと同時
に、制御装置においては膨大な情報を取扱うことが必要
となシ、記憶容量の増大および検索処理時間の増加を招
き、製造工程の処理能力の低下および製造コストの上昇
を起すという欠点を有している。
における処理内容を記憶した制御装置にその都度間合せ
るという面倒な手続きを経由しなければならないと同時
に、制御装置においては膨大な情報を取扱うことが必要
となシ、記憶容量の増大および検索処理時間の増加を招
き、製造工程の処理能力の低下および製造コストの上昇
を起すという欠点を有している。
本発明はこのような欠点を解決するためＫなされたもの
で、その目的は歩留ルの向上および製造コストの低減を
図れるようＫした半導体装置の製造方法を提供すること
Ｋある。
で、その目的は歩留ルの向上および製造コストの低減を
図れるようＫした半導体装置の製造方法を提供すること
Ｋある。
この九めに本発明は、半導体基板の外周に該半導体基板
の加工処理内容および工程履歴等の情報を各工程毎に自
動読取）可能な記号によ少記録し、各工程ではこの記録
内容を自動的に読取って自己の工程における処理内容を
決定し、所定の加工処理を行なうようＫしたものである
。
の加工処理内容および工程履歴等の情報を各工程毎に自
動読取）可能な記号によ少記録し、各工程ではこの記録
内容を自動的に読取って自己の工程における処理内容を
決定し、所定の加工処理を行なうようＫしたものである
。
以下、図面を用いてこの発明の詳細な説明する。
第２図（ａ）は本発明において各工程の加工処理結果を
記録する方法の一例を示す図であって、この例は加工処
理結果および工程履歴等の情報を、この情報に対応する
損傷（２）を半導体基板（１）の外周に形成することに
よシ記録するよう処したものである。この場合、各損傷
（２）け直径が約５〜１００μとなるようにレーザビー
ムによ多形成する。このようにすると、半導体基板＋１
）の外周に記録可能な情報量は、１つの損傷（２）を１
ビツトとして計数し、かつ直径５μｍおよび間隔Ｓ ｔ
ｔＨ毎に損傷（２）をスポット状に形成した場合、外周
が約３６０簡の５インチ形基板では３．６Ｘ１０４ビツ
トの情報が１記録可能になル、ｔ２外周が約３００ｍの
４インチ形基板では３．ＯＸ １０４ビツトの情報が記
録可能となる。従って、各工程にお叶る処理結果や工程
履歴等の情報を記録するに充分な記憶領域を確保できる
。このようにして記録した情報は、非損傷部分と損傷部
分とで光に対する反射率が異なるため、光学的に藺導Ｋ
Ｉ５１！取ることが可能である。そして、次の工程では
この読取り内容に基づき自己の工程における加工処理内
容を決定して所定の加工処理が行なわれる。これＫよっ
て、中央の制御装置に各種の問合せを行なうことなく自
己の工程の加工処理を行なうことができる。ま九、記録
情報の読取ルをへチを介さず行なうことができるため、
半導体基板（１）の清浄さを保つことができる。
記録する方法の一例を示す図であって、この例は加工処
理結果および工程履歴等の情報を、この情報に対応する
損傷（２）を半導体基板（１）の外周に形成することに
よシ記録するよう処したものである。この場合、各損傷
（２）け直径が約５〜１００μとなるようにレーザビー
ムによ多形成する。このようにすると、半導体基板＋１
）の外周に記録可能な情報量は、１つの損傷（２）を１
ビツトとして計数し、かつ直径５μｍおよび間隔Ｓ ｔ
ｔＨ毎に損傷（２）をスポット状に形成した場合、外周
が約３６０簡の５インチ形基板では３．６Ｘ１０４ビツ
トの情報が１記録可能になル、ｔ２外周が約３００ｍの
４インチ形基板では３．ＯＸ １０４ビツトの情報が記
録可能となる。従って、各工程にお叶る処理結果や工程
履歴等の情報を記録するに充分な記憶領域を確保できる
。このようにして記録した情報は、非損傷部分と損傷部
分とで光に対する反射率が異なるため、光学的に藺導Ｋ
Ｉ５１！取ることが可能である。そして、次の工程では
この読取り内容に基づき自己の工程における加工処理内
容を決定して所定の加工処理が行なわれる。これＫよっ
て、中央の制御装置に各種の問合せを行なうことなく自
己の工程の加工処理を行なうことができる。ま九、記録
情報の読取ルをへチを介さず行なうことができるため、
半導体基板（１）の清浄さを保つことができる。
このよう圧して各工程においては、半導体基板ｆ１）の
外周に記録された前工程までの処理結果情報等を読み取
ル、これに従って自己の工程における所定の加工処理を
行い、この後に自己の工程の処理結果を同一基板に記録
して次の工程に送るということが行なわれる。このため
、製造工程の全自動化および中央の制御装置における記
憶容量の縮小を図ることができる。
外周に記録された前工程までの処理結果情報等を読み取
ル、これに従って自己の工程における所定の加工処理を
行い、この後に自己の工程の処理結果を同一基板に記録
して次の工程に送るということが行なわれる。このため
、製造工程の全自動化および中央の制御装置における記
憶容量の縮小を図ることができる。
ところで、第１図（−）ではレーザビームによる損傷（
２）を基板（１１の外周Ｖｃ１列で記録しているが、第
１図（ｂ）ＪＣ示すように複数列で記録すればさらに多
くの情報を記録できる。
２）を基板（１１の外周Ｖｃ１列で記録しているが、第
１図（ｂ）ＪＣ示すように複数列で記録すればさらに多
くの情報を記録できる。
また、損傷（２）を記録情報に対応する記号として構成
したが、第３図に示すように半導体基板（１）の外周に
多数の突起（３）を形成しておき、この突起０）を配録
情報に対応してレーザビームまたは電子ビームなどによ
シ削除し、残余の突起にょシ記号を構成するようＫして
も良い。あるいけ、第４図に示すように半導体基板（１
）の外周に切〕込み（４）を記録情報に対応して形成し
、この切シ込み（４）によって記号を形成するようにし
ても良い。
したが、第３図に示すように半導体基板（１）の外周に
多数の突起（３）を形成しておき、この突起０）を配録
情報に対応してレーザビームまたは電子ビームなどによ
シ削除し、残余の突起にょシ記号を構成するようＫして
も良い。あるいけ、第４図に示すように半導体基板（１
）の外周に切〕込み（４）を記録情報に対応して形成し
、この切シ込み（４）によって記号を形成するようにし
ても良い。
以上の説明から明らかなように本発明によれば、半導体
基板自体に工程毎の処理結果や工程履歴等の情報を記録
させていくものでめる九め、半導体基板の製造を全自動
的に行なうことができ、歩留シの向上および製造コスト
の低減を図れるなど優れた効果がある。
基板自体に工程毎の処理結果や工程履歴等の情報を記録
させていくものでめる九め、半導体基板の製造を全自動
的に行なうことができ、歩留シの向上および製造コスト
の低減を図れるなど優れた効果がある。
第１図は従来方法における製造ロット番号の記録例を示
す図、第２内は本発明において各工程の加工処理結果を
記録する一例を示す図、第３図および第４図は各工程の
加工処理結果を記録する他の例を示す図である。 （１）・・・・半導体基板、（２）・・・・損傷、（３
）・・・・突起、（４）・・・・切シ込み。 代理人 葛 野 信 −（外１名） 第３ 第１図
す図、第２内は本発明において各工程の加工処理結果を
記録する一例を示す図、第３図および第４図は各工程の
加工処理結果を記録する他の例を示す図である。 （１）・・・・半導体基板、（２）・・・・損傷、（３
）・・・・突起、（４）・・・・切シ込み。 代理人 葛 野 信 −（外１名） 第３ 第１図
Claims (1)
- 【特許請求の範囲】 （１沖導体基板の外周に該半導体基板の工程処理内容お
よび工程履歴等の情報を各工程毎に自動読取シ可能な記
号によ少記録する過程を有することを特徴とする半導体
装置の製造方法。 （２）前記記号はレーザービームによって記録すること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 （３）前記記号は半導体基板の外周に予め設けられた突
起を削除するととＫよって記録することを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 （４）前記記号は半導体基板の外周に９Ｊｈ込みを設け
ることによって記録することを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14820681A JPS5850750A (ja) | 1981-09-19 | 1981-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14820681A JPS5850750A (ja) | 1981-09-19 | 1981-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850750A true JPS5850750A (ja) | 1983-03-25 |
Family
ID=15447627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14820681A Pending JPS5850750A (ja) | 1981-09-19 | 1981-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334441A (ja) * | 1989-06-30 | 1991-02-14 | Fujitsu Ltd | 半導体基板の連続処理システム |
| JPH05121521A (ja) * | 1991-10-29 | 1993-05-18 | Komatsu Electron Metals Co Ltd | 半導体ウエハ製造装置および製造方法 |
| US5633173A (en) * | 1994-07-14 | 1997-05-27 | Hyundai Electronics Industries Co., Ltd. | Method for detecting wafer defects |
-
1981
- 1981-09-19 JP JP14820681A patent/JPS5850750A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334441A (ja) * | 1989-06-30 | 1991-02-14 | Fujitsu Ltd | 半導体基板の連続処理システム |
| JPH05121521A (ja) * | 1991-10-29 | 1993-05-18 | Komatsu Electron Metals Co Ltd | 半導体ウエハ製造装置および製造方法 |
| US5633173A (en) * | 1994-07-14 | 1997-05-27 | Hyundai Electronics Industries Co., Ltd. | Method for detecting wafer defects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3598604A (en) | Process of producing an array of integrated circuits on semiconductor substrate | |
| JPS5850750A (ja) | 半導体装置の製造方法 | |
| JPH05315207A (ja) | 半導体装置 | |
| JPS5850728A (ja) | 半導体装置の製造方法 | |
| JPH07235617A (ja) | 半導体装置 | |
| ATE50462T1 (de) | Verarbeitungsanordnung und verfahren. | |
| JPH06232016A (ja) | 半導体集積回路の形成方法と前記方法により形成されたウェーハ | |
| JPH0684730A (ja) | 半導体装置の製造方法 | |
| JPH04102214A (ja) | 薄膜磁気ヘッドの製造法 | |
| JPH10339943A (ja) | 半導体装置の製造方法 | |
| JPH04594B2 (ja) | ||
| JPH05198465A (ja) | 半導体ウエハおよび半導体集積回路装置の製造方法 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JPS594009A (ja) | 半導体基板 | |
| JPH06232183A (ja) | リードフレームを用いた情報伝達方法 | |
| JPS596504B2 (ja) | 半導体素子および半導体素子製作用マスク | |
| JPS63244852A (ja) | 半導体装置の製造方法 | |
| JPS5852814A (ja) | 半導体集積回路 | |
| JPH0831431B2 (ja) | 検査方法 | |
| JPH0473925A (ja) | 半導体ウエハのデータ管理方法 | |
| JP2001196280A (ja) | 半導体ウエハのマーキング方法 | |
| JPS61137313A (ja) | 半導体装置の製造方法 | |
| JPS596526A (ja) | 半導体基板の処理装置 | |
| JPS58137209A (ja) | 半導体装置の製造方法 | |
| JPH04130745A (ja) | 半導体装置 |