JPH04594B2 - - Google Patents
Info
- Publication number
- JPH04594B2 JPH04594B2 JP58169875A JP16987583A JPH04594B2 JP H04594 B2 JPH04594 B2 JP H04594B2 JP 58169875 A JP58169875 A JP 58169875A JP 16987583 A JP16987583 A JP 16987583A JP H04594 B2 JPH04594 B2 JP H04594B2
- Authority
- JP
- Japan
- Prior art keywords
- serial number
- semiconductor device
- bonding
- manufacturing process
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は半導体装置に係り、特にその半導体素
子の製造過程の経過を示す製造番号の表示方法を
改良した半導体装置に関する。
子の製造過程の経過を示す製造番号の表示方法を
改良した半導体装置に関する。
［発明の技術的背景］
半導体装置の製造工程に於いて、その製造過程
の経過すなわち、半導体の生立ち、出荷される
年、月、日、時間、製造した機械、作業者、部品
等の複数の項目をロツトごとに一括して示す製造
番号を個々の半導体装置に明記した方が望ましい
場合が多い。例えば、ユーザに渡つた半導体装置
に支障が生じ、これを調査したい場合にいかなる
条件で製造されたかを知る必要が有るからであ
る。
の経過すなわち、半導体の生立ち、出荷される
年、月、日、時間、製造した機械、作業者、部品
等の複数の項目をロツトごとに一括して示す製造
番号を個々の半導体装置に明記した方が望ましい
場合が多い。例えば、ユーザに渡つた半導体装置
に支障が生じ、これを調査したい場合にいかなる
条件で製造されたかを知る必要が有るからであ
る。
従来、このような事態に対処する為に半導体装
置の例えば裏面に特殊な番号付けを施し、製造番
号として明記したり、あるいはペイント、レー
ザ、けがき等で半導体装置の外部に製造番号を表
示させていた。
置の例えば裏面に特殊な番号付けを施し、製造番
号として明記したり、あるいはペイント、レー
ザ、けがき等で半導体装置の外部に製造番号を表
示させていた。
［背景技術の問題点］
しかしながら、、このような従来の方法では、
次のような問題を生じていた。すなわち、製造番
号の表示に特殊な番号付けを施す場合には、多大
な工数と日程が必要に成る。また、半導体装置の
外部に製造番号を表示する場合には、そのマーク
をユーザが識別でき、外観上問題があるので、ユ
ーザの了解が必要である。さらに、ペイント等で
表示する場合には、そのマークが消えてしまうこ
とが多い。
次のような問題を生じていた。すなわち、製造番
号の表示に特殊な番号付けを施す場合には、多大
な工数と日程が必要に成る。また、半導体装置の
外部に製造番号を表示する場合には、そのマーク
をユーザが識別でき、外観上問題があるので、ユ
ーザの了解が必要である。さらに、ペイント等で
表示する場合には、そのマークが消えてしまうこ
とが多い。
［発明の目的］
本発明は上記の点に鑑みてなされたもので、そ
の目的は、従来の製造番号の表示の問題を製造工
数を増加することなく解消することのできる半導
体装置を提供することにある。
の目的は、従来の製造番号の表示の問題を製造工
数を増加することなく解消することのできる半導
体装置を提供することにある。
［発明の概要］
本発明は、半導体素子の製造過程の経過を示す
製造番号を、その製造工程中の特にワイヤボンテ
イング工程の際に、例えばインナーリード側のボ
ンデイング位置の座標を一部操作することにより
明記するものである。
製造番号を、その製造工程中の特にワイヤボンテ
イング工程の際に、例えばインナーリード側のボ
ンデイング位置の座標を一部操作することにより
明記するものである。
「発明の実施例］
以下、図面を参照して本発明の一実施例を説明
する。半導体装置の製造番号はその素子の製造過
程で命名されるのが一般的である。また、半導体
装置の品名の表示は素子の作り込みの時点でその
表面にパターニングにより既に行われている。従
つて、製造番号は素子に対しては表示されておら
ず架空の形でのみ存在し、製造番号として別途伝
票に明記され、これに製造過程の経過が記載され
るのが最も一般的である。
する。半導体装置の製造番号はその素子の製造過
程で命名されるのが一般的である。また、半導体
装置の品名の表示は素子の作り込みの時点でその
表面にパターニングにより既に行われている。従
つて、製造番号は素子に対しては表示されておら
ず架空の形でのみ存在し、製造番号として別途伝
票に明記され、これに製造過程の経過が記載され
るのが最も一般的である。
本発明は、半導体素子の製造過程で命名された
製造番号を、ワイヤボンデイング工程に於いて、
外部取出しリードに連結したインナーリード部に
表示するものである。第１図はその具体的な構成
を示すものである。同図に於いて、１１はリード
フレームのアイランド部１２にマウントされた半
導体素子であり、この半導体素子１１の各電極１
３はそれぞれボンデイングワイヤ１４によりイン
ナーリード１５〜２１に接続されている。ボンデ
イングワイヤ１４の接続位置はインナーリード１
５〜２１により異なつている。例えば、インナー
リード１７〜１９，２１のボンデイング位置は、
他のインナーリード１５，１６，２０の各ボンデ
イング位置よりも長手方向に沿つて50〜100μｍ
程度ずれている。第１及び第２段のインナーリー
ド１５，１６は起点を定めるためのもので、他の
インナーリードのボンデイング位置がこの両者の
ボンデイング位置で決まる直線上にある場合には
「０」を示し、またこの直線上からずれている場
合には「１」を示すものである。従つて、第１図
に於いては、「１，１，１，０，１」となり、当
該半導体装置の製造番号は例えば「29」と表示さ
れたことになる。
製造番号を、ワイヤボンデイング工程に於いて、
外部取出しリードに連結したインナーリード部に
表示するものである。第１図はその具体的な構成
を示すものである。同図に於いて、１１はリード
フレームのアイランド部１２にマウントされた半
導体素子であり、この半導体素子１１の各電極１
３はそれぞれボンデイングワイヤ１４によりイン
ナーリード１５〜２１に接続されている。ボンデ
イングワイヤ１４の接続位置はインナーリード１
５〜２１により異なつている。例えば、インナー
リード１７〜１９，２１のボンデイング位置は、
他のインナーリード１５，１６，２０の各ボンデ
イング位置よりも長手方向に沿つて50〜100μｍ
程度ずれている。第１及び第２段のインナーリー
ド１５，１６は起点を定めるためのもので、他の
インナーリードのボンデイング位置がこの両者の
ボンデイング位置で決まる直線上にある場合には
「０」を示し、またこの直線上からずれている場
合には「１」を示すものである。従つて、第１図
に於いては、「１，１，１，０，１」となり、当
該半導体装置の製造番号は例えば「29」と表示さ
れたことになる。
このように、製造番号をホンデイング位置によ
り表示する方法であれば、従来工程に比べて工数
を増加させることなく、半導体装置個々に表示さ
せることが可能になる。また、この方法では半導
体装置の製造過程の初期の段階で製造番号を表示
させることが出来るので、表示の誤りが少なくな
る。また、このような表示であれば、ユーザには
識別が出来ないので、そのまま出荷することが可
能となる。さらに、この表示方法であれば、ペイ
ント等で表示する場合のように途中で消えるよう
なことがなくなる。
り表示する方法であれば、従来工程に比べて工数
を増加させることなく、半導体装置個々に表示さ
せることが可能になる。また、この方法では半導
体装置の製造過程の初期の段階で製造番号を表示
させることが出来るので、表示の誤りが少なくな
る。また、このような表示であれば、ユーザには
識別が出来ないので、そのまま出荷することが可
能となる。さらに、この表示方法であれば、ペイ
ント等で表示する場合のように途中で消えるよう
なことがなくなる。
第２図及び第３図は、それぞれ本発明の他の実
施例を示すものである。第２図に於いては、イン
ナーリード側の第二ボンデイングにステツチボン
デイングを取入れたもので、例えば「１」を表示
する場合にはインナーリード２２，２４のように
連続して２度ボンデイングを行ない、また「０」
を表示する場合にはインナーリード２３のように
ボンデイングを１度行なうものである。また、第
３図に於いては、インナーリード３１，３３に示
すように捨てボンデイングにより「１」を表示し
たものである。
施例を示すものである。第２図に於いては、イン
ナーリード側の第二ボンデイングにステツチボン
デイングを取入れたもので、例えば「１」を表示
する場合にはインナーリード２２，２４のように
連続して２度ボンデイングを行ない、また「０」
を表示する場合にはインナーリード２３のように
ボンデイングを１度行なうものである。また、第
３図に於いては、インナーリード３１，３３に示
すように捨てボンデイングにより「１」を表示し
たものである。
「発明の効果］
以上のように本発明によれば、ワイヤボンデイ
ング工程を一部変更することにより、製造工数を
増加させることなく、半導体素子の製造過程の経
過を示す製造番号を表示することができ、ユーザ
に識別される恐れがなくなる等極めて効果的であ
る。
ング工程を一部変更することにより、製造工数を
増加させることなく、半導体素子の製造過程の経
過を示す製造番号を表示することができ、ユーザ
に識別される恐れがなくなる等極めて効果的であ
る。
第１図は本発明の一実施例に係る製造番号の表
示方法を示す構成図、第２図および第３図はそれ
ぞれ本発明の他の実施例を示す構成図である。 １１……半導体素子、１４……ボンデイングワ
イヤ、１５〜２１……インナーリード。
示方法を示す構成図、第２図および第３図はそれ
ぞれ本発明の他の実施例を示す構成図である。 １１……半導体素子、１４……ボンデイングワ
イヤ、１５〜２１……インナーリード。
Claims (1)
- １ 外部取出しリードに連結したインナーリード
部に、半導体素子の製造過程の経過を示す製造番
号を、ワイヤボンデイングにより表示したことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169875A JPS6062131A (ja) | 1983-09-14 | 1983-09-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169875A JPS6062131A (ja) | 1983-09-14 | 1983-09-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6062131A JPS6062131A (ja) | 1985-04-10 |
| JPH04594B2 true JPH04594B2 (ja) | 1992-01-08 |
Family
ID=15894573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58169875A Granted JPS6062131A (ja) | 1983-09-14 | 1983-09-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062131A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03248125A (ja) * | 1990-02-26 | 1991-11-06 | Sharp Corp | 液晶表示素子 |
| US5231432A (en) * | 1991-12-03 | 1993-07-27 | Florida Atlantic University | Projector utilizing liquid crystal light-valve and color selection by diffraction |
| JPH06202096A (ja) * | 1992-12-28 | 1994-07-22 | Sony Corp | 映像プロジェクタ装置 |
| TWI381463B (zh) * | 2008-01-04 | 2013-01-01 | 力成科技股份有限公司 | 打線機台辨識編碼之形成方法 |
| JP4787854B2 (ja) * | 2008-03-06 | 2011-10-05 | 力成科技股▲分▼有限公司 | 識別コードの形成方法 |
-
1983
- 1983-09-14 JP JP58169875A patent/JPS6062131A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6062131A (ja) | 1985-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04594B2 (ja) | ||
| JPS5860529A (ja) | 半導体チツプの識別方法 | |
| JPS6184824A (ja) | 半導体集積回路 | |
| JPH0513899A (ja) | プリント基板 | |
| JPS58151049A (ja) | リ−ドフレ−ム | |
| JPS5850750A (ja) | 半導体装置の製造方法 | |
| JPS5817640A (ja) | 半導体装置 | |
| JPH05218108A (ja) | 半導体装置の組立方法 | |
| JPH0628363A (ja) | 結果データ表示装置 | |
| JPH0135503B2 (ja) | ||
| JPH01238030A (ja) | 半導体集積回路の端子番号表示方法 | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| KR200184218Y1 (ko) | 불량 칩들의 위치를 가리키는 차트를 구비한 볼 그리드어레이 기판 | |
| JPH03148153A (ja) | 半導体素子のトリミング方法 | |
| JP2932476B2 (ja) | 生産指示装置 | |
| JPH01255969A (ja) | 論理回路の表示装置及び表示方法 | |
| KR950010017Y1 (ko) | 디바이스의 라트넘버 표시장치 | |
| JPH03101145A (ja) | 半導体ウエハの製造方法 | |
| JPH0533352Y2 (ja) | ||
| JPS5922727Y2 (ja) | 布線表示用チユ−ブ収納ケ−ス | |
| JPH11284091A (ja) | Ｉｃパッケージ | |
| JP2007058433A (ja) | プログラマブルコントローラのプログラミング装置および機器構成の診断方法 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JPS61102748A (ja) | 半導体装置 | |
| JPH05101128A (ja) | 回路図エデイタ |