JPS6062131A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6062131A
JPS6062131A JP58169875A JP16987583A JPS6062131A JP S6062131 A JPS6062131 A JP S6062131A JP 58169875 A JP58169875 A JP 58169875A JP 16987583 A JP16987583 A JP 16987583A JP S6062131 A JPS6062131 A JP S6062131A
Authority
JP
Japan
Prior art keywords
leads
manufacturing process
positions
serial number
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58169875A
Other languages
English (en)
Other versions
JPH04594B2 (ja
Inventor
Kenji Miyajima
宮島　賢治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58169875A priority Critical patent/JPS6062131A/ja
Publication of JPS6062131A publication Critical patent/JPS6062131A/ja
Publication of JPH04594B2 publication Critical patent/JPH04594B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は半導体装置に係り、特にその！ト導体素子の製
造過程の経過を示す製造番号の表示方法を改良した半導
体装置に関する。
［発明の技術的背景１ 半導体装置の製造工程に於いて、その製造過程の経過す
なわち、半導体の生立ち、出荷される年、月、日、時間
、製造した機械、作業者、部品等の複数の項目をロット
ごとに一括して示す製造番号を個々の半導体装置に明記
した方が望ましくＡ場合Ｊ−テタｌＸｍ１：２げ　］−
ザに渡った半導体装置に支障が生じ、これを調査したい
場合にいかなる条件で製造されたかを知る必要が有るか
らである。
従来、このような事態に対処する為に半導体装置の例え
ば裏面に特殊な番号付けを施し、製造番号として明記し
たり、あるいはペイント、レーザ、けがき等で半導体装
置の外部に製造番号を表示させていた。
［背景技術の問題点］ しかしながら１、このような従来の方法では、次のよう
な問題を生じていた。すなわち、製造番号の表示に特殊
な番号付けを施す場合には、多大な工数と日程が必要に
成る。また、半導体装置の外部に製造番号を表示する場
合には、そのマークをユーザが識別でき、外観上問題が
あるので、ユーザの了解が必要である。さらに、ペイン
ト等で表示する場合には、そのマークが消えてしまうこ
とが多い。
［発明の目的］ 本発明は上記の点に鑑みてなされたもので、その目的は
、従来の製造番号の表示の問題を製造工数を増加するこ
となく解消することのできる半導体装置を提供すること
にある。
［発明の概要コ 本発明は、半導体素子の製造過程の経過を示す製造番号
を、その製造工程中の特にワイヤボンティング工程の際
に、例えばインナーリード側のボンディング位置の座標
を一部操作することにより明記するものである。
「発明の実施例コ 以下、図面を参照して本発明の一実論例を説明する。半
導体装置の製造番号はその素子の製造過程で命名される
のが一般的である。また、半導体装置の品名の表示は素
子の作り込みの時点でその表面にパターニングにより既
に行われている。従って、製造番号は素子に対しては表
示され“Ｃおらず架空の形でのみ存在し、製造番号とし
て別途伝票に明記され、これに製造過程の経過が記載さ
れるのが最も一般的である。
本発明は、半導体素子の製造過程で命名された製造番号
を、ワイヤボンディング工程に於いて、外部取出しリー
ドに連結したインナーリード部に表示するものである。
第１図はその具体的な構成を示すものである。同図に於
いて、１１はリードフレームのアイランド部１２にマウ
ン１〜された半導体素子であり、この半導体素子１１の
各電極１３はそれぞれボンディングワイヤ１４によりイ
ンナーリード１５〜２１に接続されている。ボンディン
グワイヤ１４の接続位置はインナーリード１５〜２１に
より異なっている。例えば、インナーリード１７〜１９
．２１のホンディング位置は、他のインナーリード１５
．１６゜２０の各ボンディング位置よりも長手方向に沿
って５０〜１００μｍ程度ずれている。第１及び第２段
のインナーリード１５．１６は起点を定めるためのもの
で、他のインナーリードのボンディング位置がこの両者
のボンディング位置で決まる直線上にある場合には「０
」を示し、またこの直線上からずれている場合には「１
」を示すものである。従って、第１図に於いては、ｒｌ
、１．１，０．ＩＪとなり、当該半導体装置の製造番号
は例えば「２９」と表示されたことになる。
このように、製造番号をホンディング位置により表示す
る方法であれば、従来工程に比べて工数を増加させるこ
となく、半導体装置側々に表示させることが可能になる
。また、この方法では半導体装置の製造過程の初期の段
階で製造番号を表示させることが出来るので、表示の誤
りが少なくなる。また、このような表示であれば、コー
リ“には識別が出来ないので、そのまま出荷りることが
可能となる。さらに、この表示方法であれば、ペイント
等で表示する場合のように途中で消えるようなことがな
くなる。
第２図及び第３図は、それぞれ本発明の他の実施例を示
すものである。第２図に於いては、インナーリード側の
第二ボンディングにステツヂボンディングを取入れたも
ので、例えば「１」を表示する場合にはインナーリード
２２．２４のように連続して２度ボンディングを行ない
、また「Ｏ」を表示する場合にはインナーリード２３の
Ｊ：うにボンディングを１度行なうものである。また、
第３図に於いては、インナーリード３１．’３３に示り
Ｊ：うに捨てボンディングにより１１」を表示したもの
である。
［発明の効果］ 以上のように本発明によれば、ワイヤボンディング工程
を一部変更することにより、製造工数を増加させること
なく、半導体素子の製造過程の経過を示す製造番号を表
示することができ、ユーザに識別される恐れがなくなる
等極めて効果的である。
【図面の簡単な説明】
第１図は本発明の一実施例に係る製造番号の表示方法を
示す構成図、第２図および第３図はそれぞれ本発明の他
の実施例を示す構成図である。 １１・・・半導体素子、１４・・・ボンディングワイヤ
、１５〜２１・・・インナーリード 出願人代理人　弁理士　鈴江武彦

Claims (1)

    【特許請求の範囲】
  1. 外部取出しリードに連結したインナーリード部に、半導
    体素子の製造過程の経過を示す製造番号を、ワイヤボン
    ディングにより表示したことを特徴とする半導体装置。
JP58169875A 1983-09-14 1983-09-14 半導体装置 Granted JPS6062131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58169875A JPS6062131A (ja) 1983-09-14 1983-09-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58169875A JPS6062131A (ja) 1983-09-14 1983-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JPS6062131A true JPS6062131A (ja) 1985-04-10
JPH04594B2 JPH04594B2 (ja) 1992-01-08

Family

ID=15894573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58169875A Granted JPS6062131A (ja) 1983-09-14 1983-09-14 半導体装置

Country Status (1)

Country Link
JP (1) JPS6062131A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231432A (en) * 1991-12-03 1993-07-27 Florida Atlantic University Projector utilizing liquid crystal light-valve and color selection by diffraction
US5500692A (en) * 1992-12-28 1996-03-19 Sony Corporation Image projecting apparatus for producing an image for display on a projection screen
US5680186A (en) * 1990-02-26 1997-10-21 Sharp Kabushiki Kaisha Liquid crystal display device with microlenses having a focal point between a cover layer and the liquid crystal layer's center
JP2009212461A (ja) * 2008-03-06 2009-09-17 Powertech Technology Inc 識別コードの形成方法
TWI381463B (zh) * 2008-01-04 2013-01-01 Powertech Technology Inc 打線機台辨識編碼之形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680186A (en) * 1990-02-26 1997-10-21 Sharp Kabushiki Kaisha Liquid crystal display device with microlenses having a focal point between a cover layer and the liquid crystal layer's center
US5231432A (en) * 1991-12-03 1993-07-27 Florida Atlantic University Projector utilizing liquid crystal light-valve and color selection by diffraction
US5500692A (en) * 1992-12-28 1996-03-19 Sony Corporation Image projecting apparatus for producing an image for display on a projection screen
TWI381463B (zh) * 2008-01-04 2013-01-01 Powertech Technology Inc 打線機台辨識編碼之形成方法
JP2009212461A (ja) * 2008-03-06 2009-09-17 Powertech Technology Inc 識別コードの形成方法

Also Published As

Publication number Publication date
JPH04594B2 (ja) 1992-01-08

Similar Documents

Publication Publication Date Title
JPS6062131A (ja) 半導体装置
JP2595962B2 (ja) 半導体装置
JPH06163642A (ja) 導電膜の貼着状態の良否判定方法
JPS5817640A (ja) 半導体装置
KR100400699B1 (ko) 와이어 본딩 방법 및 장치
JPH056659Y2 (ja)
KR940004147B1 (ko) Tab형 반도체 패키지
US7360716B2 (en) Method of determining at least one marking element on a substrate
JP2832618B2 (ja) プリント配線板の配線経路を形成するための各データの表示方法
JPH067401Y2 (ja) チップマウンタ用データ作成装置
JP3424483B2 (ja) 半田付け外観検査における検査枠設定方法及び検査枠設定装置
KR950010017Y1 (ko) 디바이스의 라트넘버 표시장치
JPH05114009A (ja) ワイヤボンデイング位置座標作成方法
KR100224708B1 (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
JPH0817248A (ja) 品番表示テープを備えたワイヤハーネス及びワイヤハーネスの品番検査方法
JPH03148153A (ja) 半導体素子のトリミング方法
JPS60224257A (ja) 厚膜ｉｃに於ける抵抗体トリミング方法
JPS61156839A (ja) 半導体装置
JPH0294539A (ja) 集積回路装置
JPS62208172A (ja) 印刷抵抗による閉ル−プのカツト処理方法
JPH03261156A (ja) 半導体装置
JPH0650712B2 (ja) 半導体装置の製造方法
JPH01238030A (ja) 半導体集積回路の端子番号表示方法
JPH0471247A (ja) 半導体ウエハの試験方法
JPH01255969A (ja) 論理回路の表示装置及び表示方法