JPS62208172A - 印刷抵抗による閉ル−プのカツト処理方法 - Google Patents
印刷抵抗による閉ル−プのカツト処理方法Info
- Publication number
- JPS62208172A JPS62208172A JP61050391A JP5039186A JPS62208172A JP S62208172 A JPS62208172 A JP S62208172A JP 61050391 A JP61050391 A JP 61050391A JP 5039186 A JP5039186 A JP 5039186A JP S62208172 A JPS62208172 A JP S62208172A
- Authority
- JP
- Japan
- Prior art keywords
- closed loop
- wiring
- terminal
- data
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 19
- 238000003672 processing method Methods 0.000 title 1
- 238000001514 detection method Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 8
- 244000309464 bull Species 0.000 abstract 1
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 235000006732 Torreya nucifera Nutrition 0.000 description 2
- 244000111306 Torreya nucifera Species 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、厚膜混成ＩＣ基板等の配置配線パターンにお
ける設計ルールチェックに係り、特に印刷抵抗による閉
ループを検出し、それをカットする方法に関する。
ける設計ルールチェックに係り、特に印刷抵抗による閉
ループを検出し、それをカットする方法に関する。
第２図は厚膜混成ＩＣ基板等における従来の印刷抵抗に
よる閉ループ検出の一実施例である。
よる閉ループ検出の一実施例である。
第２図（イ）は回路設計が終了した回路図を回路図入力
システムに入力した結果をディスプレイ上に表示したも
のであり、Ｖｃは電源電圧、Ｖ。
システムに入力した結果をディスプレイ上に表示したも
のであり、Ｖｃは電源電圧、Ｖ。
はアーク電圧、Ｒ１＝ Ｒｓ８は印刷抵抗、Ｃ五〜Ｇ８
はコンデンサ、Ｔ工〜Ｔａはトランジスタである。
はコンデンサ、Ｔ工〜Ｔａはトランジスタである。
第２図（ロ）は上記回路図をもとに自動検出した印刷抵
抗による閉ループを構成する印刷抵抗をリスト形式に表
現したもので、抵抗Ｒ１、Ｒｚ 。
抗による閉ループを構成する印刷抵抗をリスト形式に表
現したもので、抵抗Ｒ１、Ｒｚ 。
Ｒｅ 、 Ｒ７、Ｒｔｏ、 Ｒ１１が連鎖的に結ばれて
閉ループを構成していることを表わしている。
閉ループを構成していることを表わしている。
厚膜混成ＩＣ！Ｇ板等では、印刷抵抗値を所定の範囲に
入れるため配置配線パターンに対しトリミングを行う、
この時、印刷抵抗が連鎖的につながり複数の印刷抵抗で
閉ループを形成していると正しい抵抗値を測定できない
、そこで配置配線パターンを作成するときは閉ループが
できないように部品端子を物理的に２分し、その部分で
閉ループがカットされるように配線をする必要がある。
入れるため配置配線パターンに対しトリミングを行う、
この時、印刷抵抗が連鎖的につながり複数の印刷抵抗で
閉ループを形成していると正しい抵抗値を測定できない
、そこで配置配線パターンを作成するときは閉ループが
できないように部品端子を物理的に２分し、その部分で
閉ループがカットされるように配線をする必要がある。
このため、閉ループを検出しそれを表示する方法、部品
端子をカットする方法が必要になる。
端子をカットする方法が必要になる。
従来の閉ループを検出しそれを表示する方法は、回路図
上で閉ループを構成する抵抗群を検出し。
上で閉ループを構成する抵抗群を検出し。
それをリスト形式に表現するものであり、配置配線パタ
ーン上で閉ループを検出しそれを表示するものではない
。
ーン上で閉ループを検出しそれを表示するものではない
。
したがって配置配線パターンを作成するときは、回路図
上で求めた閉ループを構成する抵抗群をもとに、配置配
線パターン上でカットすべき部品端子を人手で決め、そ
の端子を人手でカットする方法をとっていたため、カッ
トすべき部品端子の位置決めに多くの時間がかかり、さ
らに人手により誤りが入りやすいという欠点があった。
上で求めた閉ループを構成する抵抗群をもとに、配置配
線パターン上でカットすべき部品端子を人手で決め、そ
の端子を人手でカットする方法をとっていたため、カッ
トすべき部品端子の位置決めに多くの時間がかかり、さ
らに人手により誤りが入りやすいという欠点があった。
また１作成した配置配線パターンにおいてすべての閉ル
ープがカットされているかどうかを検証するのも人手の
ため多くの時間がかかり、さらに人手による誤りが入り
やすいという欠点があった。
ープがカットされているかどうかを検証するのも人手の
ため多くの時間がかかり、さらに人手による誤りが入り
やすいという欠点があった。
本発明の目的は、人手による誤りが入り難い印刷抵抗に
よる閉ループのカット処理方法を提供することにある。
よる閉ループのカット処理方法を提供することにある。
上記目的は、部品配置データ、端子間接続データ、端子
間配線路データが格納された記憶部から該部品配置デー
タ、端子間接続データおよび端子間配線路データを読み
出し、厚膜混成ＩＣ基板等の配置配線状態と設計ルール
チェック結果を表示部へ表示する配置配線パターン表示
システムにおいて、上記記憶部から部品配置データと端
子間接続データを読出し、同電位端子を結んだとき印刷
抵抗でできる閉ループを検出し、この結果を上記表示部
へ表示せしめる配線前閉ループ検出処理部と、上記印刷
抵抗による閉ループを部品端子部分子″’／）′Ｌ、・
′″０結果を−ｆ″２表示部゛７示れ９る端子カット処
理部により、配線前の印刷抵抗による閉ループを自動的
にカットすることにより、達成される。
間配線路データが格納された記憶部から該部品配置デー
タ、端子間接続データおよび端子間配線路データを読み
出し、厚膜混成ＩＣ基板等の配置配線状態と設計ルール
チェック結果を表示部へ表示する配置配線パターン表示
システムにおいて、上記記憶部から部品配置データと端
子間接続データを読出し、同電位端子を結んだとき印刷
抵抗でできる閉ループを検出し、この結果を上記表示部
へ表示せしめる配線前閉ループ検出処理部と、上記印刷
抵抗による閉ループを部品端子部分子″’／）′Ｌ、・
′″０結果を−ｆ″２表示部゛７示れ９る端子カット処
理部により、配線前の印刷抵抗による閉ループを自動的
にカットすることにより、達成される。
配線前においては印刷抵抗による閉ループを自動的に検
出し、かつ部品端子部分で自動的にカットする。このた
め１人手で部品端子をカットする必要がないのでカット
の誤りが発生しない。
出し、かつ部品端子部分で自動的にカットする。このた
め１人手で部品端子をカットする必要がないのでカット
の誤りが発生しない。
さらに配線後においては印刷抵抗による閉ループを配線
路上で自動的に検出する。このため、配線路上での閉ル
ープ検出ミスが発生しない。
路上で自動的に検出する。このため、配線路上での閉ル
ープ検出ミスが発生しない。
以下図面を参照してこの発明の一実施例について説明す
る。
る。
第３図は配線前における印刷抵抗による閉ループの自動
カットに関する一実施例であり、Ｒ１〜Ｒ１ａは印刷抵
抗を、Ｃｘ−Ｃａはコンデンサ、Ｔ五〜Ｔａはトランジ
スタを表わしている。第３図（イ）は部品配置後の表示
であり、第３図（ロ）は第３図（イ）について検出した
閉ループを構成する印刷抵抗を斜線で塗りつぶし、かつ
その閉ループを実線で表示したものである。また第３図
（ハ）は第３図（ロ）に対しコンデンサＣ１゜Ｃδの端
子をカットした結果を表わしている。
カットに関する一実施例であり、Ｒ１〜Ｒ１ａは印刷抵
抗を、Ｃｘ−Ｃａはコンデンサ、Ｔ五〜Ｔａはトランジ
スタを表わしている。第３図（イ）は部品配置後の表示
であり、第３図（ロ）は第３図（イ）について検出した
閉ループを構成する印刷抵抗を斜線で塗りつぶし、かつ
その閉ループを実線で表示したものである。また第３図
（ハ）は第３図（ロ）に対しコンデンサＣ１゜Ｃδの端
子をカットした結果を表わしている。
第４図は配線後における印刷抵抗による閉ループの自動
検出に関する一実施例であり、各記号の説明は第３図と
同じである。第４図（イ）は配置配線状態を表示したも
のであり、第４図（ロ）は第４図（イ）に関して閉ルー
プを検出し、閉ループを構成する抵抗群、配線路２部品
端子群を斜線で塗りつぶして表示したものである。
検出に関する一実施例であり、各記号の説明は第３図と
同じである。第４図（イ）は配置配線状態を表示したも
のであり、第４図（ロ）は第４図（イ）に関して閉ルー
プを検出し、閉ループを構成する抵抗群、配線路２部品
端子群を斜線で塗りつぶして表示したものである。
第３図及び第４図は第２図の回路図をもとに作成したも
のである。
のである。
第１図は、この発明に基づく配置配線パターンを表示す
るための構成図の一実施例である。第１図においてＬＰ
ＤＳは配置配線パターン表示システム、ＤＡは大記憶装
置、ＤＰＬは表示装置であり、また大記憶装！ＤＡ中の
ＤＡＰＡＲＴは部品配置データ、ＤＡＣＯＮＴは端子間
接続データ、 ＤＡＬＩＮＥは端子゛澗配線路データ、
配置配線パターン表示システム中のＤＡＩＯはファイル
人出部、ＬＡＹＰＲは配置配は端子カット処理部、ＡＦ
ＬＰは配線後閉ループ検出処理部、表示装置ＤＰＬ中の
ＣＲＴは表示ブラウン管、ＴＢＬはタブレット、ＤＰＬ
Ｃはコンソールである。
るための構成図の一実施例である。第１図においてＬＰ
ＤＳは配置配線パターン表示システム、ＤＡは大記憶装
置、ＤＰＬは表示装置であり、また大記憶装！ＤＡ中の
ＤＡＰＡＲＴは部品配置データ、ＤＡＣＯＮＴは端子間
接続データ、 ＤＡＬＩＮＥは端子゛澗配線路データ、
配置配線パターン表示システム中のＤＡＩＯはファイル
人出部、ＬＡＹＰＲは配置配は端子カット処理部、ＡＦ
ＬＰは配線後閉ループ検出処理部、表示装置ＤＰＬ中の
ＣＲＴは表示ブラウン管、ＴＢＬはタブレット、ＤＰＬ
Ｃはコンソールである。
第１図において、利用者はタブレットＴＢＬ、あるいは
コンソールＤＰＬＣより配置状態表示指令を発信する。
コンソールＤＰＬＣより配置状態表示指令を発信する。
配置配線パターン表示システムＬＰＤＳ中のファイル入
出力部ＤＡＩ○はこの指令に従い、厚膜混成ＩＣ基板に
関する部品配置データＤＡＰＡＲＴと端子間接続データ
ＤＡＣＯＮＴ、端子間配線路データＤＡＬＩＮ［Ｅを読
込む。配置配線データ処理部ＬＡＹＰＲは以上の読込ま
れたデータをもとに、表示要求された配置状態をディス
プレイ入出力ＤＰＬＩＯを経て表示装置ＤＰＬの表示用
ＣＲＴに第３図（イ）のように描画する。そこで、印刷
抵抗による閉ループ探査命令をタブレットＴＢＬあるい
はコンソールＤＰＬＣより与えると、配線前閉ループ検
出処理部ＦＲＬＰは、端子間接続データをもとに連鎖的
つながり関係にある印刷抵抗をグループ化し、各グルー
プの中で閉ループを構成する印刷抵抗を抽出し、その印
刷抵抗の配置座標を部品配置データより算出して第３図
（ロ）に示すように該当する抵抗を斜線で塗りつぶす。
出力部ＤＡＩ○はこの指令に従い、厚膜混成ＩＣ基板に
関する部品配置データＤＡＰＡＲＴと端子間接続データ
ＤＡＣＯＮＴ、端子間配線路データＤＡＬＩＮ［Ｅを読
込む。配置配線データ処理部ＬＡＹＰＲは以上の読込ま
れたデータをもとに、表示要求された配置状態をディス
プレイ入出力ＤＰＬＩＯを経て表示装置ＤＰＬの表示用
ＣＲＴに第３図（イ）のように描画する。そこで、印刷
抵抗による閉ループ探査命令をタブレットＴＢＬあるい
はコンソールＤＰＬＣより与えると、配線前閉ループ検
出処理部ＦＲＬＰは、端子間接続データをもとに連鎖的
つながり関係にある印刷抵抗をグループ化し、各グルー
プの中で閉ループを構成する印刷抵抗を抽出し、その印
刷抵抗の配置座標を部品配置データより算出して第３図
（ロ）に示すように該当する抵抗を斜線で塗りつぶす。
さらに端子間接続データをもとに上記印刷抵抗に関し同
電位端子間を第３図（ロ）に示すように実線で結び、配
線前閉ループを表示する。
電位端子間を第３図（ロ）に示すように実線で結び、配
線前閉ループを表示する。
また端子カット指令を与えると端子カット処理部ＴＣＵ
Ｔは、第３図（ロ）に示した配線前閉ループをカットす
るのに最適な印刷抵抗以外の部品端子位置を閉ループの
数だけ算出し、それぞれの部品端子を物理的に２分する
。そして第３図中（ロ）に示した同電位端子間を結ぶ実
線を２分した部品端子を経由するように結びを変更し、
かつ上記同電位を構成する残りの部品端子と２分した部
品端子のいずれか一方を結ぶことにより、第３図（ハ）
に示した端子カット結果を表示することができる。
Ｔは、第３図（ロ）に示した配線前閉ループをカットす
るのに最適な印刷抵抗以外の部品端子位置を閉ループの
数だけ算出し、それぞれの部品端子を物理的に２分する
。そして第３図中（ロ）に示した同電位端子間を結ぶ実
線を２分した部品端子を経由するように結びを変更し、
かつ上記同電位を構成する残りの部品端子と２分した部
品端子のいずれか一方を結ぶことにより、第３図（ハ）
に示した端子カット結果を表示することができる。
ここで端子カットの対象になる部品端子の決め方は次の
ようにする。第３図（ロ）において、閉ループの構成要
素である実線の中で各閉ループ間の共通要素でない実線
で、その実線が示す同電位端子の中に端子カットが可能
なコンデンサやトランジスタ等の個別部品端子が含まれ
ている実線を選択し、その実線の中で上記端子カットが
可能な個別部品端子のひとつを端子カットの対象にする
。
ようにする。第３図（ロ）において、閉ループの構成要
素である実線の中で各閉ループ間の共通要素でない実線
で、その実線が示す同電位端子の中に端子カットが可能
なコンデンサやトランジスタ等の個別部品端子が含まれ
ている実線を選択し、その実線の中で上記端子カットが
可能な個別部品端子のひとつを端子カットの対象にする
。
つぎに第１図において、利用者はタブレットＴＢＬある
いはコンソールＤＰＬＣより配置配線状態表示命令を与
えると、配置配線データ処理部ＬＡＹＰＲは表示要求さ
れた配置配線状態を表示装置ＤＰＬの表示用ＣＲＴ上に
第４図（イ）のように描画する。そこで印刷抵抗による
閉ループ探査命令をタブレットＴＢＬあるいはコンソー
ルＤＰＬＣより与えると、配線後閉ループ検出処理部Ａ
ＦＬＰは第４図（イ）の配置配線パターンをたどり、配
線路を通って印刷抵抗が連鎖的につながり、かつ閉ルー
プを構成している場合には、その閉ループを構成する印
刷抵抗と配線路の部分を斜線で塗りつぶして第４図（ロ
）のように表示する。
いはコンソールＤＰＬＣより配置配線状態表示命令を与
えると、配置配線データ処理部ＬＡＹＰＲは表示要求さ
れた配置配線状態を表示装置ＤＰＬの表示用ＣＲＴ上に
第４図（イ）のように描画する。そこで印刷抵抗による
閉ループ探査命令をタブレットＴＢＬあるいはコンソー
ルＤＰＬＣより与えると、配線後閉ループ検出処理部Ａ
ＦＬＰは第４図（イ）の配置配線パターンをたどり、配
線路を通って印刷抵抗が連鎖的につながり、かつ閉ルー
プを構成している場合には、その閉ループを構成する印
刷抵抗と配線路の部分を斜線で塗りつぶして第４図（ロ
）のように表示する。
以上の説明において、単色表示装置による表示例を示し
たが、多色表示装置を用いて各印刷抵抗、各部品端子や
各配線路等を色分けして表示することも可能であり、こ
の表示法を採用すれば１例えば第４図（ロ）に示した閉
ループを構成する印刷抵抗と配線路を赤で、他の印刷抵
抗や配線路を赤以外の色で表示する等により、更に見や
すい表示にすることも可能である。
たが、多色表示装置を用いて各印刷抵抗、各部品端子や
各配線路等を色分けして表示することも可能であり、こ
の表示法を採用すれば１例えば第４図（ロ）に示した閉
ループを構成する印刷抵抗と配線路を赤で、他の印刷抵
抗や配線路を赤以外の色で表示する等により、更に見や
すい表示にすることも可能である。
本発明の重要事項のひとつにカットすべき部品端子の位
置決めがある。これに関する本実施例の方法は第３図（
ロ）において閉ループの構成要素である実線の中で各閉
ループ間の共通要素でない実線で、その実線が示す同電
位端子の中に端子カッ１−が可能なコンデンサやトラン
ジスタ等の個別部品端子が含まれている実線を選択し、
その実線の中で上記端子カットが可能な個別部品端子の
ひとつを端子カットの対象にするものである。
置決めがある。これに関する本実施例の方法は第３図（
ロ）において閉ループの構成要素である実線の中で各閉
ループ間の共通要素でない実線で、その実線が示す同電
位端子の中に端子カッ１−が可能なコンデンサやトラン
ジスタ等の個別部品端子が含まれている実線を選択し、
その実線の中で上記端子カットが可能な個別部品端子の
ひとつを端子カットの対象にするものである。
技術課題の第１は端子カットが可能な実線の選択法であ
り、第２は選択された実線の中でカットすべき部品端子
の決定法である。
り、第２は選択された実線の中でカットすべき部品端子
の決定法である。
最適解は電気的特性、物理的特性、製造条件等により一
意的に定まる。
意的に定まる。
本発明によれば、厚膜混成ＩＣ基板等の配置配線状態と
設計ルールチェック結果を表示部へ表示する配置配線パ
ータン表示システムにおいて、配線前においては印刷抵
抗による閉ループを部品端子部１分で自動的にカットで
き、かつ配線後においては印刷抵抗による閉ループを配
線路上で自動的に検出できるので、部品端子のカットに
要する作業時間と配線路上で閉ループの有無を検証する
作業を大巾に低減でき、さらに人手作業に伴う誤りを低
減できる等の効果がある。
設計ルールチェック結果を表示部へ表示する配置配線パ
ータン表示システムにおいて、配線前においては印刷抵
抗による閉ループを部品端子部１分で自動的にカットで
き、かつ配線後においては印刷抵抗による閉ループを配
線路上で自動的に検出できるので、部品端子のカットに
要する作業時間と配線路上で閉ループの有無を検証する
作業を大巾に低減でき、さらに人手作業に伴う誤りを低
減できる等の効果がある。
第１図は本発明の一実施例構成図、第２図は従来の印刷
抵抗による閉ループ検出の一実施例を示す図、第３図は
配線前における印刷抵抗による閉ループの自動カットに
関する一実施例を示す図、第４図は配線後における印刷
抵抗による閉ループの自動検出に関する一実施例を示す
図である。 ＬＰＤＳ・・・配置配線パターン表示システム、ＤＡ・
・・大記憶装置、ＤＰＬ・・・表示装置、ＴＣＵＴ・・
・端＄１ ロ 第２目 （イフ （ロ） Ｒ１ｔ Ｒ２７Ｒ（ｔ Ｊ２７ ｔ ＲＩＯ１ＲＩＩ茅
３ 口 （イノ （口Ｊ （ハ） 茅４ 図 （イノ くロノ
抵抗による閉ループ検出の一実施例を示す図、第３図は
配線前における印刷抵抗による閉ループの自動カットに
関する一実施例を示す図、第４図は配線後における印刷
抵抗による閉ループの自動検出に関する一実施例を示す
図である。 ＬＰＤＳ・・・配置配線パターン表示システム、ＤＡ・
・・大記憶装置、ＤＰＬ・・・表示装置、ＴＣＵＴ・・
・端＄１ ロ 第２目 （イフ （ロ） Ｒ１ｔ Ｒ２７Ｒ（ｔ Ｊ２７ ｔ ＲＩＯ１ＲＩＩ茅
３ 口 （イノ （口Ｊ （ハ） 茅４ 図 （イノ くロノ
Claims (1)
- 【特許請求の範囲】 １、部品配置データ、端子間接続データ、端子間配線路
データが格納された記憶部から該部品配置データ、端子
間接続データおよび端子間配線路データを読出し、厚膜
混成ＩＣ基板等の配置配線状態と設計ルールチェック結
果を表示部へ表示する配置配線パターン表示システムに
おいて、上記記憶部から部品配置データと端子間接続デ
ータを読出し、同電位端子を結んだとき印刷抵抗ででき
る閉ループを検出し、この結果を上記表示部へ表示せし
める配線前閉ループ検出処理部と、上記印刷抵抗による
閉ループを部品端子部分でカットし、この結果を上記表
示部へ表示せしめる端子カット処理部により、配線前の
印刷抵抗による閉ループを自動的にカットすることを特
徴とした印刷抵抗による閉ループのカット処理方法。 ２、特許請求の範囲において、上記記憶部から部品配置
データ、端子間接続データおよび端子間配線路データを
読出し、印刷抵抗による閉ループを配線路上で求め、そ
の結果を上記表示部へ表示せしめる配線後閉ループ検出
処理部により、配線後の印刷抵抗による閉ループを配線
路上で自動的に検出することを特徴とした印刷抵抗によ
る閉ループの検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050391A JPS62208172A (ja) | 1986-03-10 | 1986-03-10 | 印刷抵抗による閉ル−プのカツト処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050391A JPS62208172A (ja) | 1986-03-10 | 1986-03-10 | 印刷抵抗による閉ル−プのカツト処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62208172A true JPS62208172A (ja) | 1987-09-12 |
Family
ID=12857572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61050391A Pending JPS62208172A (ja) | 1986-03-10 | 1986-03-10 | 印刷抵抗による閉ル−プのカツト処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62208172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267778A (ja) * | 1988-04-20 | 1989-10-25 | Toshiba Corp | Ｌｓｉレイアウト表示装置 |
-
1986
- 1986-03-10 JP JP61050391A patent/JPS62208172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267778A (ja) * | 1988-04-20 | 1989-10-25 | Toshiba Corp | Ｌｓｉレイアウト表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62208172A (ja) | 印刷抵抗による閉ル−プのカツト処理方法 | |
| CN116612077A (zh) | 一种电路板检测方法及系统 | |
| US20020138227A1 (en) | Data computation apparatus and method for using the data computation apparatus for adjustment of electronic controller | |
| CN114283138A (zh) | 显示屏缺陷标记方法、装置、电子设备及存储介质 | |
| CN107656187A (zh) | 一种差分线路测试信息确定方法及设备 | |
| JPH11282895A (ja) | 電気系ｃａｄネットデータ検証方法および電気系ｃａｄネットデータ検証プログラムを記録した媒体 | |
| US6081657A (en) | Method of locating and representing circuit elements of an electronic circuit for the functional testing of the circuit | |
| US20050275423A1 (en) | System and method for checking a layout of circuit traces on a PCB | |
| JPH04285845A (ja) | 検査装置 | |
| JPH04111074A (ja) | 論理回路実装設計の基板回路配線処理装置 | |
| JP7278981B2 (ja) | クロストークチェック装置 | |
| JP3349314B2 (ja) | 回路基板の製造方法 | |
| JPH03263270A (ja) | 平衡配線表示システム | |
| JP2000155768A (ja) | 配線経路表示方法 | |
| JP2847972B2 (ja) | 配線状態表示装置 | |
| JPH04238578A (ja) | インタラクティブな配置修正方式 | |
| CN117669479A (zh) | Pcb走线设计检测方法、装置、终端设备和存储介质 | |
| CN109657254A (zh) | 校正电路板上信号线布局的系统及方法 | |
| JPH02207342A (ja) | シミュレーション結果表示装置 | |
| JPH0749896A (ja) | 自動配置配線方法および自動配置配線装置 | |
| JPH05159020A (ja) | 集積回路の設計情報表示装置 | |
| JPS63177269A (ja) | 設計支援システム | |
| JPH01162946A (ja) | 障害データの編集方法 | |
| JPH04243484A (ja) | 部品配置決定方式 | |
| JPH03123057A (ja) | レイアウトパターン検証方法 |