JPH04238578A - インタラクティブな配置修正方式 - Google Patents
インタラクティブな配置修正方式Info
- Publication number
- JPH04238578A JPH04238578A JP3006107A JP610791A JPH04238578A JP H04238578 A JPH04238578 A JP H04238578A JP 3006107 A JP3006107 A JP 3006107A JP 610791 A JP610791 A JP 610791A JP H04238578 A JPH04238578 A JP H04238578A
- Authority
- JP
- Japan
- Prior art keywords
- block
- pin pair
- line length
- pin
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002452 interceptive effect Effects 0.000 title claims description 8
- 238000012937 correction Methods 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 claims description 2
- 238000002715 modification method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 11
- 230000005484 gravity Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ及びプリント基板
等のインタラクティブな配置修正方式に関する。
等のインタラクティブな配置修正方式に関する。
【０００２】
【従来の技術】従来、この種のインタラクティブな配置
修正方式では、線長制限に違反したネットに接続するブ
ロックを探し、そのブロックの配置移動を行う。その際
、移動先の目安としてブロックに接続しているネットの
総配線長が短くなるように重心位置を表示する方法があ
るが、特定のピンペアの線長制限を満たす様な配置位置
を示す方法はなかった。
修正方式では、線長制限に違反したネットに接続するブ
ロックを探し、そのブロックの配置移動を行う。その際
、移動先の目安としてブロックに接続しているネットの
総配線長が短くなるように重心位置を表示する方法があ
るが、特定のピンペアの線長制限を満たす様な配置位置
を示す方法はなかった。
【０００３】図７は従来法による配置修正の一例を示す
。線長制限に違反するネットを調べ、その内から違反ピ
ンペア３０４を検出し、それに接続するブロック１０５
，１０１のうちブロック１０５を配置修正する場合を考
える。ブロック１０５の修正の指標として重心位置８０
１が表示される。しかし、重心位置のみの表示であり、
移動先の選択の許容範囲がわからないため、配置修正後
、再度違反ピンペアの線長をチェックしなければならな
い。
。線長制限に違反するネットを調べ、その内から違反ピ
ンペア３０４を検出し、それに接続するブロック１０５
，１０１のうちブロック１０５を配置修正する場合を考
える。ブロック１０５の修正の指標として重心位置８０
１が表示される。しかし、重心位置のみの表示であり、
移動先の選択の許容範囲がわからないため、配置修正後
、再度違反ピンペアの線長をチェックしなければならな
い。
【０００４】
【発明が解決しようとする課題】上述した従来の修正方
式では、線長制限に違反しているネットを有するブロッ
クやブロック同士の位置関係が不明瞭であるという欠点
がある。
式では、線長制限に違反しているネットを有するブロッ
クやブロック同士の位置関係が不明瞭であるという欠点
がある。
【０００５】また、ブロックの配置を修正する際の指標
が重心位置のみであるため、ネットの総線長を尺度とし
た配置修正位置しか判断できず、インタラクティブに配
置を修正するには、許容範囲が認め難いという欠点があ
る。
が重心位置のみであるため、ネットの総線長を尺度とし
た配置修正位置しか判断できず、インタラクティブに配
置を修正するには、許容範囲が認め難いという欠点があ
る。
【０００６】
【課題を解決するための手段】本発明のインタラクティ
ブな配置修正方式は、ＬＳＩ及びプリント基板等の配置
設計における配置単位となるブロックのインタラクティ
ブな配置修正を行うために、配置情報を格納する配置情
報記憶手段と、線長制限情報を格納する線長制限情報記
憶手段と、配置結果及びピンペアの前記線長制限情報を
読み込む前記線長制限情報及び配置情報の入力手段と、
線長制限に違反しているピンペアを検出する違反ピンペ
ア検出手段と、前記違反ピンペアのソース側のブロック
を強調表示させる違反ピンペアブロック表示手段と、表
示されたブロックのうちインタラクティブに指定された
ブロックの前記違反ピンペアのソースピンを表示させる
ブロック内ソースピン表示手段と、表示された前記ソー
スピンのうちインタラクティブに指定されたひとつの前
記ソースピンからその接続先のロード側のブロックへの
接続をピンペア毎に表示しかつ前記違反ピンペアとその
ロード側のブロックとを強調色で表示する接続情報表示
手段と、前記違反ピンペアの線長許容範囲を円状で表示
させる線長許容範囲表示手段と、ブロックをインタラク
ティブに配置修正する配置修正手段と、配置移動したブ
ロックと接続のあるネットのピンペア毎の線長チェック
を行う修正ブロックピンペア線長チェック手段と、配置
結果を出力する配置結果出力手段と、前記各手段に係わ
るインタラクティブ指示を制御する制御手段とを備える
。
ブな配置修正方式は、ＬＳＩ及びプリント基板等の配置
設計における配置単位となるブロックのインタラクティ
ブな配置修正を行うために、配置情報を格納する配置情
報記憶手段と、線長制限情報を格納する線長制限情報記
憶手段と、配置結果及びピンペアの前記線長制限情報を
読み込む前記線長制限情報及び配置情報の入力手段と、
線長制限に違反しているピンペアを検出する違反ピンペ
ア検出手段と、前記違反ピンペアのソース側のブロック
を強調表示させる違反ピンペアブロック表示手段と、表
示されたブロックのうちインタラクティブに指定された
ブロックの前記違反ピンペアのソースピンを表示させる
ブロック内ソースピン表示手段と、表示された前記ソー
スピンのうちインタラクティブに指定されたひとつの前
記ソースピンからその接続先のロード側のブロックへの
接続をピンペア毎に表示しかつ前記違反ピンペアとその
ロード側のブロックとを強調色で表示する接続情報表示
手段と、前記違反ピンペアの線長許容範囲を円状で表示
させる線長許容範囲表示手段と、ブロックをインタラク
ティブに配置修正する配置修正手段と、配置移動したブ
ロックと接続のあるネットのピンペア毎の線長チェック
を行う修正ブロックピンペア線長チェック手段と、配置
結果を出力する配置結果出力手段と、前記各手段に係わ
るインタラクティブ指示を制御する制御手段とを備える
。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例であるインタラク
ティブな配置修正方式のブロック図を示す。本処理はい
くつかの処理手順から構成され、それらは制御手段１に
よってコントロールされる。まず、線長制限情報・配置
情報入力手段２により、配置情報及び線長制限情報を読
み込み、それぞれ配置情報記憶手段１１及び線長制限情
報記憶手段１２に格納する。次に、違反ピンペア検出手
段３より、線長制限に違反しているピンペアを抽出し、
そのピンペアのソース側のブロックを違反ピンペアブロ
ック表示手段４により強調表示させる。表示されたブロ
ックの中から対象としたいブロックを選択する。選択さ
れたブロックについて、ブロック内ソースピン表示手段
５より、違反ピンペアのソースピンを表示し、その中か
らひとつのソースピンが選択されたら、そのピンからの
接続関係をピンペア毎に表示し、かつ違反ピンペアとそ
のロード側のブロックを強調色で表示する（接続情報表
示手段６）。ここで、配置修正するブロックを違反ピン
ペアのソース側またはロード側のブロックのどちらかひ
とつから選択する。次に、線長許容範囲表示手段７によ
り、選択されなかったブロックを中心にして線長の許容
範囲を円で表示する。この情報を基に配置修正手段８を
用いてブロックの配置を修正し、配置情報記憶手段１１
に修正後の情報を格納する。次に、修正したブロックに
ついて全ピンペアが線長制限に違反しているかどうか、
修正ブロックピンペア線長チェック手段９においてチェ
ックを行ない、違反ピンペアが検出された場合、違反ピ
ンペアブロック表示手段４に戻る。全ての違反ブロック
の強調表示がなくなり、配置修正が終了したならば、配
置結果出力手段１０により配置結果情報を出力する。
ティブな配置修正方式のブロック図を示す。本処理はい
くつかの処理手順から構成され、それらは制御手段１に
よってコントロールされる。まず、線長制限情報・配置
情報入力手段２により、配置情報及び線長制限情報を読
み込み、それぞれ配置情報記憶手段１１及び線長制限情
報記憶手段１２に格納する。次に、違反ピンペア検出手
段３より、線長制限に違反しているピンペアを抽出し、
そのピンペアのソース側のブロックを違反ピンペアブロ
ック表示手段４により強調表示させる。表示されたブロ
ックの中から対象としたいブロックを選択する。選択さ
れたブロックについて、ブロック内ソースピン表示手段
５より、違反ピンペアのソースピンを表示し、その中か
らひとつのソースピンが選択されたら、そのピンからの
接続関係をピンペア毎に表示し、かつ違反ピンペアとそ
のロード側のブロックを強調色で表示する（接続情報表
示手段６）。ここで、配置修正するブロックを違反ピン
ペアのソース側またはロード側のブロックのどちらかひ
とつから選択する。次に、線長許容範囲表示手段７によ
り、選択されなかったブロックを中心にして線長の許容
範囲を円で表示する。この情報を基に配置修正手段８を
用いてブロックの配置を修正し、配置情報記憶手段１１
に修正後の情報を格納する。次に、修正したブロックに
ついて全ピンペアが線長制限に違反しているかどうか、
修正ブロックピンペア線長チェック手段９においてチェ
ックを行ない、違反ピンペアが検出された場合、違反ピ
ンペアブロック表示手段４に戻る。全ての違反ブロック
の強調表示がなくなり、配置修正が終了したならば、配
置結果出力手段１０により配置結果情報を出力する。
【０００９】図２はブロックの配置と接続情報を表示し
た一例である。同図において、本発明の配置修正を行う
場合について説明する。ブロック１０１はブロック１０
２，１０３，１０４，１０５との間にピンペア３０１，
３０２，３０３，３０４がある。また、ブロック１０５
はピンペア４０１によってブロック１０６と接続してい
る。その他にブロック２０１はピンペア５０１，５０２
でブロック２０２，２０３と接続している。違反ピンペ
ア検出手段（図１中の３）において、ピンペア３０２，
３０４，５０２が違反ピンペアとして検出された場合を
考える。検出された上記ピンペアのソース側のブロック
１０１，２０１が強調表示され、ブロック１０１を選択
すると、図３の様にブロック１０１内の違反ピンペアの
ソースピン６０１，６０２が表示される。次に、ソース
ピン６０１を選択すると、そのピンペアからの全ピンペ
アが表示され、かつ違反ピンペア３０４とそれに接続す
るブロック１０５が図４に示す様に強調表示される。
た一例である。同図において、本発明の配置修正を行う
場合について説明する。ブロック１０１はブロック１０
２，１０３，１０４，１０５との間にピンペア３０１，
３０２，３０３，３０４がある。また、ブロック１０５
はピンペア４０１によってブロック１０６と接続してい
る。その他にブロック２０１はピンペア５０１，５０２
でブロック２０２，２０３と接続している。違反ピンペ
ア検出手段（図１中の３）において、ピンペア３０２，
３０４，５０２が違反ピンペアとして検出された場合を
考える。検出された上記ピンペアのソース側のブロック
１０１，２０１が強調表示され、ブロック１０１を選択
すると、図３の様にブロック１０１内の違反ピンペアの
ソースピン６０１，６０２が表示される。次に、ソース
ピン６０１を選択すると、そのピンペアからの全ピンペ
アが表示され、かつ違反ピンペア３０４とそれに接続す
るブロック１０５が図４に示す様に強調表示される。
【００１０】次に、配置修正のためにブロック１０５を
選択すると、選択されなかったブロック１０１のソース
ピン６０１を中心に線長許容範囲が図５の様に表示され
る。これらの表示を基にブロック１０５の配置修正を行
った結果を図６に示す。この時、ブロック１０５からの
ピンペア４０１について線長制限を満たすかどうかのチ
ェックを行い、違反している場合は、配置修正を試みる
。
選択すると、選択されなかったブロック１０１のソース
ピン６０１を中心に線長許容範囲が図５の様に表示され
る。これらの表示を基にブロック１０５の配置修正を行
った結果を図６に示す。この時、ブロック１０５からの
ピンペア４０１について線長制限を満たすかどうかのチ
ェックを行い、違反している場合は、配置修正を試みる
。
【００１１】
【発明の効果】以上説明したように本発明によれば、線
長制限のあるブロックの配置修正を行う場合、線長制限
に違反するピンペア，ブロック及びソースピンを表示す
ることにより、違反ピンペア及びブロック位置関係が一
目でわかる。また、線長許容範囲を表示することにより
、最適な場所への配置修正が容易にできる。
長制限のあるブロックの配置修正を行う場合、線長制限
に違反するピンペア，ブロック及びソースピンを表示す
ることにより、違反ピンペア及びブロック位置関係が一
目でわかる。また、線長許容範囲を表示することにより
、最適な場所への配置修正が容易にできる。
【図１】本発明の一実施例を示す構成図である。
【図２】本発明による配置修正の一例を示す。
【図３】本発明による配置修正過程の一例を示す。
【図４】本発明による配置修正過程の一例を示す。
【図５】本発明による配置修正過程の一例を示す。
【図６】本発明による配置修正結果の一例を示す。
【図７】従来法による配置修正の一例を示す。
１ 制御手段
２ 線長制限情報・配置情報入力手段３
違反ピンペア検出手段 ４ 違反ピンペアブロック表示手段５ ブ
ロック内ソースピン表示手段６ 接続情報表示手
段 ７ 線長許容範囲表示手段 ８ 配置修正手段 ９ 修正ブロックピンペア線長チェック手段１０
配置結果出力手段 １１ 配置情報記憶手段 １２ 線長制限情報記憶手段 １０１〜１０６，２０１〜２０３ ブロック３０
１〜３０３，４０１，５０１〜５０２ ピンペア
６０１，６０２ ソースピン ７０１ 線長許容範囲 ８０１ 重心位置
違反ピンペア検出手段 ４ 違反ピンペアブロック表示手段５ ブ
ロック内ソースピン表示手段６ 接続情報表示手
段 ７ 線長許容範囲表示手段 ８ 配置修正手段 ９ 修正ブロックピンペア線長チェック手段１０
配置結果出力手段 １１ 配置情報記憶手段 １２ 線長制限情報記憶手段 １０１〜１０６，２０１〜２０３ ブロック３０
１〜３０３，４０１，５０１〜５０２ ピンペア
６０１，６０２ ソースピン ７０１ 線長許容範囲 ８０１ 重心位置
Claims (1)
- 【請求項１】 ＬＳＩ及びプリント基板等の配置設計
における配置単位となるブロックのインタラクティブな
配置修正を行うために、配置情報を格納する配置情報記
憶手段と、線長制限情報を格納する線長制限情報記憶手
段と、配置結果及びピンペアの前記線長制限情報を読み
込む前記線長制限情報及び配置情報の入力手段と、線長
制限に違反しているピンペアを検出する違反ピンペア検
出手段と、前記違反ピンペアのソース側のブロックを強
調表示させる違反ピンペアブロック表示手段と、表示さ
れたブロックのうちインタラクティブに指定されたブロ
ックの前記違反ピンペアのソースピンを表示させるブロ
ック内ソースピン表示手段と、表示された前記ソースピ
ンのうちインタラクティブに指定されたひとつの前記ソ
ースピンからその接続先のロード側のブロックへの接続
をピンペア毎に表示しかつ前記違反ピンペアとそのロー
ド側のブロックとを強調色で表示する接続情報表示手段
と、前記違反ピンペアの線長許容範囲を円状で表示させ
る線長許容範囲表示手段と、ブロックをインタラクティ
ブに配置修正する配置修正手段と、配置移動したブロッ
クと接続のあるネットのピンペア毎の線長チェックを行
う修正ブロックピンペア線長チェック手段と、配置結果
を出力する配置結果出力手段と、前記各手段に係わるイ
ンタラクティブ指示を制御する制御手段と、を備えるこ
とを特徴とするインタラクティブな配置修正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006107A JPH04238578A (ja) | 1991-01-23 | 1991-01-23 | インタラクティブな配置修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006107A JPH04238578A (ja) | 1991-01-23 | 1991-01-23 | インタラクティブな配置修正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04238578A true JPH04238578A (ja) | 1992-08-26 |
Family
ID=11629280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006107A Pending JPH04238578A (ja) | 1991-01-23 | 1991-01-23 | インタラクティブな配置修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04238578A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06162142A (ja) * | 1992-11-18 | 1994-06-10 | Nec Corp | ブロック配置修正装置 |
| WO1998012655A1 (fr) * | 1996-09-17 | 1998-03-26 | Hitachi, Ltd. | Procede de configuration d'un circuit integre a semi-conducteur |
-
1991
- 1991-01-23 JP JP3006107A patent/JPH04238578A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06162142A (ja) * | 1992-11-18 | 1994-06-10 | Nec Corp | ブロック配置修正装置 |
| WO1998012655A1 (fr) * | 1996-09-17 | 1998-03-26 | Hitachi, Ltd. | Procede de configuration d'un circuit integre a semi-conducteur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5787268A (en) | Interactive circuit designing apparatus | |
| JPH11126215A (ja) | 遅延解析結果表示装置 | |
| JPH04238578A (ja) | インタラクティブな配置修正方式 | |
| US7076739B2 (en) | Data computation apparatus and method for using the data computation apparatus for adjustment of electronic controller | |
| US5515527A (en) | Method and system for measuring branch passing coverage in microprogram by use of memories for holding program addresses of instructions currently and latest executed for use in logic simulator | |
| JP3000715B2 (ja) | 対話形部品配置設計方式 | |
| JP2912132B2 (ja) | 寸法線記入方式 | |
| JP2646830B2 (ja) | インタラクティブな配置修正方式 | |
| JPH04256182A (ja) | 対話形式による配置修正方式 | |
| JPH05108757A (ja) | インタラクテイブｃａｄシステム | |
| JPH05216961A (ja) | ブロック配置修正方式 | |
| JPH04279976A (ja) | インタラクティブな配置修正方式 | |
| JPH0831112B2 (ja) | 対話型ｌｓｉピンフロアプランナ | |
| JPH0756980A (ja) | ライブラリ検証装置 | |
| JP2560608B2 (ja) | マイクロプログラムチェックシステム | |
| KR920003280B1 (ko) | 트리거 콘트롤 로직 | |
| JPH05312906A (ja) | シミュレーション装置 | |
| JP2009032298A (ja) | 電気回路図自動生成装置 | |
| JPS6363068B2 (ja) | ||
| JPH06187221A (ja) | 文書処理システム | |
| JPS62208172A (ja) | 印刷抵抗による閉ル−プのカツト処理方法 | |
| JPH05159020A (ja) | 集積回路の設計情報表示装置 | |
| JPH06162142A (ja) | ブロック配置修正装置 | |
| JPH04373076A (ja) | 対話形設計システムにおける配置修正方式 | |
| JPS63167972A (ja) | 接続順序決定方式 |