JPH05216961A - ブロック配置修正方式 - Google Patents
ブロック配置修正方式Info
- Publication number
- JPH05216961A JPH05216961A JP4047815A JP4781592A JPH05216961A JP H05216961 A JPH05216961 A JP H05216961A JP 4047815 A JP4047815 A JP 4047815A JP 4781592 A JP4781592 A JP 4781592A JP H05216961 A JPH05216961 A JP H05216961A
- Authority
- JP
- Japan
- Prior art keywords
- voltage drop
- error
- block
- information
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電圧降下エラーを回避する際に、設計者の負
担を軽減する。 【構成】 ブロックライブラリ情報およびブロックの論
理接続情報，配置情報，配線情報等を読み込む手段２
と、電圧降下エラーを起こしているネットを検出する電
圧降下エラー検出手段３と、ネットのエラーピンがその
領域内に存在すれば電圧降下エラーが起こらないことを
保証できる領域を算出する手段４と、この手段４により
求めた電圧降下許容領域内でエラーピンの属するブロッ
クを配置修正することのできる位置を検出する手段５
と、その配置修正可能位置にこのブロックを自動的に配
置修正する手段６と、以上の各手段を制御する制御手段
１とからなる。
担を軽減する。 【構成】 ブロックライブラリ情報およびブロックの論
理接続情報，配置情報，配線情報等を読み込む手段２
と、電圧降下エラーを起こしているネットを検出する電
圧降下エラー検出手段３と、ネットのエラーピンがその
領域内に存在すれば電圧降下エラーが起こらないことを
保証できる領域を算出する手段４と、この手段４により
求めた電圧降下許容領域内でエラーピンの属するブロッ
クを配置修正することのできる位置を検出する手段５
と、その配置修正可能位置にこのブロックを自動的に配
置修正する手段６と、以上の各手段を制御する制御手段
１とからなる。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩまたはプリント基
板等におけるブロックの配置修正方式に関するものであ
る。
板等におけるブロックの配置修正方式に関するものであ
る。
【０００２】
【従来の技術】従来は電圧降下エラーについて、エラー
ネットおよびピンペアを検出し、そのエラー情報の出力
のみを行っていた。（参考文献：「論理装置のＣＡＤ」
情報処理学会昭和５６年３月２０日発行）
ネットおよびピンペアを検出し、そのエラー情報の出力
のみを行っていた。（参考文献：「論理装置のＣＡＤ」
情報処理学会昭和５６年３月２０日発行）
【０００３】
【発明が解決しようとする課題】上述したように従来の
方法では、エラー情報の表示しか行われず、適切な配置
修正位置を決定するには、設計者の経験と工数を要する
という課題があった。
方法では、エラー情報の表示しか行われず、適切な配置
修正位置を決定するには、設計者の経験と工数を要する
という課題があった。
【０００４】
【課題を解決するための手段】本発明のブロック配置修
正方式は、ＬＳＩ，プリント基板等の配置単位となるブ
ロックの配置改良方式において、少なくともブロックラ
イブラリ情報およびブロックの論理接続情報，配置情
報，配線情報を読み込む情報入力手段と、電圧降下エラ
ーを起こしているネットを検出する電圧降下エラー検出
手段と、この電圧降下エラー検出手段により検出された
ネットのエラーピンがその領域内に存在すれば電圧降下
エラーが起こらないことを保証できる領域を算出する電
圧降下許容領域算出手段と、この電圧降下許容領域算出
手段により求めた電圧降下許容領域内でエラーピンの属
するブロックを配置修正することのできる位置を検出す
る配置修正可能位置検出手段と、この配置修正可能位置
検出手段により得られた配置修正可能位置にこのブロッ
クを自動的に配置修正する自動配置修正手段と、上記情
報入力手段と上記電圧降下エラー検出手段および上記電
圧降下許容領域算出手段ならびに上記配置修正可能位置
検出手段と上記自動配置修正手段を制御する制御手段を
備えるものである。
正方式は、ＬＳＩ，プリント基板等の配置単位となるブ
ロックの配置改良方式において、少なくともブロックラ
イブラリ情報およびブロックの論理接続情報，配置情
報，配線情報を読み込む情報入力手段と、電圧降下エラ
ーを起こしているネットを検出する電圧降下エラー検出
手段と、この電圧降下エラー検出手段により検出された
ネットのエラーピンがその領域内に存在すれば電圧降下
エラーが起こらないことを保証できる領域を算出する電
圧降下許容領域算出手段と、この電圧降下許容領域算出
手段により求めた電圧降下許容領域内でエラーピンの属
するブロックを配置修正することのできる位置を検出す
る配置修正可能位置検出手段と、この配置修正可能位置
検出手段により得られた配置修正可能位置にこのブロッ
クを自動的に配置修正する自動配置修正手段と、上記情
報入力手段と上記電圧降下エラー検出手段および上記電
圧降下許容領域算出手段ならびに上記配置修正可能位置
検出手段と上記自動配置修正手段を制御する制御手段を
備えるものである。
【０００５】
【作用】本発明においては、電圧降下エラーを回避する
際に、電圧降下を起こさない配置修正先の指標を算出
し、この指標に基づいて自動的に配置修正を行うように
する。
際に、電圧降下を起こさない配置修正先の指標を算出
し、この指標に基づいて自動的に配置修正を行うように
する。
【０００６】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。この図１において、２はブロック図の大きさ，端
子位置，出力電圧等のブロックライブラリ情報およびブ
ロックの論理接続情報，配置情報，配線情報等を読み込
む情報入力手段、３は電圧降下エラーを起こしているネ
ットを検出する電圧降下エラー検出手段、４はこの電圧
降下エラー検出手段３により検出されたネットのエラー
ピンがその領域内に存在すれば電圧降下エラーが起こら
ないことを保証できる領域を算出する電圧降下許容領域
算出手段、５はこの電圧降下許容領域算出手段４により
求めた電圧降下許容領域内でエラーピンの属するブロッ
クを配置修正することのできる位置を検出する配置修正
可能位置検出手段、６はこの配置修正可能位置検出手段
５により得られた配置修正可能位置にこのブロックを自
動的に配置修正する自動配置修正手段、１はこれら情報
入力手段２と電圧降下エラー検出手段３および電圧降下
許容領域算出手段４ならびに配置修正可能位置検出手段
５と自動配置修正手段６を制御する制御部である。７は
配置情報を示し、８は配線情報、９はブロックの論理接
続情報、１０はブロックライブラリ情報を示す。
ある。この図１において、２はブロック図の大きさ，端
子位置，出力電圧等のブロックライブラリ情報およびブ
ロックの論理接続情報，配置情報，配線情報等を読み込
む情報入力手段、３は電圧降下エラーを起こしているネ
ットを検出する電圧降下エラー検出手段、４はこの電圧
降下エラー検出手段３により検出されたネットのエラー
ピンがその領域内に存在すれば電圧降下エラーが起こら
ないことを保証できる領域を算出する電圧降下許容領域
算出手段、５はこの電圧降下許容領域算出手段４により
求めた電圧降下許容領域内でエラーピンの属するブロッ
クを配置修正することのできる位置を検出する配置修正
可能位置検出手段、６はこの配置修正可能位置検出手段
５により得られた配置修正可能位置にこのブロックを自
動的に配置修正する自動配置修正手段、１はこれら情報
入力手段２と電圧降下エラー検出手段３および電圧降下
許容領域算出手段４ならびに配置修正可能位置検出手段
５と自動配置修正手段６を制御する制御部である。７は
配置情報を示し、８は配線情報、９はブロックの論理接
続情報、１０はブロックライブラリ情報を示す。
【０００７】図２ないし図４は図１の動作説明に供する
説明図である。そして、図２はゲートアレイの下地上で
の配置修正を行うブロック図で、１１はチップ、Ｂ１０
１〜Ｂ１１３はブロック、Ｎ２０１〜Ｎ２０８はネット
である。図３は電圧降下エラーを起こしているネットＮ
２０２の電圧降下許容範囲を表している。この図３にお
いて図２と同一符号のものは相当部分を示し、ＳＰ０
１，ＳＰ０２はソースピン、ＬＰ０１，ＬＰ０２，ＬＰ
０３はロードピン、ＡＲＥＡ１はネットＮ２０２の電圧
降下許容領域である。図４は電圧降下エラーを起こして
いるネットＮ２０２のロードピンを含むブロックＢ１０
６を自動配置修正した結果を表している。この図４にお
いて図２および図３と同一符号のものは相当部分を示
し、ＰはロードピンＬＰ０１の存在する座標、Ｘはブロ
ックＢ１０６の配置修正可能な座標である。
説明図である。そして、図２はゲートアレイの下地上で
の配置修正を行うブロック図で、１１はチップ、Ｂ１０
１〜Ｂ１１３はブロック、Ｎ２０１〜Ｎ２０８はネット
である。図３は電圧降下エラーを起こしているネットＮ
２０２の電圧降下許容範囲を表している。この図３にお
いて図２と同一符号のものは相当部分を示し、ＳＰ０
１，ＳＰ０２はソースピン、ＬＰ０１，ＬＰ０２，ＬＰ
０３はロードピン、ＡＲＥＡ１はネットＮ２０２の電圧
降下許容領域である。図４は電圧降下エラーを起こして
いるネットＮ２０２のロードピンを含むブロックＢ１０
６を自動配置修正した結果を表している。この図４にお
いて図２および図３と同一符号のものは相当部分を示
し、ＰはロードピンＬＰ０１の存在する座標、Ｘはブロ
ックＢ１０６の配置修正可能な座標である。
【０００８】つぎに図１に示す実施例の動作を図２ない
し図４を参照して説明する。まず、情報入力手段２によ
り配置情報７，配線情報８，ブロックの論理接続情報９
およびブロックライブラリ情報１０を入力する。そし
て、この配線情報８とブロックライブラリ情報１０を基
に電圧降下エラー検出手段３により電圧降下エラーを起
こしているネットを検出する。この電圧降下エラー検出
手段３により検出された違反ネット全てについて、以下
の処理を繰り返し行う。電圧降下許容領域算出手段４に
より違反ネット内のソースピンの位置と供給電流量およ
び配線抵抗等から、違反ネット内のロードピンがその領
域内に存在すれば、電圧降下エラーが起こらないことを
保証する領域を算出する。配置修正可能位置検出手段５
により違反ネット内のロードピンが電圧降下許容領域算
出手段４により算出された領域内に存在するように、こ
のロードピンの属するブロックを仮配置修正し、ブロッ
クの重なりや下地との適合等について調べ、このロード
ピンの属するブロックの配置修正先を検出する。そし
て、配置修正可能位置検出手段５により配置修正先が検
出されれば、自動配置修正手段６によりこのロードピン
の属するブロックを配置修正する。ここで、配置修正先
が検出されなければこのブロックの配置修正は行われな
い。
し図４を参照して説明する。まず、情報入力手段２によ
り配置情報７，配線情報８，ブロックの論理接続情報９
およびブロックライブラリ情報１０を入力する。そし
て、この配線情報８とブロックライブラリ情報１０を基
に電圧降下エラー検出手段３により電圧降下エラーを起
こしているネットを検出する。この電圧降下エラー検出
手段３により検出された違反ネット全てについて、以下
の処理を繰り返し行う。電圧降下許容領域算出手段４に
より違反ネット内のソースピンの位置と供給電流量およ
び配線抵抗等から、違反ネット内のロードピンがその領
域内に存在すれば、電圧降下エラーが起こらないことを
保証する領域を算出する。配置修正可能位置検出手段５
により違反ネット内のロードピンが電圧降下許容領域算
出手段４により算出された領域内に存在するように、こ
のロードピンの属するブロックを仮配置修正し、ブロッ
クの重なりや下地との適合等について調べ、このロード
ピンの属するブロックの配置修正先を検出する。そし
て、配置修正可能位置検出手段５により配置修正先が検
出されれば、自動配置修正手段６によりこのロードピン
の属するブロックを配置修正する。ここで、配置修正先
が検出されなければこのブロックの配置修正は行われな
い。
【０００９】つぎに、図２に示すようなゲートアレイの
下地上での配置および配線結果に対して、電圧降下エラ
ーを無くすような配置修正を行う場合を例に説明する。
配線結果である全てのネットＮ２０１〜Ｎ２０８のそれ
ぞれのピンペアについて、配線長と配線抵抗およびソー
スピンからの供給電流量等を調べ、電圧降下エラーネッ
トを検出する。ここで、ネットＮ２０２，Ｎ２０４が電
圧降下エラーとして検出されたとする。まず、電圧降下
エラーネットＮ２０２のエラーロードピンＬＰ０１が属
しているブロックＢ１０６が配置対象となる。つぎに、
電圧降下許容領域は、例えば、電圧降下エラーネット内
ソースピンからの供給電流量と配線抵抗から求められる
電圧降下の面から見た線長制限に、更に分岐数等も考慮
して配線長制限指標を求め、電圧降下エラーネット内ソ
ースピンの座標はそのままで、ソースピンから仮配線し
た配線のマンハッタン長が、その配線長制限指標を越え
ないような領域を算出することによって求める。
下地上での配置および配線結果に対して、電圧降下エラ
ーを無くすような配置修正を行う場合を例に説明する。
配線結果である全てのネットＮ２０１〜Ｎ２０８のそれ
ぞれのピンペアについて、配線長と配線抵抗およびソー
スピンからの供給電流量等を調べ、電圧降下エラーネッ
トを検出する。ここで、ネットＮ２０２，Ｎ２０４が電
圧降下エラーとして検出されたとする。まず、電圧降下
エラーネットＮ２０２のエラーロードピンＬＰ０１が属
しているブロックＢ１０６が配置対象となる。つぎに、
電圧降下許容領域は、例えば、電圧降下エラーネット内
ソースピンからの供給電流量と配線抵抗から求められる
電圧降下の面から見た線長制限に、更に分岐数等も考慮
して配線長制限指標を求め、電圧降下エラーネット内ソ
ースピンの座標はそのままで、ソースピンから仮配線し
た配線のマンハッタン長が、その配線長制限指標を越え
ないような領域を算出することによって求める。
【００１０】いま、電圧降下エラーネットＮ２０２の電
圧降下許容領域は、図３のＡＲＥＡ１に示すように算出
されたとする。この電圧降下許容領域ＡＲＥＡ１内の座
標から、任意の１座標Ｐを選び、ブロックＢ１０６内の
エラーロードピンＬＰ０１がその座標Ｐ上に配置される
ように、ブロックＢ１０６を仮配置修正する。このと
き、ブロックＢ１０６が他のブロックと重なっていない
か、配置禁止領域にかかっていないか、下地と適合する
か等についてしらべ、これらの配置条件を全て満たして
いれば、ブロックＢ１０６の配置位置を、配置修正可能
位置Ｘとして検出する。そして、配置条件の中で満たし
ていないものが存在すれば、座標Ｐを電圧降下許容領域
ＡＲＥＡ１内の別の座標として、同様の処理を行う。こ
の処理は、配置可能位置が検出されるまで、または電圧
降下許容領域ＡＲＥＡ１内の全ての座標について調べる
まで繰り返される。
圧降下許容領域は、図３のＡＲＥＡ１に示すように算出
されたとする。この電圧降下許容領域ＡＲＥＡ１内の座
標から、任意の１座標Ｐを選び、ブロックＢ１０６内の
エラーロードピンＬＰ０１がその座標Ｐ上に配置される
ように、ブロックＢ１０６を仮配置修正する。このと
き、ブロックＢ１０６が他のブロックと重なっていない
か、配置禁止領域にかかっていないか、下地と適合する
か等についてしらべ、これらの配置条件を全て満たして
いれば、ブロックＢ１０６の配置位置を、配置修正可能
位置Ｘとして検出する。そして、配置条件の中で満たし
ていないものが存在すれば、座標Ｐを電圧降下許容領域
ＡＲＥＡ１内の別の座標として、同様の処理を行う。こ
の処理は、配置可能位置が検出されるまで、または電圧
降下許容領域ＡＲＥＡ１内の全ての座標について調べる
まで繰り返される。
【００１１】つぎに、図４に示すように、ブロックＢ１
０６を配置修正可能位置Ｘに自動的に配置修正する。こ
こで、配置修正可能位置Ｘを検出できなかった場合に
は、ブロックＢ１０６は、元の位置に配置されたまま配
置修正を行わない。そして、配置修正が行われる場合、
配置修正対象ブロックに接続しているネットは削除され
る。ネットＮ２０２は移動時に削除されるが、再び配線
された場合に、電圧降下エラーを起こさない範囲で配線
される。次の電圧降下エラーネットＮ２０４について
も、同様に電圧降下許容領域の算出を行い、その領域内
にエラーロードピンＬＰ０２が収まるようにブロックＢ
１０８を自動配置修正する。
０６を配置修正可能位置Ｘに自動的に配置修正する。こ
こで、配置修正可能位置Ｘを検出できなかった場合に
は、ブロックＢ１０６は、元の位置に配置されたまま配
置修正を行わない。そして、配置修正が行われる場合、
配置修正対象ブロックに接続しているネットは削除され
る。ネットＮ２０２は移動時に削除されるが、再び配線
された場合に、電圧降下エラーを起こさない範囲で配線
される。次の電圧降下エラーネットＮ２０４について
も、同様に電圧降下許容領域の算出を行い、その領域内
にエラーロードピンＬＰ０２が収まるようにブロックＢ
１０８を自動配置修正する。
【００１２】
【発明の効果】以上説明したように本発明は、電圧降下
エラーを回避する際に、電圧降下を起こさない配置修正
先の指標を算出し、この指標に基づいて、自動的に配置
修正を行うようにしたので、設計者の負担が軽減される
という効果を有する。
エラーを回避する際に、電圧降下を起こさない配置修正
先の指標を算出し、この指標に基づいて、自動的に配置
修正を行うようにしたので、設計者の負担が軽減される
という効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作説明に供する説明図である。
【図３】図１の動作説明に供する説明図である。
【図４】図１の動作説明に供する説明図である。
１ 制御手段 ２ 情報入力手段 ３ 電圧降下エラー検出手段 ４ 電圧降下許容領域算出手段 ５ 配置修正可能位置検出手段 ６ 自動配置修正手段 ７ 配置情報 ８ 配線情報 ９ ブロックの論理接続情報 １０ ブロックライブラリ情報
Claims (1)
- 【請求項１】 ＬＳＩ，プリント基板等の配置単位とな
るブロックの配置改良方式において、少なくともブロッ
クライブラリ情報およびブロックの論理接続情報，配置
情報，配線情報を読み込む情報入力手段と、電圧降下エ
ラーを起こしているネットを検出する電圧降下エラー検
出手段と、この電圧降下エラー検出手段により検出され
たネットのエラーピンがその領域内に存在すれば電圧降
下エラーが起こらないことを保証できる領域を算出する
電圧降下許容領域算出手段と、この電圧降下許容領域算
出手段により求めた電圧降下許容領域内でエラーピンの
属するブロックを配置修正することのできる位置を検出
する配置修正可能位置検出手段と、この配置修正可能位
置検出手段により得られた配置修正可能位置にこのブロ
ックを自動的に配置修正する自動配置修正手段と、前記
情報入力手段と前記電圧降下エラー検出手段および前記
電圧降下許容領域算出手段ならびに前記配置修正可能位
置検出手段と前記自動配置修正手段を制御する制御手段
を備えることを特徴とするブロック配置修正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047815A JPH05216961A (ja) | 1992-02-05 | 1992-02-05 | ブロック配置修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047815A JPH05216961A (ja) | 1992-02-05 | 1992-02-05 | ブロック配置修正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216961A true JPH05216961A (ja) | 1993-08-27 |
Family
ID=12785859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047815A Pending JPH05216961A (ja) | 1992-02-05 | 1992-02-05 | ブロック配置修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216961A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6799310B2 (en) | 2002-03-13 | 2004-09-28 | Fujitsu Limited | Integrated circuit layout method and program for mitigating effect due to voltage drop of power supply wiring |
| JP2007140708A (ja) * | 2005-11-15 | 2007-06-07 | Ricoh Co Ltd | 半導体集積回路の設計方法及び製造方法 |
| JP2013045211A (ja) * | 2011-08-23 | 2013-03-04 | Hitachi Ltd | プリント基板設計支援装置およびプリント基板設計支援プログラム |
-
1992
- 1992-02-05 JP JP4047815A patent/JPH05216961A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6799310B2 (en) | 2002-03-13 | 2004-09-28 | Fujitsu Limited | Integrated circuit layout method and program for mitigating effect due to voltage drop of power supply wiring |
| JP2007140708A (ja) * | 2005-11-15 | 2007-06-07 | Ricoh Co Ltd | 半導体集積回路の設計方法及び製造方法 |
| JP2013045211A (ja) * | 2011-08-23 | 2013-03-04 | Hitachi Ltd | プリント基板設計支援装置およびプリント基板設計支援プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6378121B2 (en) | Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor | |
| US6732338B2 (en) | Method for comprehensively verifying design rule checking runsets | |
| JP2800527B2 (ja) | フロアプラン装置 | |
| US7013247B2 (en) | Method of designing forms of cable clamp and cables using three-dimensional CAD system, and computer readable storage medium storing relevant processes | |
| JPH05216961A (ja) | ブロック配置修正方式 | |
| CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
| US20040143806A1 (en) | Wiring diagram verifying method, program, and apparatus | |
| JPH04186866A (ja) | 半導体装置における電源線の配線方法及び電源配線決定装置 | |
| JPH05108757A (ja) | インタラクテイブｃａｄシステム | |
| US7979821B2 (en) | Method of verifying semiconductor integrated circuit and design program | |
| JPH06124320A (ja) | インタラクティブなブロック配置修正方式 | |
| JP2000133718A (ja) | 配線容量改善支援装置、配線容量改善支援方法および配線容量改善支援プログラムを記録した媒体 | |
| JPH09148441A (ja) | レイアウト検証方法および装置 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2646828B2 (ja) | 配置修正方式 | |
| JP3363066B2 (ja) | 論理回路検証装置 | |
| JP3117908B2 (ja) | ガードリング設計装置 | |
| JP2646830B2 (ja) | インタラクティブな配置修正方式 | |
| JP2753001B2 (ja) | 半導体集積回路装置の設計変更方法 | |
| JP2921873B2 (ja) | 配線容量算出装置 | |
| JP4480868B2 (ja) | プリント基板における部品の配置の計算方法、その装置およびコンピュータ読み取り可能な記録媒体 | |
| JP2005284826A (ja) | 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム | |
| JPH02113370A (ja) | 論理回路図作成方法 | |
| JPH04111073A (ja) | ブロック配置装置 | |
| JPH0243682A (ja) | 回路デバッグ方式 |