JP2646828B2 - 配置修正方式 - Google Patents

配置修正方式

Info

Publication number
JP2646828B2
JP2646828B2 JP2268537A JP26853790A JP2646828B2 JP 2646828 B2 JP2646828 B2 JP 2646828B2 JP 2268537 A JP2268537 A JP 2268537A JP 26853790 A JP26853790 A JP 26853790A JP 2646828 B2 JP2646828 B2 JP 2646828B2
Authority
JP
Japan
Prior art keywords
net
virtual
wiring length
virtual wiring
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2268537A
Other languages
English (en)
Other versions
JPH04148277A (ja
Inventor
香名 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2268537A priority Critical patent/JP2646828B2/ja
Publication of JPH04148277A publication Critical patent/JPH04148277A/ja
Application granted granted Critical
Publication of JP2646828B2 publication Critical patent/JP2646828B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSI(Large Scale Integrated circuit)
およびプリント基板等のレイアウト設計においてブロッ
クの配置を修正する配置修正方式に関する。
〔従来の技術〕
従来、この種の配置修正方式では、ある仮想配線長制
限違反ネット(仮想配線長の制限値を違反しているネッ
ト)についての違反を回避するようにブロックの配置が
修正された場合に、その仮想配線長制限違反ネットの違
反を回避することができたか否かということのみが配置
修正後に確認(チェック)されていた。
すなわち、配置修正後にその仮想配線長制限違反ネッ
ト以外のネットについての仮想配線長制限違反の有無を
調べるためには、仮想配線長制限違反ネットの検出処理
を再度行わなければならなかった。
〔発明が解決しようとする課題〕
上述した従来の配置修正方式では、ある制限長違反ネ
ットについての違反を回避するようにブロックの配置が
修正された場合にその配置修正後にその仮想配線長制限
違反ネット以外のネットについての仮想配線長制限違反
の有無を確認するために仮想配線長制限違反ネットの検
出処理を再度行う必要があるので、その確認のために多
くの工数を要するという欠点がある。
また、仮想配線長制限違反ネットの検出処理で1つの
ネットについてしか仮想配線長制限違反であるか否かを
確認することができないので、二次的な仮想配線長制限
違反の起こる可能性が常に存在するという欠点がある。
本発明の目的は、上述の点に鑑み、インタラクティブ
にブロックの配置を修正することにより、ある仮想配線
長制限違反ネットに係る配置修正対象ブロックの配置修
正による二次的な仮想配線長制限違反の発生を少ない工
数で防ぐことができる配置修正方式(インタラクティブ
な配置修正方式)を提供することにある。
〔課題を解決するための手段〕
本発明の配置修正方式は、LSIおよびプリント基板等
のレイアウト設計におけるブロックの配置の修正を行う
配置修正方式において、配置情報に基づいてブロックを
画面上に表示するブロック表示手段と、指定ネットの仮
想配線長の制限値を付与する仮想配線長制限付与手段
と、ネットの仮想配線長を算出する仮想配線長算出手段
と、前記仮想配線長制限付与手段により付与された仮想
配線長の制限値および前記仮想配線長算出手段により算
出された仮想配線長を用いて仮想配線長制限違反ネット
を検出する仮想配線長制限違反ネット検出手段と、配置
修正対象ブロックの配置をインタラクティブに修正する
インタラクティブ配置修正手段と、配置修正対象ブロッ
クに接続するネットを全て検出するネット検出手段と、
前記インタラクティブ配置修正手段による配置修正を反
映して前記ネット検出手段により検出されたネットの仮
想配線長の制限値および仮想配線長を画面に表示する仮
想配線長表示手段と、前記ネット検出手段により検出さ
れたネットの画面への表示および前記仮想配線長制限違
反ネット検出手段により検出された仮想配線長制限違反
ネットの画面への強調表示を行うネット表示手段と、前
記ブロック表示手段,前記仮想配線長制限付与手段,前
記仮想配線長算出手段,前記仮想配線長制限違反ネット
検出手段,前記インタラクティブ配置修正手段,前記ネ
ット検出手段,前記仮想配線長表示手段および前記ネッ
ト表示手段を制御する制御手段とを有する。
〔作用〕
本発明の配置修正方式では、ブロック表示手段が配置
情報に基づいてブロックを画面上に表示し、仮想配線長
制限付与手段が指定ネットの仮想配線長の制限値を付与
し、仮想配線長算出手段がネットの仮想配線長を算出
し、仮想配線長制限違反ネット検出手段が仮想配線長制
限付与手段により付与された仮想配線長の制限値および
仮想配線長算出手段により算出された仮想配線長を用い
て仮想配線長制限違反ネットを検出し、インタラクティ
ブ配置修正手段が配置修正対象ブロックの配置をインタ
ラクティブに修正し、ネット検出手段が配置修正対象ブ
ロックに接続するネットを全て検出し、仮想配線長表示
手段がインタラクティブ配置修正手段による配置修正を
反映してネット検出手段により検出されたネットの仮想
配線長の制限値および仮想配線長を画面に表示し、ネッ
ト表示手段がネット検出手段により検出されたネットの
画面への表示および仮想配線長制限違反ネット検出手段
により検出された仮想配線長制限違反ネットの画面への
強調表示を行い、制御手段がブロック表示手段,仮想配
線長制限付与手段,仮想配線長算出手段,仮想配線長制
限違反ネット検出手段,インタラクティブ配置修正手
段,ネット検出手段,仮想配線長表示手段およびネット
表示手段を制御する。
〔実施例〕
次に、本発明について図面を参照して詳細に説明す
る。
第1図は、本発明の配置修正方式の一実施例の構成を
示すブロック図である。本実施例の配置修正方式は、制
御手段1と、ブロック表示手段2と、仮想配線長制限付
与手段3と、仮想配線長算出手段4と、仮想配線長制限
違反ネット検出手段5と、ネット表示手段6と、インタ
ラクティブ配置修正手段7と、ネット検出手段8と、仮
想配線長表示手段9と、配置情報記憶手段10と、接続情
報記憶手段11と、表示装置12とを含んで構成されてい
る。
次に、このように構成された本実施例の配置修正方式
の動作について説明する。
以下に説明する各手段の動作は制御手段1の制御に基
づいて行われるが、以下の説明においては制御手段1に
よる制御には言及しない。
初期配置状態からブロックの配置を修正する際には、
設計者からの指示に基づき、仮想配線長制限付与手段3
は指定ネット(仮想配線長の制限違反をチェックすべき
ものとして指定されているネット)の仮想配線長の制限
値を付与する。
ブロック表示手段2は、配置情報記憶手段10内の配置
情報(ブロックの大きさや位置等のブロックの配置に関
する情報)を用いて既配置ブロック(その時点において
配置されているブロック)を表示装置12の画面上に表示
する。
仮想配線長算出手段4は、配置情報記憶手段10内の配
置情報および接続情報記憶手段11内の接続情報(ブロッ
ク間のネット(接続関係)に関する情報)を用いて、既
配置ブロック間のネットに仮想配線(一定の手法で行う
仮想的な配線)を想定し、各仮想配線について仮想配線
長を算出する。
仮想配線長制限違反ネット検出手段5は、仮想線長制
限付与手段3により付与された仮想配線長の制限値と仮
想配線長算出手段4により算出された仮想配線長とを比
較して、仮想配線長制限違反ネットを検出する。
ネット表示手段6は、仮想配線長制限違反ネット検出
手段5により検出された仮想配線長制限違反ネットを表
示装置12の画面上で強調表示する。
この仮想配線長制限違反ネットの強調表示に基づき、
設計者はインタラクティブ配置修正手段7に配置修正に
関する指示(配置修正対象ブロックの選択およびその移
動先(配置修正先)の指示等)を与える。
インタラクティブ配置修正手段7は、設計者からの指
示に基づき、配置修正対象ブロックの配置修正を行う。
この配置修正において、ネット検出手段8は、配置情
報記憶手段10内の配置情報および接続情報記憶手段11内
の接続情報を用いて、配置修正対象ブロックと既配置ブ
ロックとの間にあるネットを全て検出する。また、ネッ
ト表示手段6は、ネット検出手段8により検出されたネ
ットを表示装置12の画面上に表示する。さらに、ブロッ
ク表示手段2は、ネット検出手段8により検出されたネ
ットによって配置修正対象ブロックと接続しているブロ
ックを強調表示する。
仮想配線長表示手段9は、ネット検出手段8により検
出されたいくつかのネットについて、ネット毎に仮想配
線長の制限値および配置修正を反映した仮想配線長を表
示する。
仮想配線長制限違反ネット検出手段5は、配置修正位
置が設計者により決定されたときに、ネット検出手段8
により検出されたネットの全てに対して配置修正後の配
置状態で仮想配線長制限違反がないかどうかのチェック
を行う。
このチェックの結果により仮想配線長制限違反ネット
が存在する場合には、ネット表示手段6はその仮想配線
長制限違反ネットを表示装置12の画面上に強調表示す
る。
このような処理が、仮想配線長制限違反ネットがなく
なるまでインタラクティブに繰り返される。
次に、本実施例の配置修正方式の具体的な動作につい
て、第2図(a)〜(e)を参照して説明する(第2図
(a)〜(e))は表示装置12の画面上の表示を示す図
である)。
ここでは、第2図(a)に示すようなゲートアレイの
下地上でのブロックの初期配置状態に対する配置修正が
行われる場合の動作について説明する。
まず、既配置ブロックであるブロック201〜280に関す
るネットの仮想配線が一定の手法(例えば、スタイナツ
リーを用いる手法)により想定され、その仮想配線長が
算出される。
次に、あらかじめネット毎に付与されている仮想配線
長の制限値と初期配置状態における仮想配線長との比較
が全てのネットについて行われ、仮想配線長制限違反ネ
ットが検出される。
ここで、ブロック201とブロック247との間のネットN0
0が仮想配線長制限違反ネットであるものとすると、第
2図(b)に示すようにそのネットN00が強調表示され
る。
この強調表示を契機として、ネットN00の仮想配線長
制限違反を回避するために、ブロック247を配置修正対
象ブロックとする配置修正がインタラクティブに行われ
る。
すなわち、設計者とインタラクティブ配置修正手段7
との間のインタラクティブな操作によりブロック247が
配置修正対象ブロックとして指定されると、第2図
(c)に示すようにブロック247(配置修正対象ブロッ
ク)とネットで接続されている(接続関係にある)ブロ
ック201,219,239,243および251が強調表示される。ま
た、ブロック247とこれらのブロック201,219,239,243お
よび251とを接続するネットN00〜N04が表示される。
次に、第2図(d)に示すように、ネットN0〜N04の
仮想配線長の制限値および実際の仮想配線長がネット表
上の情報として表示される。
このネット表におけるネットN00〜N04に関する表示
は、配置修正対象ブロックであるブロック247の移動と
ともに変化しながら表示される。
ブロック247の配置修正位置が決定されると、ネットN
00〜N04に対して仮想配線長が再計算され、ネット表の
仮想配線長の値が更新され、ネットN00〜N04の新しい仮
想配線長とそれぞれのネットに付与された仮想配線長の
制限値とが比較される。
ここで、第2図(e)に示すように、ブロック247の
配置修正によりネットN04の仮想配線長がネットN04に付
与された仮想配線長の制限値を越えてしまう(違反す
る)場合には、ネットN04が強調表示される。
このような二次的な仮想配線長制限違反ネット(第2
図(e)におけるネットN04のようなネット)がなくな
るまで、以上のような処理が繰り返されて効率的な配置
修正が行われる。
〔発明の効果〕
以上説明したように本発明は、仮想配線長制限違反ネ
ットの違反を回避するためにインタラクティブな配置修
正を行い、その配置修正の際に配置修正対象ブロックに
接続する仮想配線長制限違反ネット以外のネットに対し
てもリアルタイムに仮想配線長制限違反のチェックを行
うことにより、配置修正対象ブロックの配置修正による
二次的な仮想配線長制限違反の発生を少ない工数で防ぐ
ことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、 第2図(a)〜(e)は第1図に示す配置修正方式の具
体的な動作を説明するための図である。 図において、 1……制御手段、2……ブロック表示手段、3……仮想
配線長制限付与手段、4……仮想配線長算出手段、5…
…仮想配線長制限違反ネット検出手段、6……ネット表
示手段、7……インタラクティブ配置修正手段、8……
ネット検出手段、9……仮想配線長表示手段、10……配
置情報記憶手段、11……接続情報記憶手段、12……表示
装置、201〜280……ブロック、N00〜N04……ネットであ
る。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】LSIおよびプリント基板等のレイアウト設
    計におけるブロックの配置の修正を行う配置修正方式に
    おいて、 配置情報に基づいてブロックを画面上に表示するブロッ
    ク表示手段と、 指定ネットの仮想配線長の制限値を付与する仮想配線長
    制限付与手段と、 ネットの仮想配線長を算出する仮想配線長算出手段と、 前記仮想配線長制限付与手段により付与された仮想配線
    長の制限値および前記仮想配線長算出手段により算出さ
    れた仮想配線長を用いて仮想配線長制限違反ネットを検
    出する仮想配線長制限違反ネット検出手段と、 配置修正対象ブロックの配置をインタラクティブに修正
    するインタラクティブ配置修正手段と、 配置修正対象ブロックに接続するネットを全て検出する
    ネット検出手段と、 前記インタラクティブ配置修正手段による配置修正を反
    映して前記ネット検出手段により検出されたネットの仮
    想配線長の制限値および仮想配線長を画面に表示する仮
    想配線長表示手段と、 前記ネット検出手段により検出されたネットの画面への
    表示および前記仮想配線長制限違反ネット検出手段によ
    り検出された仮想配線長制限違反ネットの画面への強調
    表示を行うネット表示手段と、 前記ブロック表示手段,前記仮想配線長制限付与手段,
    前記仮想配線長算出手段,前記仮想配線長制限違反ネッ
    ト検出手段,前記インタラクティブ配置修正手段,前記
    ネット検出手段,前記仮想配線長表示手段および前記ネ
    ット表示手段を制御する制御手段と を有することを特徴とする配置修正方式。
JP2268537A 1990-10-08 1990-10-08 配置修正方式 Expired - Lifetime JP2646828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2268537A JP2646828B2 (ja) 1990-10-08 1990-10-08 配置修正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2268537A JP2646828B2 (ja) 1990-10-08 1990-10-08 配置修正方式

Publications (2)

Publication Number Publication Date
JPH04148277A JPH04148277A (ja) 1992-05-21
JP2646828B2 true JP2646828B2 (ja) 1997-08-27

Family

ID=17459902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2268537A Expired - Lifetime JP2646828B2 (ja) 1990-10-08 1990-10-08 配置修正方式

Country Status (1)

Country Link
JP (1) JP2646828B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738556T2 (de) * 1996-01-08 2009-03-26 Fujitsu Ltd., Kawasaki Interaktiver cad-apparat zum entwerfen des zusammenbaus von logischen schaltungen

Also Published As

Publication number Publication date
JPH04148277A (ja) 1992-05-21

Similar Documents

Publication Publication Date Title
EP0195976B1 (en) Design support method and apparatus therefor
JPH07262241A (ja) プリント板実装設計システム及び方法
JP2646828B2 (ja) 配置修正方式
JP2003345844A (ja) 対話型フロアプランナ装置
JPH06124320A (ja) インタラクティブなブロック配置修正方式
JP2735083B2 (ja) インタラクティブな配置修正方式
JP2646830B2 (ja) インタラクティブな配置修正方式
JP2983368B2 (ja) 配線パターン設計方法および配線パターン設計用cadシステム
JPH04111073A (ja) ブロック配置装置
JP3095307B2 (ja) 電気部品自動配置装置及び電気部品の自動配置方法
JPH04251961A (ja) Cadによる回路ブロックの配置設計方式
JPH05225264A (ja) 設計支援方法およびその装置
JPH05314220A (ja) 配線処理方式
JP2004258756A (ja) 回路部品配置設計方法、及び回路部品配置設計支援装置
JPH03286378A (ja) 図形出力方式
JP2914302B2 (ja) 配線設計の配線制限表示方法
JP2753001B2 (ja) 半導体集積回路装置の設計変更方法
JP3100218B2 (ja) 出力データ項目区切り処理方法
JP3630243B2 (ja) プリント板設計チェック処理装置
JPH05334397A (ja) レイアウト設計支援装置
JP3213486B2 (ja) 配線経路決定方法
JPH04170680A (ja) 対話型配線径路修正装置及びその修正方法
JPH05334399A (ja) 回路配置修正システム
JPH033347A (ja) 配線経路探索方式
JP3076458B2 (ja) 部品配置位置決定装置