JP2004258756A - 回路部品配置設計方法、及び回路部品配置設計支援装置 - Google Patents
回路部品配置設計方法、及び回路部品配置設計支援装置 Download PDFInfo
- Publication number
- JP2004258756A JP2004258756A JP2003046041A JP2003046041A JP2004258756A JP 2004258756 A JP2004258756 A JP 2004258756A JP 2003046041 A JP2003046041 A JP 2003046041A JP 2003046041 A JP2003046041 A JP 2003046041A JP 2004258756 A JP2004258756 A JP 2004258756A
- Authority
- JP
- Japan
- Prior art keywords
- amount
- electromagnetic noise
- wiring
- delay time
- radiated electromagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】配線の放射電磁雑音量だけではなく、遅延時間をも考慮して、放射電磁雑音量及び遅延時間を共に低く抑えつつ、回路部品の配置や配線を効率的に設定する。
【解決手段】演算部３１は配線の放射電磁雑音及び遅延時間を算出し、比較部３２は放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定する。放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返す。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【選択図】図１
【解決手段】演算部３１は配線の放射電磁雑音及び遅延時間を算出し、比較部３２は放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定する。放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返す。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上の各部品が適確に配置される様に回路基板設計等を支援する回路部品配置設計方法及び回路部品配置設計支援装置に関する。
【０００２】
【従来の技術】
この種の従来の技術は、例えば特許文献１に記載されている。ここでは、ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）を用いて、基板上の各部品の配置や配線を設定し、この後に仮想配線長を算出し、仮想配線長及び入力信号特性に基づいて、放射電磁雑音量を算出し、放射電磁雑音量が許容値を超える場合は、放射電磁雑音量を低減するためのノイズフィルタ等を配線に付加してから、各部品の配置や配線を再設定している。
【０００３】
【特許文献１】
特許第２９７０２２０号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の技術では、ノイズフィルタ等を付加することにより放射電磁雑音量が低減されても、このノイズフィルタ等の付加による信号波形の影響が考慮されていなかった。例えば、集積回路素子間を接続する配線にノイズフィルタ等が付加されると、放射電磁雑音量が低減されるものの、これに伴って信号波形が変化する。そして、この信号波形の変化が原因となって、信号伝達の遅延時間が長くなり、集積回路素子のオンオフ動作のタイミングが変動して、集積回路素子の誤動作が発生した。
【０００５】
一方、実際の基板上で各部品の配置や配線を設定した後に、オシロスコープを用いて、信号波形を測定しつつ、放射電磁雑音量等を検証する方法もある。しかしながら、この方法では、各部品の配置や配線が一旦決定されてから、一部の部品の配置や配線が変更されたり、ノイズフィルタ等が付加されたりすることから、これが回路全体に影響を及ぼし、結局は、全ての部品の配置や配線が最初からやり直されることとなり、回路基板設計の効率が悪かった。
【０００６】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、配線の放射電磁雑音量だけではなく、遅延時間をも考慮して、放射電磁雑音量及び遅延時間を共に低く抑えつつ、回路部品の配置や配線を効率的に設定することが可能な回路部品配置設計方法及び回路部品配置設計支援装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の回路部品配置設計方法は、基板上の回路部品の配置位置を入力する第１ステップと、配線の放射電磁雑音量の許容量及び遅延時間の許容量を入力する第２ステップと、入力された回路部品の配置位置、及び予め設定された回路部品の結線情報に基づいて、配線の仮想配線長を取得する第３ステップと、取得された仮想配線長、予め設定された回路部品情報、基板情報、及び入力信号特性に基づいて、配線上の信号波形を算出し、この信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する第４ステップと、算出された遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超える場合は、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を行なう第５ステップとを含み、算出された放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、第３乃至第５ステップを繰り返している。
【０００８】
この様な構成の本発明によれば、配線の放射電磁雑音だけではなく、遅延時間をも算出しており、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返している。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【０００９】
また、本発明においては、ＥＭＩ対策部品は、放射電磁雑音を低減させるために配線に挿入されるか、又は配線とアース間に挿入される。
【００１０】
この様に用いられるＥＭＩ対策部品としては、コンデンサ、インダクタ、フェライトビーズ、抵抗等を１つ以上組み合わせたものがある。
【００１１】
更に、本発明の第５ステップにおいては、算出された放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超える場合は、回路部品の配置変更を行ない、算出された放射電磁雑音量のみが許容量を超える場合は、ＥＭＩ対策部品の挿入又は変更を行ない、算出された遅延時間のみが許容量を超え、ＥＭＩ対策部品が挿入されていない場合は、回路部品の配置変更を行ない、算出された遅延時間のみが許容量を超え、ＥＭＩ対策部品が既に挿入されている場合は、ＥＭＩ対策部品の削除又は変更を行なっている。
【００１２】
一般に、ＥＭＩ対策部品の挿入、削除、又は変更を行なう場合は、放射電磁雑音量と遅延時間がトレードオフの関係にあり、一方が減少すると、他方が増大する。また、回路部品の配置変更を行なう場合は、遅延時間と放射電磁雑音量がトレードオフの関係になく、両方を共に減少させることが可能である。ただし、回路部品の配置変更は、回路全体に影響を及ぼし易い。そこで、放射電磁雑音量及び遅延時間のいずれが許容量を超えているか、またＥＭＩ対策部品が既に挿入されているか否かに応じて、ＥＭＩ対策部品の挿入、削除、又は変更と回路部品の配置変更とを使い分けている。
【００１３】
また、本発明の回路部品配置設計支援装置は、基板上の回路部品の配置位置を入力する回路部品配置入力手段と、配線の放射電磁雑音量の許容量及び遅延時間の許容量を入力する許容量入力手段と、入力された回路部品の配置位置、及び予め設定された回路部品の結線情報に基づいて、配線の仮想配線長を算出する第１演算手段と、算出された仮想配線長、予め設定された回路部品情報、基板情報、及び入力信号特性に基づいて、配線上の信号波形を算出し、この信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する第２演算手段と、算出された放射電磁雑音量もしくは遅延時間がそれぞれの許容量を超えるか否かを判定する判定手段と、この判定結果を表示する表示手段と、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を行なう変更手段とを備えている。
【００１４】
この様な構成の本発明によれば、配線の放射電磁雑音だけではなく、遅延時間をも算出し、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定して、この判定結果を表示している。このため、表示された判定結果を見ながら、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返せば、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【００１５】
また、本発明においては、放射電磁雑音量が許容量を超えたと判定されたときに、該放射電磁雑音量及び許容量を超えた放射電磁雑音の周波数帯域を表示手段に表示させ、遅延時間が許容量を超えたときに、該遅延時間を表示手段に表示させている。
【００１６】
この様な表示により、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を適宜に選択して行なうことができる。
【００１７】
更に、本発明においては、複数のＥＭＩ対策部品情報を記憶する記憶手段を備え、遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えると判定されたときに、記憶手段内の各ＥＭＩ対策部品情報を用いた変更手段による処理と、この処理に引き続く第１演算手段、第２演算手段、及び判定手段による処理とを繰り返し、これにより遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えることがないＥＭＩ対策部品を選択している。
【００１８】
この様に複数のＥＭＩ対策部品情報、つまり複数のＥＭＩ対策部品を予め用意しておき、遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えることがないＥＭＩ対策部品を選択すれば、より適確な対策を施すことができる。
【００１９】
また、本発明においては、回路部品の配置変更に際し、遅延時間が許容量を超えない該回路部品の配置領域と、放射電磁雑音量が許容量を超えない該回路部品の配置領域と、放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超えない該回路部品の配置領域とを求め、これらの配置領域を表示手段に表示させている。
【００２０】
この様な回路部品の配置領域の表示により、回路部品の配置変更を適確に行なうことができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００２２】
図１は、本発明の回路部品配置設計支援装置の第１実施形態を示すブロック図である。本実施形態の回路部品配置設計支援装置は、入力装置１、記憶装置２、データ処理演算装置３、及び表示装置４を備えている。
【００２３】
入力装置１は、情報を入力するために操作されるキーボードやマウス等、あるいは情報を他の情報端末装置から送受するための通信装置等を含む。また、入力装置１は、回路部品の配置位置を入力設定するための回路部品配置部１１、放射電磁雑音の許容量及び遅延時間の許容量を入力設定するための許容量取得部１２、及びＥＭＩ対策部品の挿入、削除、又は変更の指示を入力設定するためのＥＭＩ対策部品変更部１３を備えている。
【００２４】
回路部品配置部１１は、入力装置１で基板上の各回路部品の配置位置を示す情報が入力もしくは受信されると、この入力もしくは受信された情報を部品配置情報２６として記憶装置２に記憶し、この入力もしくは受信された情報に基づいて、部品配置情報２６を更新する。
【００２５】
許容量取得部１２は、入力装置１で放射電磁雑音の許容量及び遅延時間の許容量を示す情報が入力もしくは受信されると、この入力もしくは受信された情報を許容量情報２７として記憶装置２に記憶する。放射電磁雑音は、信号が基板上の配線を通じて伝達されるときに配線から発生される電磁波である。遅延時間は、基板上の一方の回路部品の出力ピンから他方の回路部品の入力ピンへと信号が伝達されるのに要する伝達時間であり、より具体的には入力ピン側で信号電圧がスレッショルドレベルを超えてから出力ピン側で信号電圧がスレッショルドレベルを超えるまでの時間である。スレッショルドレベルは、信号のハイレベル及びローレベルを確定するために信号電圧と比較される電圧値である。
【００２６】
ＥＭＩ対策部品変更部１３は、入力装置１でＥＭＩ対策部品の挿入、削除、又は変更の指示が入力もしくは受信されると、この指示に基づいて、記憶装置２内のネット結線情報２３を更新する。
【００２７】
記憶装置２は、ハードディスク装置等であり、基板情報２１、回路部品情報２２、ネット結線情報２３、入力信号特性情報２４、ＥＭＩ対策部品情報２５、部品配置情報２６、及び許容量情報２７等を記憶している。基板情報２１は、基板の大きさ、基板の層構成、各層の厚さ、基板の材質等を示している。
【００２８】
回路部品情報２２は、回路部品のパッケージや入出力ピンを示しており、例えばＩＢＩＳ（Ｉ／Ｏ Ｂｕｆｆｅｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｐｅｃｉｆｉｃａｔｉｏｎ）モデルである。
【００２９】
ネット結線情報２３は、基板上の各配線の名称、及び各配線が接続されるそれぞれのピンを示している。
【００３０】
入力信号特性情報２４は、基板上の各配線の入力信号の振幅、周波数、立ち上がり時間、及び立ち下がり時間等の入力信号特性を示している。
【００３１】
ＥＭＩ対策部品情報２５は、ＥＭＩ対策部品の名称、等価回路、及び放射電磁雑音を低減させる周波数特性等を示している。ＥＭＩ対策部品は、基板上の配線に挿入されたり、配線とアース間に挿入されたりして、配線からの放射電磁雑音を低減させるものであり、例えばコンデンサ、インダクタ、フェライトビーズ、及び抵抗等を１つ以上組み合わせてなる。ＥＭＩ対策部品の等価回路は、抵抗、コンデンサ、インダクタ等からなる。
【００３２】
部品配置情報２６は、先に述べた様に入力装置１の回路部品配置部１１により設定されるものであり、基板上の各回路部品の配置位置を示している。
【００３３】
許容量情報２７は、先に述べた様に入力装置１の許容量取得部１２により設定されるものであり、基板上の配線からの放射電磁雑音の許容量及び配線の遅延時間の許容量を示している。
【００３４】
データ処理演算装置３は、演算部３１及び比較部３２を含む。演算部３１は、部品配置情報２６及びネット結線情報２３に基づいて、基板上の仮想配線長を算出し、仮想配線長、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形を算出し、更に信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する。
【００３５】
比較部３２は、演算部３１により求められた配線の放射電磁雑音量及び遅延時間と、許容量情報２７によって示される放射電磁雑音の許容量及び遅延時間の許容量とを比較し、演算部３１により求められた配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えているか否かを判定する。また、ネット結線情報２３に基づいて、配線上にＥＭＩ対策部品が挿入されているか否かを判定する。
【００３６】
表示装置４は、ディスプレイ装置やプリンタ装置であり、比較部３２による判定結果を表示出力する。
【００３７】
さて、この様な構成の装置においては、図２に示すフローチャートに従って、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更が繰り返される。次に、図２のフローチャートを参照しつつ、この処理過程を説明する。
【００３８】
尚、図２のフローチャートの処理を実行する前に、基板上の回路構成が決定されており、この回路構成に応じて基板情報２１、回路部品情報２２、ネット結線情報２３、及び入力信号特性情報２４が予め設定されているものとする。また、複数種のＥＭＩ対策部品が予め用意されており、これらのＥＭＩ対策部品に応じてＥＭＩ対策部品情報２５が予め設定されているものとする。
【００３９】
まず、操作者は、入力装置１の回路部品配置部１１を通じて、基板上の各回路部品の配置位置を入力し、基板上の各回路部品の配置位置を記憶装置２の部品配置情報２６として設定する（ステップＳ１０１）。
【００４０】
また、操作者は、入力装置１の許容量取得部１２を通じて、放射電磁雑音の許容量及び遅延時間の許容量を入力し、放射電磁雑音の許容量及び遅延時間の許容量を記憶装置２の許容量情報２７として設定する（ステップＳ１０２）。
【００４１】
データ処理演算装置３の演算部３１は、部品配置情報２６及びネット結線情報２３に基づいて、基板上の仮想配線長を算出し、仮想配線長、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形を算出する（ステップＳ１０３）。
【００４２】
更に、演算部３１は、配線上の信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する（ステップＳ１０４）。
【００４３】
データ処理演算装置３の比較部３２は、演算部３１により求められた配線の放射電磁雑音量及び遅延時間が許容量情報２７によって示される放射電磁雑音の許容量及び遅延時間の許容量を超えているか否かをそれぞれ判定する（ステップＳ１０５）。
【００４４】
そして、比較部３２は、演算部３１により求められた配線の放射電磁雑音量及び遅延時間のいずれかが許容量を超えていれば（ステップＳ１０５で「Ｎｏ」）、この判定結果を表示装置４に表示する。操作者は、表示装置４に表示された判定結果を参照し、入力装置１を操作することにより、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更を指示する（ステップＳ１０６）。
【００４５】
例えば、入力装置１を操作することにより、基板上の任意の回路部品を選択して、この回路部品の移動先の配置位置を入力し、この回路部品の配置位置を変更する。これに応答して回路部品配置部１１は、記憶装置２の部品配置情報２６によって示される該回路部品の配置位置を書き換えて、部品配置情報２６を更新する。
【００４６】
あるいは、入力装置１を操作することにより、予め用意されている各ＥＭＩ対策部品のいずれかを選択して、選択したＥＭＩ対策部品を挿入する配線箇所を指示したり、既に挿入されているＥＭＩ対策部品の削除や変更を指示したりする。これに応答してＥＭＩ対策部品変更部１３は、記憶装置２のネット結線情報２３によって示される配線の接続ピンを書き換えて、ネット結線情報２３を更新する。このＥＭＩ対策部品の挿入、削除、又は変更に伴い、回路部品の配置位置をも変更するのであれば、入力装置１の操作により、この回路部品の移動先の配置位置を入力し、回路部品配置部１１を通じて、部品配置情報２６によって示される該回路部品の配置位置を書き換え、部品配置情報２６を更新する。
【００４７】
この後、ステップＳ１０３に戻る。これにより、更新された部品配置情報２６もしくはネット結線情報２３に基づいて、基板上の仮想配線長が再度算出されて更新され、この更新された仮想配線長と、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形が再度算出されて更新される（ステップＳ１０３）。更に、この更新された信号波形に基づいて、配線の放射電磁雑音量及び遅延時間が再度算出されて更新される（ステップＳ１０４）。そして、この更新された放射電磁雑音量及び遅延時間が許容量を超えているか否かがそれぞれ判定され（ステップＳ１０５）、いずれかが許容量を超えていれば（ステップＳ１０５で「Ｎｏ」）、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更が指示される（ステップＳ１０６）。
【００４８】
以降同様に、配線の放射電磁雑音量及び遅延時間が求められ、これらの放射電磁雑音量及び遅延時間が許容量を超えていれば、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更が繰り返される。
【００４９】
そして、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更により、配線の放射電磁雑音量及び遅延時間が許容量以下になると（ステップＳ１０５で「Ｙｅｓ」）、この処理が終了する。
【００５０】
この様に本実施形態では、配線の放射電磁雑音及び遅延時間を算出し、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返している。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【００５１】
図３は、本発明の回路部品配置設計支援装置の第２実施形態による処理過程を示すフローチャートである。尚、本実施形態の回路部品配置設計支援装置は、図１の装置と同様の構成であり、その処理過程が図１の装置とは異なる。
【００５２】
次に、図３のフローチャートを参照しつつ、本実施形態の装置による処理過程を説明する。
【００５３】
まず、操作者は、入力装置１の回路部品配置部１１を通じて、基板上の各回路部品の配置位置を入力し、基板上の各回路部品の配置位置を部品配置情報２６として設定する（ステップＳ１１１）。
【００５４】
また、操作者は、入力装置１の許容量取得部１２を通じて、放射電磁雑音の許容量及び遅延時間の許容量を入力し、放射電磁雑音の許容量及び遅延時間の許容量を許容量情報２７として設定する（ステップＳ１１２）。
【００５５】
演算部３１は、部品配置情報２６及びネット結線情報２３に基づいて、基板上の仮想配線長を算出し、仮想配線長、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形を算出する（ステップＳ１１３）。
【００５６】
更に、演算部３１は、配線上の信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する（ステップＳ１１４）。
【００５７】
比較部３２は、演算部３１により求められた配線の放射電磁雑音量が許容量情報２７によって示される放射電磁雑音の許容量を超えているか否かを判定する（ステップＳ１１５）。
【００５８】
例えば、配線の放射電磁雑音量が許容量を超えていれば（ステップＳ１１５で「Ｎｏ」）、比較部３２は、演算部３１により求められた配線の遅延時間が許容量情報２７によって示される遅延時間の許容量を超えているか否かを判定する（ステップＳ１１７）。そして、配線の遅延時間が許容量を超えていなければ（ステップＳ１１７で「Ｙｅｓ」）、ステップＳ１１９に移る。また、配線の遅延時間が許容量を超えていれば（ステップＳ１１７で「Ｎｏ」）、ステップＳ１２０に移る。
【００５９】
また、配線の放射電磁雑音量が許容量を超えていなくても（ステップＳ１１５で「Ｙｅｓ」）、比較部３２は、やはり演算部３１により求められた配線の遅延時間が許容量情報２７によって示される遅延時間の許容量を超えているか否かを判定する（ステップＳ１１６）。そして、配線の遅延時間が許容量を超えていれば（ステップＳ１１６で「Ｎｏ」）、比較部３２は、ＥＭＩ対策部品が既に挿入されているか否かを判定する（ステップＳ１１８）。そして、ＥＭＩ対策部品が既に挿入されていれば（ステップＳ１１８で「Ｙｅｓ」）、ステップＳ１１９に移り、ＥＭＩ対策部品が未だに挿入されていなければ（ステップＳ１１８で「Ｎｏ」）、ステップＳ１２０に移る。
【００６０】
更に、配線の放射電磁雑音量が許容量を超えておらず（ステップＳ１１５で「Ｙｅｓ」）、配線の遅延時間が許容量を超えていなければ（ステップＳ１１６で「Ｙｅｓ」）、この処理が終了する。
【００６１】
従って、配線の放射電磁雑音量が許容量を超え、配線の遅延時間が許容量を超えていない場合は（ステップＳ１１５で「Ｎｏ」、ステップＳ１１７で「Ｙｅｓ」）、ステップＳ１１９に移る。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が既に挿入されている場合も（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｙｅｓ」）、ステップＳ１１９に移る。
【００６２】
ステップＳ１１９において、比較部３２は、ＥＭＩ対策部品の挿入、削除、又は変更の指示を表示装置４に表示する。操作者は、表示装置４に表示された指示に従って、入力装置１を操作することにより、予め用意されている各ＥＭＩ対策部品のいずれかを選択して、選択したＥＭＩ対策部品を挿入する配線箇所を指示したり、既に挿入されているＥＭＩ対策部品の削除や変更を指示したりする。これに応答してＥＭＩ対策部品変更部１３は、記憶装置２のネット結線情報２３によって示される配線の接続ピンを書き換えて、ネット結線情報２３を更新する。このＥＭＩ対策部品の挿入、削除、又は変更に伴い、回路部品の配置位置を変更するのであれば、入力装置１の操作により、この回路部品の移動先の配置位置を入力し、回路部品配置部１１を通じて、部品配置情報２６によって示される該回路部品の配置位置を書き換え、部品配置情報２６を更新する。
【００６３】
一般に、ＥＭＩ対策部品の挿入、削除、又は変更を行なう場合は、放射電磁雑音量と遅延時間がトレードオフの関係にあり、ＥＭＩ対策部品の挿入により放射電磁雑音量が減少すると、遅延時間が長くなる。
【００６４】
そこで、配線の放射電磁雑音量が許容量を超え、配線の遅延時間が許容量を超えていない場合は（ステップＳ１１５で「Ｎｏ」、ステップＳ１１７で「Ｙｅｓ」）、ステップＳ１１９に移り、配線の遅延時間が許容量を超えないであろうという見込みの上で、ＥＭＩ対策部品の挿入又は変更を行ない、配線の放射電磁雑音量を抑えている。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が既に挿入されている場合は（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｙｅｓ」）、ステップＳ１１９に移って、既に挿入されているＥＭＩ対策部品を削除又は変更し、配線の遅延時間を抑えている。
【００６５】
一方、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超えている場合は（各ステップＳ１１５，Ｓ１１７で「Ｎｏ」）、ステップＳ１２０に移る。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が挿入されていない場合も（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｎｏ」）、ステップＳ１２０に移る。
【００６６】
ステップＳ１２０において、比較部３２は、回路部品の移動の指示を表示装置４に表示する。操作者は、表示装置４に表示された指示に従って、入力装置１を操作することにより、基板上の回路部品の移動を指示する。これに応答して回路部品配置部１１は、記憶装置２の部品配置情報２６によって示される該回路部品の配置位置を書き換えて、部品配置情報２６を更新する。
【００６７】
回路部品の配置変更を行なう場合は、遅延時間と放射電磁雑音量がトレードオフの関係になく、両方を共に減少させることが可能である。ただし、回路部品の配置変更は、回路全体に影響を及ぼし易くて、他の回路部品や配線の移動が必要になることが多く、手間がかかる。
【００６８】
そこで、ＥＭＩ対策部品の挿入、削除、又は変更を行なうことが適確ではないときにだけ、回路部品の配置変更を行なう。すなわち、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超えている場合は（各ステップＳ１１５，Ｓ１１７で「Ｎｏ」）、ステップＳ１２０に移って、回路部品の配置変更を行ない、配線の放射電磁雑音量及び遅延時間を共に抑えている。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が挿入されていない場合は（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｎｏ」）、ステップＳ１２０に移って、回路部品の配置変更を行ない、配線の遅延時間を抑えている。
【００６９】
次の表１に、各ステップＳ１１５〜Ｓ１２０による処理を整理して示す。この表１において、縦方向には、放射電磁雑音量が許容量を超えているか否かに応じた対策を表し、横方向には、遅延時間が許容量を超えているか否かに応じた対策を表している。「○」は許容量を超えていないことを表し、「×」は許容量を超えていることを表している。
【００７０】
【表１】
こうして各ステップＳ１１９，Ｓ１２０のいずれかを行なった後で、ステップＳ１１３に戻る。これにより、更新された部品配置情報２６もしくはネット結線情報２３に基づいて、基板上の仮想配線長が再度算出されて更新され、この更新された仮想配線長と、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形が再度算出されて更新される（ステップＳ１１３）。更に、この更新された信号波形に基づいて、配線の放射電磁雑音量及び遅延時間が再度算出されて更新される（ステップＳ１１４）。そして、この更新された放射電磁雑音量及び遅延時間が許容量を超えているか否かがそれぞれ判定され（各ステップＳ１１５，Ｓ１１６，Ｓ１１７）、ＥＭＩ対策部品が挿入されているか否かが判定され（ステップＳ１１８）、これらの判定結果に応じて各ステップＳ１１９，Ｓ１２０のいずれかが繰り返される。
【００７１】
そして、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更により、配線の放射電磁雑音量及び遅延時間が許容量以下になると（ステップＳ１１６で「Ｙｅｓ」）、この処理が終了する。
【００７２】
この様に本実施形態では、放射電磁雑音量及び遅延時間が許容量を超えているか否かの判定結果、及びＥＭＩ対策部品が挿入されているか否かの判定結果に応じて、ＥＭＩ対策部品の挿入、削除、又は変更と、回路部品の配置変更とを使い分けているので、より適確な対処を行なうことができ、回路部品の配置や配線をより効率的に設定することができる。
【００７３】
尚、図２のフローチャートの処理及び図３のフローチャートの処理は、各配線別に行なわれる。従って、図２のステップＳ１０５や図３のステップＳ１１５における配線の放射電磁雑音量が許容量を超えているか否かの判定の後で、この判定結果を表示装置４に表示するだけではなく、放射電磁雑音量が許容量を超える配線の名称をネット結線情報２３から検索して表示装置４に表示する。
【００７４】
同様に、図２のステップＳ１０５や図３の各ステップＳ１１６，Ｓ１１７における配線の遅延時間が許容量を超えているか否かの判定の後で、この判定結果を表示装置４に表示するだけではなく、配線の遅延時間が許容量を超える配線の名称をネット結線情報２３から検索して表示装置４に表示する。
【００７５】
これにより、いずれの配線について、回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更をすべきかが分かる。
【００７６】
また、放射電磁雑音量の周波数特性を演算部３１で求めて、放射電磁雑音量の周波数特性を配線の名称と共に表示装置４に表示しても良い。これにより、この放射電磁雑音量を低減させるのに適確な周波数特性を有するＥＭＩ対策部品を速やかに選択することができる。
【００７７】
あるいは、配線の名称と共に、遅延時間を表示装置４に表示しても良い。これにより、この遅延時間を短縮させるのに適確な対処方法を速やかに選択することができる。
【００７８】
更に、配線の放射電磁雑音量と許容量の差分や、遅延時間と許容量の差分を表示装置４に表示しても良い。
【００７９】
また、図２のステップＳ１０６や図３のステップＳ１１９におけるＥＭＩ対策部品の挿入、削除、又は変更に際し、配線の放射電磁雑音量及び遅延時間をそれぞれの許容量以下に抑えることが可能なＥＭＩ対策部品の名称を表示装置４に表示しても構わない。このためには、演算部３１は、ＥＭＩ対策部品情報２５によって示される各ＥＭＩ対策部品の等価回路及び周波数特性等に基づいて、各ＥＭＩ対策部品別に、ＥＭＩ対策部品の挿入、削除、又は変更により決定される配線の放射電磁雑音量及び遅延時間を算出する。そして、比較部３２は、各ＥＭＩ対策部品別に、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定し、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量以下となるＥＭＩ対策部品を選択して、このＥＭＩ対策部品の名称を表示装置４に表示させる。あるいは、配線の放射電磁雑音量のみが許容量以下となるＥＭＩ対策部品を選択して、このＥＭＩ対策部品の名称を表示装置４に表示させたり、配線の遅延時間のみが許容量以下となるＥＭＩ対策部品を選択して、このＥＭＩ対策部品の名称を表示装置４に表示させたりする。これにより、いずれのＥＭＩ対策部品の挿入、削除、又は変更を行なえば良いかが分かるので、回路部品の配置や配線を更に効率的に設定することができる。
【００８０】
また、図２のステップＳ１０６や図３のステップＳ１２０における回路部品の移動に際し、配線の放射電磁雑音量及び遅延時間をそれぞれの許容量以下に抑えることが可能な回路部品の配置領域を表示装置４に表示しても構わない。このためには、演算部３１は、回路部品を配置することが可能な複数の配置領域を求め、各配置領域別に、回路部品の配置による配線の放射電磁雑音量及び遅延時間を算出する。そして、比較部３２は、各配置領域別に、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定し、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量以下となる配置領域、配線の放射電磁雑音量のみが許容量以下となる配置領域、及び配線の遅延時間のみが許容量以下となる配置領域を表示装置４に表示させる。例えば、図４に示す様に基板１３１上で、仮想配線１３３を通じて、各回路部品１３２，１３６を相互に接続した状態で、一方の回路部品１３２を移動させるならば、配線の放射電磁雑音量のみが許容量以下となる配置領域１３４、及び配線の遅延時間のみが許容量以下となる配置領域１３５を表示装置４に表示させる。これにより、回路部品をいずれの配置領域に移動させれば良いかが分かるので、回路部品の配置や配線を更に効率的に設定することができる。
【００８１】
尚、本実施形態の回路部品配置設計支援装置は、回路部品配置設計装置（例えばフロアプランＣＡＤや基板レイアウトＣＡＤ）の一機能として、コンピュータプログラムにより実現させることができる。
【００８２】
【発明の効果】
以上説明した様に本発明によれば、配線の放射電磁雑音だけではなく、遅延時間をも算出しており、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返している。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【００８３】
例えば、ＣＡＤ上での回路部品の配置に際し、配線の放射電磁雑音量及び遅延時間が所望の許容量を超えない様に、回路部品の配置を決定することができ、放射電磁雑音が少なく、誤動作が発生し難いプリント回路基板を設計製造することができる。また、放射電磁雑音量及び信号波形（遅延時間）の修整のための基板の再設計の回数を減らすことができる。
【図面の簡単な説明】
【図１】本発明の回路部品配置設計支援装置の第１実施形態を示すブロック図である。
【図２】図１の装置による処理過程を示すフローチャートである。
【図３】本発明の回路部品配置設計支援装置の第２実施形態による処理過程を示すフローチャートである。
【図４】図１の装置の表示装置に表示される回路部品の配置領域を例示する図である。
【符号の説明】
１ 入力装置
２ 記憶装置
３ データ処理演算装置
４ 表示装置
１１ 回路部品配置部
１２ 許容量取得部
１３ ＥＭＩ対策部品変更部
２１ 基板情報
２２ 回路部品情報
２３ ネット結線情報
２４ 入力信号特性情報
２５ ＥＭＩ対策部品情報
２６ 部品配置情報
２７ 許容量情報
３１ 演算部
３２ 比較部
【発明の属する技術分野】
本発明は、基板上の各部品が適確に配置される様に回路基板設計等を支援する回路部品配置設計方法及び回路部品配置設計支援装置に関する。
【０００２】
【従来の技術】
この種の従来の技術は、例えば特許文献１に記載されている。ここでは、ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）を用いて、基板上の各部品の配置や配線を設定し、この後に仮想配線長を算出し、仮想配線長及び入力信号特性に基づいて、放射電磁雑音量を算出し、放射電磁雑音量が許容値を超える場合は、放射電磁雑音量を低減するためのノイズフィルタ等を配線に付加してから、各部品の配置や配線を再設定している。
【０００３】
【特許文献１】
特許第２９７０２２０号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の技術では、ノイズフィルタ等を付加することにより放射電磁雑音量が低減されても、このノイズフィルタ等の付加による信号波形の影響が考慮されていなかった。例えば、集積回路素子間を接続する配線にノイズフィルタ等が付加されると、放射電磁雑音量が低減されるものの、これに伴って信号波形が変化する。そして、この信号波形の変化が原因となって、信号伝達の遅延時間が長くなり、集積回路素子のオンオフ動作のタイミングが変動して、集積回路素子の誤動作が発生した。
【０００５】
一方、実際の基板上で各部品の配置や配線を設定した後に、オシロスコープを用いて、信号波形を測定しつつ、放射電磁雑音量等を検証する方法もある。しかしながら、この方法では、各部品の配置や配線が一旦決定されてから、一部の部品の配置や配線が変更されたり、ノイズフィルタ等が付加されたりすることから、これが回路全体に影響を及ぼし、結局は、全ての部品の配置や配線が最初からやり直されることとなり、回路基板設計の効率が悪かった。
【０００６】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、配線の放射電磁雑音量だけではなく、遅延時間をも考慮して、放射電磁雑音量及び遅延時間を共に低く抑えつつ、回路部品の配置や配線を効率的に設定することが可能な回路部品配置設計方法及び回路部品配置設計支援装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の回路部品配置設計方法は、基板上の回路部品の配置位置を入力する第１ステップと、配線の放射電磁雑音量の許容量及び遅延時間の許容量を入力する第２ステップと、入力された回路部品の配置位置、及び予め設定された回路部品の結線情報に基づいて、配線の仮想配線長を取得する第３ステップと、取得された仮想配線長、予め設定された回路部品情報、基板情報、及び入力信号特性に基づいて、配線上の信号波形を算出し、この信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する第４ステップと、算出された遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超える場合は、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を行なう第５ステップとを含み、算出された放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、第３乃至第５ステップを繰り返している。
【０００８】
この様な構成の本発明によれば、配線の放射電磁雑音だけではなく、遅延時間をも算出しており、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返している。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【０００９】
また、本発明においては、ＥＭＩ対策部品は、放射電磁雑音を低減させるために配線に挿入されるか、又は配線とアース間に挿入される。
【００１０】
この様に用いられるＥＭＩ対策部品としては、コンデンサ、インダクタ、フェライトビーズ、抵抗等を１つ以上組み合わせたものがある。
【００１１】
更に、本発明の第５ステップにおいては、算出された放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超える場合は、回路部品の配置変更を行ない、算出された放射電磁雑音量のみが許容量を超える場合は、ＥＭＩ対策部品の挿入又は変更を行ない、算出された遅延時間のみが許容量を超え、ＥＭＩ対策部品が挿入されていない場合は、回路部品の配置変更を行ない、算出された遅延時間のみが許容量を超え、ＥＭＩ対策部品が既に挿入されている場合は、ＥＭＩ対策部品の削除又は変更を行なっている。
【００１２】
一般に、ＥＭＩ対策部品の挿入、削除、又は変更を行なう場合は、放射電磁雑音量と遅延時間がトレードオフの関係にあり、一方が減少すると、他方が増大する。また、回路部品の配置変更を行なう場合は、遅延時間と放射電磁雑音量がトレードオフの関係になく、両方を共に減少させることが可能である。ただし、回路部品の配置変更は、回路全体に影響を及ぼし易い。そこで、放射電磁雑音量及び遅延時間のいずれが許容量を超えているか、またＥＭＩ対策部品が既に挿入されているか否かに応じて、ＥＭＩ対策部品の挿入、削除、又は変更と回路部品の配置変更とを使い分けている。
【００１３】
また、本発明の回路部品配置設計支援装置は、基板上の回路部品の配置位置を入力する回路部品配置入力手段と、配線の放射電磁雑音量の許容量及び遅延時間の許容量を入力する許容量入力手段と、入力された回路部品の配置位置、及び予め設定された回路部品の結線情報に基づいて、配線の仮想配線長を算出する第１演算手段と、算出された仮想配線長、予め設定された回路部品情報、基板情報、及び入力信号特性に基づいて、配線上の信号波形を算出し、この信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する第２演算手段と、算出された放射電磁雑音量もしくは遅延時間がそれぞれの許容量を超えるか否かを判定する判定手段と、この判定結果を表示する表示手段と、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を行なう変更手段とを備えている。
【００１４】
この様な構成の本発明によれば、配線の放射電磁雑音だけではなく、遅延時間をも算出し、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定して、この判定結果を表示している。このため、表示された判定結果を見ながら、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返せば、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【００１５】
また、本発明においては、放射電磁雑音量が許容量を超えたと判定されたときに、該放射電磁雑音量及び許容量を超えた放射電磁雑音の周波数帯域を表示手段に表示させ、遅延時間が許容量を超えたときに、該遅延時間を表示手段に表示させている。
【００１６】
この様な表示により、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を適宜に選択して行なうことができる。
【００１７】
更に、本発明においては、複数のＥＭＩ対策部品情報を記憶する記憶手段を備え、遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えると判定されたときに、記憶手段内の各ＥＭＩ対策部品情報を用いた変更手段による処理と、この処理に引き続く第１演算手段、第２演算手段、及び判定手段による処理とを繰り返し、これにより遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えることがないＥＭＩ対策部品を選択している。
【００１８】
この様に複数のＥＭＩ対策部品情報、つまり複数のＥＭＩ対策部品を予め用意しておき、遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えることがないＥＭＩ対策部品を選択すれば、より適確な対策を施すことができる。
【００１９】
また、本発明においては、回路部品の配置変更に際し、遅延時間が許容量を超えない該回路部品の配置領域と、放射電磁雑音量が許容量を超えない該回路部品の配置領域と、放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超えない該回路部品の配置領域とを求め、これらの配置領域を表示手段に表示させている。
【００２０】
この様な回路部品の配置領域の表示により、回路部品の配置変更を適確に行なうことができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００２２】
図１は、本発明の回路部品配置設計支援装置の第１実施形態を示すブロック図である。本実施形態の回路部品配置設計支援装置は、入力装置１、記憶装置２、データ処理演算装置３、及び表示装置４を備えている。
【００２３】
入力装置１は、情報を入力するために操作されるキーボードやマウス等、あるいは情報を他の情報端末装置から送受するための通信装置等を含む。また、入力装置１は、回路部品の配置位置を入力設定するための回路部品配置部１１、放射電磁雑音の許容量及び遅延時間の許容量を入力設定するための許容量取得部１２、及びＥＭＩ対策部品の挿入、削除、又は変更の指示を入力設定するためのＥＭＩ対策部品変更部１３を備えている。
【００２４】
回路部品配置部１１は、入力装置１で基板上の各回路部品の配置位置を示す情報が入力もしくは受信されると、この入力もしくは受信された情報を部品配置情報２６として記憶装置２に記憶し、この入力もしくは受信された情報に基づいて、部品配置情報２６を更新する。
【００２５】
許容量取得部１２は、入力装置１で放射電磁雑音の許容量及び遅延時間の許容量を示す情報が入力もしくは受信されると、この入力もしくは受信された情報を許容量情報２７として記憶装置２に記憶する。放射電磁雑音は、信号が基板上の配線を通じて伝達されるときに配線から発生される電磁波である。遅延時間は、基板上の一方の回路部品の出力ピンから他方の回路部品の入力ピンへと信号が伝達されるのに要する伝達時間であり、より具体的には入力ピン側で信号電圧がスレッショルドレベルを超えてから出力ピン側で信号電圧がスレッショルドレベルを超えるまでの時間である。スレッショルドレベルは、信号のハイレベル及びローレベルを確定するために信号電圧と比較される電圧値である。
【００２６】
ＥＭＩ対策部品変更部１３は、入力装置１でＥＭＩ対策部品の挿入、削除、又は変更の指示が入力もしくは受信されると、この指示に基づいて、記憶装置２内のネット結線情報２３を更新する。
【００２７】
記憶装置２は、ハードディスク装置等であり、基板情報２１、回路部品情報２２、ネット結線情報２３、入力信号特性情報２４、ＥＭＩ対策部品情報２５、部品配置情報２６、及び許容量情報２７等を記憶している。基板情報２１は、基板の大きさ、基板の層構成、各層の厚さ、基板の材質等を示している。
【００２８】
回路部品情報２２は、回路部品のパッケージや入出力ピンを示しており、例えばＩＢＩＳ（Ｉ／Ｏ Ｂｕｆｆｅｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｐｅｃｉｆｉｃａｔｉｏｎ）モデルである。
【００２９】
ネット結線情報２３は、基板上の各配線の名称、及び各配線が接続されるそれぞれのピンを示している。
【００３０】
入力信号特性情報２４は、基板上の各配線の入力信号の振幅、周波数、立ち上がり時間、及び立ち下がり時間等の入力信号特性を示している。
【００３１】
ＥＭＩ対策部品情報２５は、ＥＭＩ対策部品の名称、等価回路、及び放射電磁雑音を低減させる周波数特性等を示している。ＥＭＩ対策部品は、基板上の配線に挿入されたり、配線とアース間に挿入されたりして、配線からの放射電磁雑音を低減させるものであり、例えばコンデンサ、インダクタ、フェライトビーズ、及び抵抗等を１つ以上組み合わせてなる。ＥＭＩ対策部品の等価回路は、抵抗、コンデンサ、インダクタ等からなる。
【００３２】
部品配置情報２６は、先に述べた様に入力装置１の回路部品配置部１１により設定されるものであり、基板上の各回路部品の配置位置を示している。
【００３３】
許容量情報２７は、先に述べた様に入力装置１の許容量取得部１２により設定されるものであり、基板上の配線からの放射電磁雑音の許容量及び配線の遅延時間の許容量を示している。
【００３４】
データ処理演算装置３は、演算部３１及び比較部３２を含む。演算部３１は、部品配置情報２６及びネット結線情報２３に基づいて、基板上の仮想配線長を算出し、仮想配線長、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形を算出し、更に信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する。
【００３５】
比較部３２は、演算部３１により求められた配線の放射電磁雑音量及び遅延時間と、許容量情報２７によって示される放射電磁雑音の許容量及び遅延時間の許容量とを比較し、演算部３１により求められた配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えているか否かを判定する。また、ネット結線情報２３に基づいて、配線上にＥＭＩ対策部品が挿入されているか否かを判定する。
【００３６】
表示装置４は、ディスプレイ装置やプリンタ装置であり、比較部３２による判定結果を表示出力する。
【００３７】
さて、この様な構成の装置においては、図２に示すフローチャートに従って、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更が繰り返される。次に、図２のフローチャートを参照しつつ、この処理過程を説明する。
【００３８】
尚、図２のフローチャートの処理を実行する前に、基板上の回路構成が決定されており、この回路構成に応じて基板情報２１、回路部品情報２２、ネット結線情報２３、及び入力信号特性情報２４が予め設定されているものとする。また、複数種のＥＭＩ対策部品が予め用意されており、これらのＥＭＩ対策部品に応じてＥＭＩ対策部品情報２５が予め設定されているものとする。
【００３９】
まず、操作者は、入力装置１の回路部品配置部１１を通じて、基板上の各回路部品の配置位置を入力し、基板上の各回路部品の配置位置を記憶装置２の部品配置情報２６として設定する（ステップＳ１０１）。
【００４０】
また、操作者は、入力装置１の許容量取得部１２を通じて、放射電磁雑音の許容量及び遅延時間の許容量を入力し、放射電磁雑音の許容量及び遅延時間の許容量を記憶装置２の許容量情報２７として設定する（ステップＳ１０２）。
【００４１】
データ処理演算装置３の演算部３１は、部品配置情報２６及びネット結線情報２３に基づいて、基板上の仮想配線長を算出し、仮想配線長、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形を算出する（ステップＳ１０３）。
【００４２】
更に、演算部３１は、配線上の信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する（ステップＳ１０４）。
【００４３】
データ処理演算装置３の比較部３２は、演算部３１により求められた配線の放射電磁雑音量及び遅延時間が許容量情報２７によって示される放射電磁雑音の許容量及び遅延時間の許容量を超えているか否かをそれぞれ判定する（ステップＳ１０５）。
【００４４】
そして、比較部３２は、演算部３１により求められた配線の放射電磁雑音量及び遅延時間のいずれかが許容量を超えていれば（ステップＳ１０５で「Ｎｏ」）、この判定結果を表示装置４に表示する。操作者は、表示装置４に表示された判定結果を参照し、入力装置１を操作することにより、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更を指示する（ステップＳ１０６）。
【００４５】
例えば、入力装置１を操作することにより、基板上の任意の回路部品を選択して、この回路部品の移動先の配置位置を入力し、この回路部品の配置位置を変更する。これに応答して回路部品配置部１１は、記憶装置２の部品配置情報２６によって示される該回路部品の配置位置を書き換えて、部品配置情報２６を更新する。
【００４６】
あるいは、入力装置１を操作することにより、予め用意されている各ＥＭＩ対策部品のいずれかを選択して、選択したＥＭＩ対策部品を挿入する配線箇所を指示したり、既に挿入されているＥＭＩ対策部品の削除や変更を指示したりする。これに応答してＥＭＩ対策部品変更部１３は、記憶装置２のネット結線情報２３によって示される配線の接続ピンを書き換えて、ネット結線情報２３を更新する。このＥＭＩ対策部品の挿入、削除、又は変更に伴い、回路部品の配置位置をも変更するのであれば、入力装置１の操作により、この回路部品の移動先の配置位置を入力し、回路部品配置部１１を通じて、部品配置情報２６によって示される該回路部品の配置位置を書き換え、部品配置情報２６を更新する。
【００４７】
この後、ステップＳ１０３に戻る。これにより、更新された部品配置情報２６もしくはネット結線情報２３に基づいて、基板上の仮想配線長が再度算出されて更新され、この更新された仮想配線長と、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形が再度算出されて更新される（ステップＳ１０３）。更に、この更新された信号波形に基づいて、配線の放射電磁雑音量及び遅延時間が再度算出されて更新される（ステップＳ１０４）。そして、この更新された放射電磁雑音量及び遅延時間が許容量を超えているか否かがそれぞれ判定され（ステップＳ１０５）、いずれかが許容量を超えていれば（ステップＳ１０５で「Ｎｏ」）、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更が指示される（ステップＳ１０６）。
【００４８】
以降同様に、配線の放射電磁雑音量及び遅延時間が求められ、これらの放射電磁雑音量及び遅延時間が許容量を超えていれば、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更が繰り返される。
【００４９】
そして、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更により、配線の放射電磁雑音量及び遅延時間が許容量以下になると（ステップＳ１０５で「Ｙｅｓ」）、この処理が終了する。
【００５０】
この様に本実施形態では、配線の放射電磁雑音及び遅延時間を算出し、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返している。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【００５１】
図３は、本発明の回路部品配置設計支援装置の第２実施形態による処理過程を示すフローチャートである。尚、本実施形態の回路部品配置設計支援装置は、図１の装置と同様の構成であり、その処理過程が図１の装置とは異なる。
【００５２】
次に、図３のフローチャートを参照しつつ、本実施形態の装置による処理過程を説明する。
【００５３】
まず、操作者は、入力装置１の回路部品配置部１１を通じて、基板上の各回路部品の配置位置を入力し、基板上の各回路部品の配置位置を部品配置情報２６として設定する（ステップＳ１１１）。
【００５４】
また、操作者は、入力装置１の許容量取得部１２を通じて、放射電磁雑音の許容量及び遅延時間の許容量を入力し、放射電磁雑音の許容量及び遅延時間の許容量を許容量情報２７として設定する（ステップＳ１１２）。
【００５５】
演算部３１は、部品配置情報２６及びネット結線情報２３に基づいて、基板上の仮想配線長を算出し、仮想配線長、基板情報２１、回路部品情報２２、入力信号特性情報２４、及びＥＭＩ対策部品情報２５に基づいて、配線上の信号波形を算出する（ステップＳ１１３）。
【００５６】
更に、演算部３１は、配線上の信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する（ステップＳ１１４）。
【００５７】
比較部３２は、演算部３１により求められた配線の放射電磁雑音量が許容量情報２７によって示される放射電磁雑音の許容量を超えているか否かを判定する（ステップＳ１１５）。
【００５８】
例えば、配線の放射電磁雑音量が許容量を超えていれば（ステップＳ１１５で「Ｎｏ」）、比較部３２は、演算部３１により求められた配線の遅延時間が許容量情報２７によって示される遅延時間の許容量を超えているか否かを判定する（ステップＳ１１７）。そして、配線の遅延時間が許容量を超えていなければ（ステップＳ１１７で「Ｙｅｓ」）、ステップＳ１１９に移る。また、配線の遅延時間が許容量を超えていれば（ステップＳ１１７で「Ｎｏ」）、ステップＳ１２０に移る。
【００５９】
また、配線の放射電磁雑音量が許容量を超えていなくても（ステップＳ１１５で「Ｙｅｓ」）、比較部３２は、やはり演算部３１により求められた配線の遅延時間が許容量情報２７によって示される遅延時間の許容量を超えているか否かを判定する（ステップＳ１１６）。そして、配線の遅延時間が許容量を超えていれば（ステップＳ１１６で「Ｎｏ」）、比較部３２は、ＥＭＩ対策部品が既に挿入されているか否かを判定する（ステップＳ１１８）。そして、ＥＭＩ対策部品が既に挿入されていれば（ステップＳ１１８で「Ｙｅｓ」）、ステップＳ１１９に移り、ＥＭＩ対策部品が未だに挿入されていなければ（ステップＳ１１８で「Ｎｏ」）、ステップＳ１２０に移る。
【００６０】
更に、配線の放射電磁雑音量が許容量を超えておらず（ステップＳ１１５で「Ｙｅｓ」）、配線の遅延時間が許容量を超えていなければ（ステップＳ１１６で「Ｙｅｓ」）、この処理が終了する。
【００６１】
従って、配線の放射電磁雑音量が許容量を超え、配線の遅延時間が許容量を超えていない場合は（ステップＳ１１５で「Ｎｏ」、ステップＳ１１７で「Ｙｅｓ」）、ステップＳ１１９に移る。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が既に挿入されている場合も（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｙｅｓ」）、ステップＳ１１９に移る。
【００６２】
ステップＳ１１９において、比較部３２は、ＥＭＩ対策部品の挿入、削除、又は変更の指示を表示装置４に表示する。操作者は、表示装置４に表示された指示に従って、入力装置１を操作することにより、予め用意されている各ＥＭＩ対策部品のいずれかを選択して、選択したＥＭＩ対策部品を挿入する配線箇所を指示したり、既に挿入されているＥＭＩ対策部品の削除や変更を指示したりする。これに応答してＥＭＩ対策部品変更部１３は、記憶装置２のネット結線情報２３によって示される配線の接続ピンを書き換えて、ネット結線情報２３を更新する。このＥＭＩ対策部品の挿入、削除、又は変更に伴い、回路部品の配置位置を変更するのであれば、入力装置１の操作により、この回路部品の移動先の配置位置を入力し、回路部品配置部１１を通じて、部品配置情報２６によって示される該回路部品の配置位置を書き換え、部品配置情報２６を更新する。
【００６３】
一般に、ＥＭＩ対策部品の挿入、削除、又は変更を行なう場合は、放射電磁雑音量と遅延時間がトレードオフの関係にあり、ＥＭＩ対策部品の挿入により放射電磁雑音量が減少すると、遅延時間が長くなる。
【００６４】
そこで、配線の放射電磁雑音量が許容量を超え、配線の遅延時間が許容量を超えていない場合は（ステップＳ１１５で「Ｎｏ」、ステップＳ１１７で「Ｙｅｓ」）、ステップＳ１１９に移り、配線の遅延時間が許容量を超えないであろうという見込みの上で、ＥＭＩ対策部品の挿入又は変更を行ない、配線の放射電磁雑音量を抑えている。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が既に挿入されている場合は（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｙｅｓ」）、ステップＳ１１９に移って、既に挿入されているＥＭＩ対策部品を削除又は変更し、配線の遅延時間を抑えている。
【００６５】
一方、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超えている場合は（各ステップＳ１１５，Ｓ１１７で「Ｎｏ」）、ステップＳ１２０に移る。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が挿入されていない場合も（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｎｏ」）、ステップＳ１２０に移る。
【００６６】
ステップＳ１２０において、比較部３２は、回路部品の移動の指示を表示装置４に表示する。操作者は、表示装置４に表示された指示に従って、入力装置１を操作することにより、基板上の回路部品の移動を指示する。これに応答して回路部品配置部１１は、記憶装置２の部品配置情報２６によって示される該回路部品の配置位置を書き換えて、部品配置情報２６を更新する。
【００６７】
回路部品の配置変更を行なう場合は、遅延時間と放射電磁雑音量がトレードオフの関係になく、両方を共に減少させることが可能である。ただし、回路部品の配置変更は、回路全体に影響を及ぼし易くて、他の回路部品や配線の移動が必要になることが多く、手間がかかる。
【００６８】
そこで、ＥＭＩ対策部品の挿入、削除、又は変更を行なうことが適確ではないときにだけ、回路部品の配置変更を行なう。すなわち、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超えている場合は（各ステップＳ１１５，Ｓ１１７で「Ｎｏ」）、ステップＳ１２０に移って、回路部品の配置変更を行ない、配線の放射電磁雑音量及び遅延時間を共に抑えている。また、配線の放射電磁雑音量が許容量を超えずに、配線の遅延時間が許容量を超えており、ＥＭＩ対策部品が挿入されていない場合は（ステップＳ１１５で「Ｙｅｓ」、ステップＳ１１６で「Ｎｏ」、ステップＳ１１８で「Ｎｏ」）、ステップＳ１２０に移って、回路部品の配置変更を行ない、配線の遅延時間を抑えている。
【００６９】
次の表１に、各ステップＳ１１５〜Ｓ１２０による処理を整理して示す。この表１において、縦方向には、放射電磁雑音量が許容量を超えているか否かに応じた対策を表し、横方向には、遅延時間が許容量を超えているか否かに応じた対策を表している。「○」は許容量を超えていないことを表し、「×」は許容量を超えていることを表している。
【００７０】
【表１】
【００７１】
そして、基板上の回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更により、配線の放射電磁雑音量及び遅延時間が許容量以下になると（ステップＳ１１６で「Ｙｅｓ」）、この処理が終了する。
【００７２】
この様に本実施形態では、放射電磁雑音量及び遅延時間が許容量を超えているか否かの判定結果、及びＥＭＩ対策部品が挿入されているか否かの判定結果に応じて、ＥＭＩ対策部品の挿入、削除、又は変更と、回路部品の配置変更とを使い分けているので、より適確な対処を行なうことができ、回路部品の配置や配線をより効率的に設定することができる。
【００７３】
尚、図２のフローチャートの処理及び図３のフローチャートの処理は、各配線別に行なわれる。従って、図２のステップＳ１０５や図３のステップＳ１１５における配線の放射電磁雑音量が許容量を超えているか否かの判定の後で、この判定結果を表示装置４に表示するだけではなく、放射電磁雑音量が許容量を超える配線の名称をネット結線情報２３から検索して表示装置４に表示する。
【００７４】
同様に、図２のステップＳ１０５や図３の各ステップＳ１１６，Ｓ１１７における配線の遅延時間が許容量を超えているか否かの判定の後で、この判定結果を表示装置４に表示するだけではなく、配線の遅延時間が許容量を超える配線の名称をネット結線情報２３から検索して表示装置４に表示する。
【００７５】
これにより、いずれの配線について、回路部品の移動、もしくはＥＭＩ対策部品の挿入、削除、又は変更をすべきかが分かる。
【００７６】
また、放射電磁雑音量の周波数特性を演算部３１で求めて、放射電磁雑音量の周波数特性を配線の名称と共に表示装置４に表示しても良い。これにより、この放射電磁雑音量を低減させるのに適確な周波数特性を有するＥＭＩ対策部品を速やかに選択することができる。
【００７７】
あるいは、配線の名称と共に、遅延時間を表示装置４に表示しても良い。これにより、この遅延時間を短縮させるのに適確な対処方法を速やかに選択することができる。
【００７８】
更に、配線の放射電磁雑音量と許容量の差分や、遅延時間と許容量の差分を表示装置４に表示しても良い。
【００７９】
また、図２のステップＳ１０６や図３のステップＳ１１９におけるＥＭＩ対策部品の挿入、削除、又は変更に際し、配線の放射電磁雑音量及び遅延時間をそれぞれの許容量以下に抑えることが可能なＥＭＩ対策部品の名称を表示装置４に表示しても構わない。このためには、演算部３１は、ＥＭＩ対策部品情報２５によって示される各ＥＭＩ対策部品の等価回路及び周波数特性等に基づいて、各ＥＭＩ対策部品別に、ＥＭＩ対策部品の挿入、削除、又は変更により決定される配線の放射電磁雑音量及び遅延時間を算出する。そして、比較部３２は、各ＥＭＩ対策部品別に、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定し、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量以下となるＥＭＩ対策部品を選択して、このＥＭＩ対策部品の名称を表示装置４に表示させる。あるいは、配線の放射電磁雑音量のみが許容量以下となるＥＭＩ対策部品を選択して、このＥＭＩ対策部品の名称を表示装置４に表示させたり、配線の遅延時間のみが許容量以下となるＥＭＩ対策部品を選択して、このＥＭＩ対策部品の名称を表示装置４に表示させたりする。これにより、いずれのＥＭＩ対策部品の挿入、削除、又は変更を行なえば良いかが分かるので、回路部品の配置や配線を更に効率的に設定することができる。
【００８０】
また、図２のステップＳ１０６や図３のステップＳ１２０における回路部品の移動に際し、配線の放射電磁雑音量及び遅延時間をそれぞれの許容量以下に抑えることが可能な回路部品の配置領域を表示装置４に表示しても構わない。このためには、演算部３１は、回路部品を配置することが可能な複数の配置領域を求め、各配置領域別に、回路部品の配置による配線の放射電磁雑音量及び遅延時間を算出する。そして、比較部３２は、各配置領域別に、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量を超えるか否かを判定し、配線の放射電磁雑音量及び遅延時間がそれぞれの許容量以下となる配置領域、配線の放射電磁雑音量のみが許容量以下となる配置領域、及び配線の遅延時間のみが許容量以下となる配置領域を表示装置４に表示させる。例えば、図４に示す様に基板１３１上で、仮想配線１３３を通じて、各回路部品１３２，１３６を相互に接続した状態で、一方の回路部品１３２を移動させるならば、配線の放射電磁雑音量のみが許容量以下となる配置領域１３４、及び配線の遅延時間のみが許容量以下となる配置領域１３５を表示装置４に表示させる。これにより、回路部品をいずれの配置領域に移動させれば良いかが分かるので、回路部品の配置や配線を更に効率的に設定することができる。
【００８１】
尚、本実施形態の回路部品配置設計支援装置は、回路部品配置設計装置（例えばフロアプランＣＡＤや基板レイアウトＣＡＤ）の一機能として、コンピュータプログラムにより実現させることができる。
【００８２】
【発明の効果】
以上説明した様に本発明によれば、配線の放射電磁雑音だけではなく、遅延時間をも算出しており、放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を繰り返している。これにより、放射電磁雑音量及び遅延時間を共に低く抑えることができ、回路部品の配置や配線を効率的に設定することができる。
【００８３】
例えば、ＣＡＤ上での回路部品の配置に際し、配線の放射電磁雑音量及び遅延時間が所望の許容量を超えない様に、回路部品の配置を決定することができ、放射電磁雑音が少なく、誤動作が発生し難いプリント回路基板を設計製造することができる。また、放射電磁雑音量及び信号波形（遅延時間）の修整のための基板の再設計の回数を減らすことができる。
【図面の簡単な説明】
【図１】本発明の回路部品配置設計支援装置の第１実施形態を示すブロック図である。
【図２】図１の装置による処理過程を示すフローチャートである。
【図３】本発明の回路部品配置設計支援装置の第２実施形態による処理過程を示すフローチャートである。
【図４】図１の装置の表示装置に表示される回路部品の配置領域を例示する図である。
【符号の説明】
１ 入力装置
２ 記憶装置
３ データ処理演算装置
４ 表示装置
１１ 回路部品配置部
１２ 許容量取得部
１３ ＥＭＩ対策部品変更部
２１ 基板情報
２２ 回路部品情報
２３ ネット結線情報
２４ 入力信号特性情報
２５ ＥＭＩ対策部品情報
２６ 部品配置情報
２７ 許容量情報
３１ 演算部
３２ 比較部
Claims (7)
- 基板上の回路部品の配置位置を入力する第１ステップと、
配線の放射電磁雑音量の許容量及び遅延時間の許容量を入力する第２ステップと、
入力された回路部品の配置位置、及び予め設定された回路部品の結線情報に基づいて、配線の仮想配線長を取得する第３ステップと、
取得された仮想配線長、予め設定された回路部品情報、基板情報、及び入力信号特性に基づいて、配線上の信号波形を算出し、この信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する第４ステップと、
算出された遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超える場合は、回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を行なう第５ステップとを含み、
算出された放射電磁雑音量及び遅延時間がそれぞれの許容量を超えなくなるまで、第３乃至第５ステップを繰り返すことを特徴とする回路部品配置設計方法。 - ＥＭＩ対策部品は、放射電磁雑音を低減させるために配線に挿入されるか、又は配線とアース間に挿入されることを特徴とする請求項１に記載の回路部品配置設計方法。
- 第５ステップにおいて、
算出された放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超える場合は、回路部品の配置変更を行ない、
算出された放射電磁雑音量のみが許容量を超える場合は、ＥＭＩ対策部品の挿入又は変更を行ない、
算出された遅延時間のみが許容量を超え、ＥＭＩ対策部品が挿入されていない場合は、回路部品の配置変更を行ない、
算出された遅延時間のみが許容量を超え、ＥＭＩ対策部品が既に挿入されている場合は、ＥＭＩ対策部品の削除又は変更を行なうことを特徴とする請求項１に記載の回路部品配置設計方法。 - 基板上の回路部品の配置位置を入力する回路部品配置入力手段と、
配線の放射電磁雑音量の許容量及び遅延時間の許容量を入力する許容量入力手段と、
入力された回路部品の配置位置、及び予め設定された回路部品の結線情報に基づいて、配線の仮想配線長を算出する第１演算手段と、
算出された仮想配線長、予め設定された回路部品情報、基板情報、及び入力信号特性に基づいて、配線上の信号波形を算出し、この信号波形に基づいて、配線の放射電磁雑音量及び遅延時間を算出する第２演算手段と、
算出された遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えるか否かを判定する判定手段と、
この判定結果を表示する表示手段と、
回路部品の配置変更もしくはＥＭＩ対策部品の挿入、削除、又は変更を行なう変更手段と
を備えることを特徴とする回路部品配置設計支援装置。 - 放射電磁雑音量が許容量を超えたと判定されたときに、該放射電磁雑音量及び許容量を超えた放射電磁雑音の周波数帯域を表示手段に表示させ、遅延時間が許容量を超えたときに、該遅延時間を表示手段に表示させることを特徴とする請求項４に記載の回路部品配置設計支援装置。
- 複数のＥＭＩ対策部品情報を記憶する記憶手段を備え、
遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えると判定されたときに、記憶手段内の各ＥＭＩ対策部品情報を用いた変更手段による処理と、この処理に引き続く第１演算手段、第２演算手段、及び判定手段による処理とを繰り返し、これにより遅延時間もしくは放射電磁雑音量がそれぞれの許容量を超えることがないＥＭＩ対策部品を選択することを特徴とする請求項４に記載の回路部品配置設計支援装置。 - 回路部品の配置変更に際し、遅延時間が許容量を超えない該回路部品の配置領域と、放射電磁雑音量が許容量を超えない該回路部品の配置領域と、放射電磁雑音量及び遅延時間がそれぞれの許容量を共に超えない該回路部品の配置領域とを求め、これらの配置領域を表示手段に表示させることを特徴とする請求項４に記載の回路部品配置設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046041A JP2004258756A (ja) | 2003-02-24 | 2003-02-24 | 回路部品配置設計方法、及び回路部品配置設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046041A JP2004258756A (ja) | 2003-02-24 | 2003-02-24 | 回路部品配置設計方法、及び回路部品配置設計支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004258756A true JP2004258756A (ja) | 2004-09-16 |
Family
ID=33112700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003046041A Pending JP2004258756A (ja) | 2003-02-24 | 2003-02-24 | 回路部品配置設計方法、及び回路部品配置設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004258756A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7412683B2 (en) | 2004-02-05 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system |
| KR100941575B1 (ko) | 2007-01-16 | 2010-02-10 | 가부시키가이샤 뉴플레어 테크놀로지 | 도형 데이터의 검증 장치 및 방법 |
| JP2010238025A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 遮蔽検査方法、遮蔽検査装置、および遮蔽検査プログラム |
| WO2022070328A1 (ja) * | 2020-09-30 | 2022-04-07 | 富士通株式会社 | 等価回路解析プログラム、等価回路解析装置及び等価回路解析方法 |
-
2003
- 2003-02-24 JP JP2003046041A patent/JP2004258756A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7412683B2 (en) | 2004-02-05 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system |
| KR100941575B1 (ko) | 2007-01-16 | 2010-02-10 | 가부시키가이샤 뉴플레어 테크놀로지 | 도형 데이터의 검증 장치 및 방법 |
| JP2010238025A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 遮蔽検査方法、遮蔽検査装置、および遮蔽検査プログラム |
| WO2022070328A1 (ja) * | 2020-09-30 | 2022-04-07 | 富士通株式会社 | 等価回路解析プログラム、等価回路解析装置及び等価回路解析方法 |
| JPWO2022070328A1 (ja) * | 2020-09-30 | 2022-04-07 | ||
| JP7348583B2 (ja) | 2020-09-30 | 2023-09-21 | 富士通株式会社 | 等価回路解析プログラム、等価回路解析装置及び等価回路解析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040255258A1 (en) | Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout | |
| JP2002134619A (ja) | 集積回路の設計方法、その設計装置、および記録媒体 | |
| US8516431B2 (en) | Rule check system, design rule check method and design rule check program | |
| US7356784B1 (en) | Integrated synthesis placement and routing for integrated circuits | |
| US7337087B2 (en) | Circuit analyzing apparatus, circuit analyzing method and circuit analyzing program | |
| JP2005158075A (ja) | 相互接続対応の集積回路設計 | |
| US20080034332A1 (en) | Optimization Of Geometry Pattern Density | |
| JP2004258756A (ja) | 回路部品配置設計方法、及び回路部品配置設計支援装置 | |
| KR100704577B1 (ko) | 타이밍 버지트 설계 방법 | |
| EP0845746A2 (en) | Printed circuit board cad apparatus which determines design parameter values | |
| US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
| JP3643450B2 (ja) | コンピュータ支援設計システム | |
| US20160253448A1 (en) | Circuit board design system, circuit board design method and program recording medium | |
| US20010032222A1 (en) | System, method and computer accessible storage medium, for creating and editing structured parts list | |
| US20030088393A1 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
| US7277841B1 (en) | Method for adaptive sub-gridding for power/ground plane simulations | |
| JP6252494B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
| US20020019713A1 (en) | Electromagnetic wave analyzing apparatus and computer readable storage medium | |
| JP4733059B2 (ja) | 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム | |
| JP4540861B2 (ja) | プリント基板におけるバイパスコンデンサ配置配線設計支援システムおよびプログラム | |
| JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
| JP4653764B2 (ja) | 半導体装置の設計方法、設計支援システム及びプログラム | |
| JP2005100171A (ja) | 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 | |
| JP2007241802A (ja) | 基板設計支援装置、プリント基板、基板設計支援プログラムおよび基板設計支援方法 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 |