JP6252494B2 - 設計支援装置、設計支援方法及びプログラム - Google Patents
設計支援装置、設計支援方法及びプログラム Download PDFInfo
- Publication number
- JP6252494B2 JP6252494B2 JP2014557457A JP2014557457A JP6252494B2 JP 6252494 B2 JP6252494 B2 JP 6252494B2 JP 2014557457 A JP2014557457 A JP 2014557457A JP 2014557457 A JP2014557457 A JP 2014557457A JP 6252494 B2 JP6252494 B2 JP 6252494B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- impedance
- buffer
- information
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、プリント回路基板の構造を設計するための設計支援装置、設計支援方法及びプログラムに関する。
プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、以下、ＰＣＢと記述する）上に実装したＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）に対して動作速度の高速化や動作電圧の低電圧化の要求が高まっており、ＬＳＩの動作において許容できるノイズ（ノイズマージン）は減っている。また、製品の開発開始から出荷までの短時間化の要求により、ＰＣＢ設計の戻り工数の削減が求められている。そのため、製品設計の初期段階で、ＬＳＩが仕様を満たし安定動作するように、シミュレータ等を用いてＰＣＢを設計することが重要である。
特に、ＰＣＢ上で接続されるＬＳＩ間で安定に信号伝達動作を行うためには、ＬＳＩにおける信号伝達用の回路であるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）バッファに供給される電源電圧変動（以下、Ｉ／Ｏ電源電圧変動と記述する）が、ＬＳＩの安定動作する許容可能な範囲に抑えられている必要がある。Ｉ／Ｏバッファの電源電圧変動を許容可能な範囲に抑えるためには、電源からＩ／Ｏバッファの電源端子までのＰＣＢ、パッケージ、ＬＳＩ内部配線を含めた電源供給系回路のインピーダンスが目標値以下になる必要がある（以下、この目標値をターゲットインピーダンスと記述する）。
特に、ＰＣＢ上で接続されるＬＳＩ間で安定に信号伝達動作を行うためには、ＬＳＩにおける信号伝達用の回路であるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）バッファに供給される電源電圧変動（以下、Ｉ／Ｏ電源電圧変動と記述する）が、ＬＳＩの安定動作する許容可能な範囲に抑えられている必要がある。Ｉ／Ｏバッファの電源電圧変動を許容可能な範囲に抑えるためには、電源からＩ／Ｏバッファの電源端子までのＰＣＢ、パッケージ、ＬＳＩ内部配線を含めた電源供給系回路のインピーダンスが目標値以下になる必要がある（以下、この目標値をターゲットインピーダンスと記述する）。
特許文献１には、ＰＣＢのレイアウト後に電磁界解析により電源供給系回路とグラウンド系回路の等価回路モデルを導出し、実装されている部品の最適な種類、配置、個数をパラメータとした推定式に基づいて電源供給系回路のインピーダンスをターゲットインピーダンス以下にする技術が記載されている。
また、特許文献２には、ＰＣＢ全体のレイアウト情報から電源供給部分を電気回路情報に変換し、ＬＳＩの電源端子からのインピーダンス特性等、電源供給系回路のインピーダンスを導出する技術が記載されている。
また、特許文献２には、ＰＣＢ全体のレイアウト情報から電源供給部分を電気回路情報に変換し、ＬＳＩの電源端子からのインピーダンス特性等、電源供給系回路のインピーダンスを導出する技術が記載されている。
特許文献１や特許文献２に記載されている技術は、ターゲットインピーダンスの推定に製品設計の初期段階では決定されていないノイズ源となるＬＳＩから流れる電流値を必要とするため、ターゲットインピーダンスの導出が困難である。また、特許文献１や特許文献２に記載されている技術は、Ｉ／Ｏバッファの電源供給系回路の設計に求められる信号品質設計（ＳＩ（Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ）設計）と電源品質設計（ＰＩ（Ｐｏｗｅｒ Ｉｎｔｅｇｒｉｔｙ）設計）の両方を行う技術ではない。
図１３Ａおよび１３Ｂは、バッファにおける電源電圧変動とジッタとの関係を示す図である。
一般に、回路ブロックが接続されている電源からの出力に電圧変動が生じると、回路ブロックの動作するタイミングのずれが生じ、出力段の波形においてジッタ（ゆらぎ、遅延）が確認されるようになる。バッファに供給される電圧が図１３Ａの実線に示すように一定であれば、バッファは安定に動作する。
しかしながら、実際にはバッファ自身のスイッチング動作により電源供給系回路に電流が流れるため、電源供給系回路のインピーダンスによる電源電圧変動が発生し、実際にバッファに供給される電圧は、図１３Ａの点線に示すように変動してしまう。
この場合、バッファは、一定の電圧が供給されないままスイッチング動作を行うことになるため、出力段の波形はきれいに揃わず、タイミングのずれとしての図１３Ｂに示すようなジッタが生じてしまう。特にＬＳＩのＩ／Ｏバッファにおいては、ドライバ（送信側バッファ）の出力端の信号をレシーバ（受信側バッファ）の入力端に伝達することになるため、安定に信号伝達を行うためには、ジッタを許容範囲の時間内に抑えなければならず、電源電圧変動の許容範囲も決まる。
したがって、Ｉ／Ｏバッファの電源供給系回路の設計を行うためには、安定な信号伝達を行うために必要なＩ／Ｏバッファの本数やジッタの許容範囲を考慮した、ＰＩ設計とＳＩ設計を考慮したターゲットインピーダンスを用意する必要がある。
一般に、回路ブロックが接続されている電源からの出力に電圧変動が生じると、回路ブロックの動作するタイミングのずれが生じ、出力段の波形においてジッタ（ゆらぎ、遅延）が確認されるようになる。バッファに供給される電圧が図１３Ａの実線に示すように一定であれば、バッファは安定に動作する。
しかしながら、実際にはバッファ自身のスイッチング動作により電源供給系回路に電流が流れるため、電源供給系回路のインピーダンスによる電源電圧変動が発生し、実際にバッファに供給される電圧は、図１３Ａの点線に示すように変動してしまう。
この場合、バッファは、一定の電圧が供給されないままスイッチング動作を行うことになるため、出力段の波形はきれいに揃わず、タイミングのずれとしての図１３Ｂに示すようなジッタが生じてしまう。特にＬＳＩのＩ／Ｏバッファにおいては、ドライバ（送信側バッファ）の出力端の信号をレシーバ（受信側バッファ）の入力端に伝達することになるため、安定に信号伝達を行うためには、ジッタを許容範囲の時間内に抑えなければならず、電源電圧変動の許容範囲も決まる。
したがって、Ｉ／Ｏバッファの電源供給系回路の設計を行うためには、安定な信号伝達を行うために必要なＩ／Ｏバッファの本数やジッタの許容範囲を考慮した、ＰＩ設計とＳＩ設計を考慮したターゲットインピーダンスを用意する必要がある。
そこで本発明は、ＬＳＩを実装したＰＣＢの電源供給系回路において、ＬＳＩが安定動作するために必要となるターゲットインピーダンスを導出する設計支援装置、設計支援方法及びプログラムを提供することを目的としている。
上記目的を達成するために、本発明の実施形態における設計支援装置は、Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出する許容電源変動導出部と、前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出部とを備える。
また本発明の実施形態における設計支援方法は、Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出し、前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出する。
また本発明の実施形態におけるプログラムは、プリント回路基板設計支援装置のコンピュータを、Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出する許容電源変動導出手段、前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出手段として機能させる。
本発明によれば、ＰＣＢ設計の初期段階において、容易に電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを見積もることができる。
図１は、本発明の設計支援装置１０の最小構成を示す機能ブロック図である。
本発明の設計支援装置１０は、図１に示すように、少なくとも、許容電源変動導出部１０１と、ターゲットインピーダンス導出部１０２とを備える。
許容電源変動導出部１０１およびターゲットインピーダンス導出部１０２は制御部（例えばＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｃｅｓｓｉｎｇ Ｕｎｉｔ）がプログラムを実行することにより以下の機能を行い、設計支援装置１０を構成する。
本発明の設計支援装置１０は、図１に示すように、少なくとも、許容電源変動導出部１０１と、ターゲットインピーダンス導出部１０２とを備える。
許容電源変動導出部１０１およびターゲットインピーダンス導出部１０２は制御部（例えばＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｃｅｓｓｉｎｇ Ｕｎｉｔ）がプログラムを実行することにより以下の機能を行い、設計支援装置１０を構成する。
許容電源変動導出部１０１は、Ｉ／Ｏバッファに生じる電源電圧変動とその電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な電源電圧変動を導出する機能部である。ここで、ジッタ制約とは、ＬＳＩにおいて信号が安定して伝達されるためのジッタの許容可能な範囲である。ジッタ制約に基づいて求められるＩ／Ｏバッファの電源電圧変動が、Ｉ／Ｏバッファに生じる電源電圧変動として導出される。
ターゲットインピーダンス導出部１０２は、Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、許容可能な電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出する。ここで、信号動作電流とは、Ｉ／Ｏバッファの電源供給系回路を流れる電流である。
ターゲットインピーダンスは、Ｉ／Ｏバッファの電源供給系回路の許容可能な範囲のインピーダンスである。ターゲットインピーダンスは、Ｉ／Ｏバッファの電源電圧変動を許容可能な範囲に抑えるために必要となり、設計において満足しなければならない特性である。このターゲットインピーダンスの特性は、Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の特性に基づく特性となる。例えば、信号動作電流が周波数依存性を有する特性であった場合は、ターゲットインピーダンスも周波数依存性を有する特性となる。
ターゲットインピーダンス導出部１０２は、Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、許容可能な電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出する。ここで、信号動作電流とは、Ｉ／Ｏバッファの電源供給系回路を流れる電流である。
ターゲットインピーダンスは、Ｉ／Ｏバッファの電源供給系回路の許容可能な範囲のインピーダンスである。ターゲットインピーダンスは、Ｉ／Ｏバッファの電源電圧変動を許容可能な範囲に抑えるために必要となり、設計において満足しなければならない特性である。このターゲットインピーダンスの特性は、Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の特性に基づく特性となる。例えば、信号動作電流が周波数依存性を有する特性であった場合は、ターゲットインピーダンスも周波数依存性を有する特性となる。
＜第一の実施形態＞
図２は、本発明の第一の実施形態による設計支援装置１０の構成を示す図である。
図２で示すように、第一の実施形態による設計支援装置１０は、図１で示した設計支援装置１０の最小構成を示す機能に加え、出力制御部１０３、出力部１１０、記憶部１１１を備える。
図２は、本発明の第一の実施形態による設計支援装置１０の構成を示す図である。
図２で示すように、第一の実施形態による設計支援装置１０は、図１で示した設計支援装置１０の最小構成を示す機能に加え、出力制御部１０３、出力部１１０、記憶部１１１を備える。
出力制御部１０３は、ターゲットインピーダンス導出部１０２の導出したターゲットインピーダンスを出力部１１０に出力する機能部である。例えば、出力部１１０が液晶パネルなどの表示部である場合、出力制御部１０３はターゲットインピーダンスを表示部にグラフとして表示してもよい。
出力部１１０は、例えば表示部であり、出力制御部１０３からターゲットインピーダンスを入力し、表示部に表示する。
記憶部１１１は、Ｉ／Ｏバッファの回路設計情報であるジッタ制約、信号動作電流といった情報やジッタ電圧相関情報など、設計支援装置１０の動作に必要な種々のデータやプログラムを記憶する記憶部である。
出力部１１０は、例えば表示部であり、出力制御部１０３からターゲットインピーダンスを入力し、表示部に表示する。
記憶部１１１は、Ｉ／Ｏバッファの回路設計情報であるジッタ制約、信号動作電流といった情報やジッタ電圧相関情報など、設計支援装置１０の動作に必要な種々のデータやプログラムを記憶する記憶部である。
図３は、記憶部１１１が記憶するジッタ制約の情報の例を示す図である。
ジッタ制約は、ユーザが事前に用意しておく情報である。ジッタ制約は、ＬＳＩにおいて信号が安定して伝達されるための各瞬間のジッタの許容可能な範囲である。図３に示すように、ジッタ制約は、信号が安定して伝達されるジッタの基準に対して、信号伝達が進む方向の進みジッタに対するジッタ制約と信号伝達が遅れる方向の遅れジッタに対するジッタ制約とが存在する。このジッタ制約はＰＣＢ設計の初期段階で用意可能なＬＳＩの設計仕様項目の１つであり、ＬＳＩにおいて信号が安定して伝達されるために、このジッタ制約を満足するように設計しなければならない。
ジッタ制約は、ユーザが事前に用意しておく情報である。ジッタ制約は、ＬＳＩにおいて信号が安定して伝達されるための各瞬間のジッタの許容可能な範囲である。図３に示すように、ジッタ制約は、信号が安定して伝達されるジッタの基準に対して、信号伝達が進む方向の進みジッタに対するジッタ制約と信号伝達が遅れる方向の遅れジッタに対するジッタ制約とが存在する。このジッタ制約はＰＣＢ設計の初期段階で用意可能なＬＳＩの設計仕様項目の１つであり、ＬＳＩにおいて信号が安定して伝達されるために、このジッタ制約を満足するように設計しなければならない。
図４は、記憶部１１１が記憶するジッタ電圧相関情報のデータベースの例を示す表である。
ジッタ電圧相関情報は、ユーザが事前に用意しておく情報である。ジッタ電圧相関情報は、Ｉ／Ｏバッファの電源電圧変動ΔＶに対してジッタがどれだけ生じるかを示す情報である。このジッタ電圧相関情報は、図４で示すように、動作電圧の違いや信号伝達方式（シングルエンド信号／差動信号）の違い等によるＩ／Ｏバッファの種類毎にライブラリ化し、ユーザがＬＳＩで使用するＩ／Ｏバッファに応じて選択できるデータベースとして記憶部１１１に記録されている。
ジッタ電圧相関情報は、過去に設計したＬＳＩの実測結果や解析結果からＩ／Ｏバッファの種類毎にライブラリ化し、ユーザがＬＳＩで使用するＩ／Ｏバッファに応じて選択できるデータベースとして記憶部１１１に記録しておけばよい。そうすることで、ユーザが、同様の仕様のＬＳＩや同じラインアップのＬＳＩを用いる新規のＰＣＢ設計を行う際にデータベースを再利用でき、更に、ＰＣＢ設計の初期段階から正確なターゲットインピーダンスの見積もりを迅速に行うことが可能となる。
ジッタ電圧相関情報は、ユーザが事前に用意しておく情報である。ジッタ電圧相関情報は、Ｉ／Ｏバッファの電源電圧変動ΔＶに対してジッタがどれだけ生じるかを示す情報である。このジッタ電圧相関情報は、図４で示すように、動作電圧の違いや信号伝達方式（シングルエンド信号／差動信号）の違い等によるＩ／Ｏバッファの種類毎にライブラリ化し、ユーザがＬＳＩで使用するＩ／Ｏバッファに応じて選択できるデータベースとして記憶部１１１に記録されている。
ジッタ電圧相関情報は、過去に設計したＬＳＩの実測結果や解析結果からＩ／Ｏバッファの種類毎にライブラリ化し、ユーザがＬＳＩで使用するＩ／Ｏバッファに応じて選択できるデータベースとして記憶部１１１に記録しておけばよい。そうすることで、ユーザが、同様の仕様のＬＳＩや同じラインアップのＬＳＩを用いる新規のＰＣＢ設計を行う際にデータベースを再利用でき、更に、ＰＣＢ設計の初期段階から正確なターゲットインピーダンスの見積もりを迅速に行うことが可能となる。
図５は、Ｉ／Ｏバッファの許容可能な電源電圧変動の例を示す図である。
許容電源変動導出部１０１は、ジッタ電圧相関情報と、ジッタ制約の情報とに基づいて、Ｉ／Ｏバッファの許容可能な電源電圧変動（以下、許容可能電源電圧変動と記述する）を導出する。許容電源変動導出部１０１は、図４で示したデータベースからＩ／Ｏバッファの許容可能電源電圧変動を導出することができる。
例えば、ユーザがＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ１でありジッタ制約がＡ１の場合、許容電源変動導出部１０１は、記憶部１１１から図４で示すデータベースを読み出し、Ｉ／Ｏバッファの電源電圧変動ΔＶをａと導出する。図４で示すデータベースから、ユーザがＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ１であり、Ｉ／Ｏバッファの電源電圧変動ΔＶがａの場合、ジッタ制約はＡ１となることがわかる。
また、ユーザのＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ２であり、ジッタ制約がＤ２の場合、許容電源変動導出部１０１は、記憶部１１１から図４で示すデータベースを読み出し、Ｉ／Ｏバッファの電源電圧変動ΔＶをｄと導出する。図４で示すデータベースから、ユーザのＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ２であり、Ｉ／Ｏバッファの電源電圧変動ΔＶがｃの場合、ジッタ制約はＣ２と求めることもできる。
なお、記憶部１１１の記憶するデータベースにおいて適切な許容可能電源電圧変動とジッタ制約との組み合わせデータが存在しない場合、許容電源変動導出部１０１は、データベースに存在するデータを補間し、新たに適切な許容可能電源電圧変動とジッタ制約との組み合わせデータを生成してＩ／Ｏバッファの許容可能電源電圧変動を導出してもよい。
許容電源変動導出部１０１は、ジッタ電圧相関情報と、ジッタ制約の情報とに基づいて、Ｉ／Ｏバッファの許容可能な電源電圧変動（以下、許容可能電源電圧変動と記述する）を導出する。許容電源変動導出部１０１は、図４で示したデータベースからＩ／Ｏバッファの許容可能電源電圧変動を導出することができる。
例えば、ユーザがＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ１でありジッタ制約がＡ１の場合、許容電源変動導出部１０１は、記憶部１１１から図４で示すデータベースを読み出し、Ｉ／Ｏバッファの電源電圧変動ΔＶをａと導出する。図４で示すデータベースから、ユーザがＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ１であり、Ｉ／Ｏバッファの電源電圧変動ΔＶがａの場合、ジッタ制約はＡ１となることがわかる。
また、ユーザのＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ２であり、ジッタ制約がＤ２の場合、許容電源変動導出部１０１は、記憶部１１１から図４で示すデータベースを読み出し、Ｉ／Ｏバッファの電源電圧変動ΔＶをｄと導出する。図４で示すデータベースから、ユーザのＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ２であり、Ｉ／Ｏバッファの電源電圧変動ΔＶがｃの場合、ジッタ制約はＣ２と求めることもできる。
なお、記憶部１１１の記憶するデータベースにおいて適切な許容可能電源電圧変動とジッタ制約との組み合わせデータが存在しない場合、許容電源変動導出部１０１は、データベースに存在するデータを補間し、新たに適切な許容可能電源電圧変動とジッタ制約との組み合わせデータを生成してＩ／Ｏバッファの許容可能電源電圧変動を導出してもよい。
図６は、ターゲットインピーダンス導出部１０２の導出するターゲットインピーダンスの例を示す図である。
ターゲットインピーダンス導出部１０２は、Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、許容可能電源電圧変動とに基づいて、ターゲットインピーダンスを導出する。そして、ターゲットインピーダンス導出部１０２は、例えば、記憶部１１１が記憶しているターゲットインピーダンスＺｔｉを表す式（１）を読み出し、読み出した式（１）にユーザが事前に用意した信号動作電流（絶対値）と許容電源変動導出部１０１が導出した許容可能電源電圧変動（絶対値）とを代入することでＰＣＢにおけるＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスＺｔｉを導出することができる。
ターゲットインピーダンス導出部１０２は、Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、許容可能電源電圧変動とに基づいて、ターゲットインピーダンスを導出する。そして、ターゲットインピーダンス導出部１０２は、例えば、記憶部１１１が記憶しているターゲットインピーダンスＺｔｉを表す式（１）を読み出し、読み出した式（１）にユーザが事前に用意した信号動作電流（絶対値）と許容電源変動導出部１０１が導出した許容可能電源電圧変動（絶対値）とを代入することでＰＣＢにおけるＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスＺｔｉを導出することができる。
ただし、この式（１）において、Ｉｉはユーザが事前に用意した信号動作電流（絶対値）、Ｖｄｒは許容可能電源電圧変動であり、図５においてＩ／Ｏバッファの電源電圧変動ΔＶに相当する。
この式（１）はオームの法則に起因するものであり、信号動作電流Ｉｉが流れるほどターゲットインピーダンスＺｔｉが小さくなる、もしくは許容可能電源電圧変動Ｖｄｒを厳しく（小さく）見積るほど、ターゲットインピーダンスＺｔｉは小さくなる、という関係を示している。
以上のように、ターゲットインピーダンス導出部１０２は、ＰＣＢにおけるＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスを導出することができる。
この式（１）はオームの法則に起因するものであり、信号動作電流Ｉｉが流れるほどターゲットインピーダンスＺｔｉが小さくなる、もしくは許容可能電源電圧変動Ｖｄｒを厳しく（小さく）見積るほど、ターゲットインピーダンスＺｔｉは小さくなる、という関係を示している。
以上のように、ターゲットインピーダンス導出部１０２は、ＰＣＢにおけるＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスを導出することができる。
図７は、本発明の第一の実施形態による設計支援装置１０の処理フローを示す図である。
次に、設計支援装置１０が記憶部１１１の記憶する種々の情報に基づいてターゲットインピーダンスを導出する場合を例に、第一の実施形態による設計支援装置１０の処理フローを説明する。
まず、ユーザは、例えばデータを記憶部に記録する外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にＩ／Ｏバッファの回路設計情報（ジッタ制約の情報、信号動作電流の情報）を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にジッタ電圧相関情報を書き込む。
次に、設計支援装置１０が記憶部１１１の記憶する種々の情報に基づいてターゲットインピーダンスを導出する場合を例に、第一の実施形態による設計支援装置１０の処理フローを説明する。
まず、ユーザは、例えばデータを記憶部に記録する外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にＩ／Ｏバッファの回路設計情報（ジッタ制約の情報、信号動作電流の情報）を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にジッタ電圧相関情報を書き込む。
次に、設計支援装置１０の許容電源変動導出部１０１は、記憶部１１１からＩ／Ｏバッファの回路設計情報（ジッタ制約の情報）を読み出す（ステップＳ１）。また、許容電源変動導出部１０１は、記憶部１１１からジッタ電圧相関情報を読み出す（ステップＳ１）。
そして、許容電源変動導出部１０１は、記憶部１１１から読み出したジッタ電圧相関情報とＩ／Ｏバッファの回路設計情報であるジッタ制約の情報とに基づいて、許容可能電源電圧変動を導出する（ステップＳ２）。例えば、ユーザのＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ１であり、ジッタ制約がＡ１の場合、許容電源変動導出部１０１は、記憶部１１１から図４で示すデータベースを読み出し、Ｉ／Ｏバッファの電源電圧変動ΔＶをａと導出する。そして、許容電源変動導出部１０１は、導出した許容可能電源電圧変動の情報をターゲットインピーダンス導出部１０２に出力する。
そして、許容電源変動導出部１０１は、記憶部１１１から読み出したジッタ電圧相関情報とＩ／Ｏバッファの回路設計情報であるジッタ制約の情報とに基づいて、許容可能電源電圧変動を導出する（ステップＳ２）。例えば、ユーザのＬＳＩで使用するＩ／Ｏバッファの種類がｔｙｐｅ１であり、ジッタ制約がＡ１の場合、許容電源変動導出部１０１は、記憶部１１１から図４で示すデータベースを読み出し、Ｉ／Ｏバッファの電源電圧変動ΔＶをａと導出する。そして、許容電源変動導出部１０１は、導出した許容可能電源電圧変動の情報をターゲットインピーダンス導出部１０２に出力する。
ターゲットインピーダンス導出部１０２は、許容電源変動導出部１０１から許容可能電源電圧変動を入力すると、記憶部１１１からＩ／Ｏバッファの回路設計情報（信号動作電流の情報）を読み出す（ステップＳ３）。
次に、ターゲットインピーダンス導出部１０２は、許容可能電源電圧変動の情報とＩ／Ｏバッファの回路設計情報である信号動作電流の情報とに基づいて、例えば割り算を実行する機能をハードウエアで実現し許容可能電源電圧変動（絶対値）を信号動作電流（絶対値）で割り算してターゲットインピーダンスを導出する（ステップＳ４）。また、例えば、ターゲットインピーダンス導出部１０２は、記憶部１１１が記憶しているターゲットインピーダンスＺｔｉを表す式（１）を読み出し、読み出した式（１）に信号動作電流と許容可能電源電圧変動とを代入することでＰＣＢにおけるＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスＺｔｉを導出してもよい。そして、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスの情報を出力制御部１０３に出力する。
出力制御部１０３は、ターゲットインピーダンス導出部１０２からターゲットインピーダンスの情報を入力すると、入力したターゲットインピーダンスの情報に基づいて、ターゲットインピーダンスを出力部１１０に出力する（ステップＳ５）。例えば、出力制御部１０３の入力したターゲットインピーダンスの情報が文字情報である場合、出力制御部１０３は、ターゲットインピーダンスを文字として出力部１１０に出力する。
次に、ターゲットインピーダンス導出部１０２は、許容可能電源電圧変動の情報とＩ／Ｏバッファの回路設計情報である信号動作電流の情報とに基づいて、例えば割り算を実行する機能をハードウエアで実現し許容可能電源電圧変動（絶対値）を信号動作電流（絶対値）で割り算してターゲットインピーダンスを導出する（ステップＳ４）。また、例えば、ターゲットインピーダンス導出部１０２は、記憶部１１１が記憶しているターゲットインピーダンスＺｔｉを表す式（１）を読み出し、読み出した式（１）に信号動作電流と許容可能電源電圧変動とを代入することでＰＣＢにおけるＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスＺｔｉを導出してもよい。そして、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスの情報を出力制御部１０３に出力する。
出力制御部１０３は、ターゲットインピーダンス導出部１０２からターゲットインピーダンスの情報を入力すると、入力したターゲットインピーダンスの情報に基づいて、ターゲットインピーダンスを出力部１１０に出力する（ステップＳ５）。例えば、出力制御部１０３の入力したターゲットインピーダンスの情報が文字情報である場合、出力制御部１０３は、ターゲットインピーダンスを文字として出力部１１０に出力する。
以上、本発明の実施形態による設計支援装置１０の処理フローについて説明したが、上述の設計支援装置１０の処理により、ＰＣＢ設計の初期段階において、容易に電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを見積もることができ、ＰＣＢ設計工数の低減やＰＣＢ製造コストの低減ができるという効果が得られる。
また、上述の設計支援装置１０の処理により、信号動作電流が大きくなる、または許容可能電源電圧変動が厳しい条件になるほど、より厳しい（小さい）ターゲットインピーダンスが見積もられ、Ｉ／Ｏバッファの電源供給系回路の実際の設計に即したターゲットインピーダンスが得られる。
また、上述の設計支援装置１０の処理により、信号動作電流が大きくなる、または許容可能電源電圧変動が厳しい条件になるほど、より厳しい（小さい）ターゲットインピーダンスが見積もられ、Ｉ／Ｏバッファの電源供給系回路の実際の設計に即したターゲットインピーダンスが得られる。
＜第二の実施形態＞
次に、本発明の第二の実施形態による設計支援装置１０について説明する。
本発明の第二の実施形態による設計支援装置１０の構成は、図２で示した第一の実施形態による設計支援装置１０の構成と同一であるため、その説明を省略する。また、第二の実施形態による設計支援装置１０の処理フローにおいて、第二の実施形態による許容電源変動導出部１０１が使用するジッタ電圧相関情報は、Ｉ／Ｏバッファ毎に用意した近似式で表されるジッタ電圧相関式であり、第一の実施形態による許容電源変動導出部１０１が使用するジッタ電圧相関情報とは異なる様式を持つ。
したがって、第二の実施形態による許容電源変動導出部１０１が使用する計算式であるジッタ電圧相関情式について以下で詳細に説明する。
次に、本発明の第二の実施形態による設計支援装置１０について説明する。
本発明の第二の実施形態による設計支援装置１０の構成は、図２で示した第一の実施形態による設計支援装置１０の構成と同一であるため、その説明を省略する。また、第二の実施形態による設計支援装置１０の処理フローにおいて、第二の実施形態による許容電源変動導出部１０１が使用するジッタ電圧相関情報は、Ｉ／Ｏバッファ毎に用意した近似式で表されるジッタ電圧相関式であり、第一の実施形態による許容電源変動導出部１０１が使用するジッタ電圧相関情報とは異なる様式を持つ。
したがって、第二の実施形態による許容電源変動導出部１０１が使用する計算式であるジッタ電圧相関情式について以下で詳細に説明する。
図８は、記憶部１１１が記憶するジッタ電圧相関式の例を示すグラフである。
記憶部１１１は、複数のＩ／Ｏバッファに対して電源電圧変動とジッタとが１対１で対応するジッタ電圧相関式を、ＬＳＩのそれぞれのラインアップに対応する識別子に関連付けて記憶している。
このジッタ電圧相関式は、同様のＬＳＩが実装されたＰＣＢにおいて実測された特性や等価回路モデルを用いて導出された特性から、相関性を表す近似式を元に導出されたものである。このジッタ電圧相関式は、Ｉ／Ｏバッファの動作電圧の違いや信号伝達方式の違い等によるＩ／Ｏバッファの種類毎にライブラリ化し、ユーザがＬＳＩで使用するＩ／Ｏバッファに応じて選択できるデータベースとして記憶部１１１に記録されている。
また、図７で示される第二の実施形態による設計支援装置１０のステップＳ２の処理は、許容電源変動導出部１０１が記憶部１１１から読み出したジッタ電圧相関式にＩ／Ｏバッファの回路設計情報であるジッタ制約の情報を代入して、許容可能電源電圧変動を導出する処理である。
図８で示すジッタ電圧相関式の例で表される実線は、Ｉ／Ｏバッファの電源電圧変動ΔＶに対するジッタ（実測値、解析値）について、ジッタの条件を変動させて得られた電源電圧変動ΔＶ（×印）をプロットし、それに対して統計処理を行って求めた近似直線（実線）を引いたものである。一般に、ΔＶが大きくなるにつれジッタ（絶対値）が大きくなり、ほぼ比例の関係にある。例えばΔＶをＶｄ、ジッタをｔｊとしたとき、近似直線は式（２）で表すことができる。
記憶部１１１は、複数のＩ／Ｏバッファに対して電源電圧変動とジッタとが１対１で対応するジッタ電圧相関式を、ＬＳＩのそれぞれのラインアップに対応する識別子に関連付けて記憶している。
このジッタ電圧相関式は、同様のＬＳＩが実装されたＰＣＢにおいて実測された特性や等価回路モデルを用いて導出された特性から、相関性を表す近似式を元に導出されたものである。このジッタ電圧相関式は、Ｉ／Ｏバッファの動作電圧の違いや信号伝達方式の違い等によるＩ／Ｏバッファの種類毎にライブラリ化し、ユーザがＬＳＩで使用するＩ／Ｏバッファに応じて選択できるデータベースとして記憶部１１１に記録されている。
また、図７で示される第二の実施形態による設計支援装置１０のステップＳ２の処理は、許容電源変動導出部１０１が記憶部１１１から読み出したジッタ電圧相関式にＩ／Ｏバッファの回路設計情報であるジッタ制約の情報を代入して、許容可能電源電圧変動を導出する処理である。
図８で示すジッタ電圧相関式の例で表される実線は、Ｉ／Ｏバッファの電源電圧変動ΔＶに対するジッタ（実測値、解析値）について、ジッタの条件を変動させて得られた電源電圧変動ΔＶ（×印）をプロットし、それに対して統計処理を行って求めた近似直線（実線）を引いたものである。一般に、ΔＶが大きくなるにつれジッタ（絶対値）が大きくなり、ほぼ比例の関係にある。例えばΔＶをＶｄ、ジッタをｔｊとしたとき、近似直線は式（２）で表すことができる。
ただし、式（２）においてａは直線の傾きである。また、式（２）においてｂは、近似直線のジッタ軸上の切片を表す。
ジッタが０の場合、電源電圧変動ΔＶとジッタとの関係を表す関係式は理想的に原点を含む関係式であり、実測値より求めた式（２）で表される近似直線は原点付近に切片を持つ。したがって、式（２）におけるｂの値はほぼ０であり式（２）の近似式では無視できる値である。
したがって、式（２）を用いて、ｔｊにジッタ制約ｔｊｒを代入し、ＶｄにＩ／Ｏバッファの許容可能電源電圧変動Ｖｄｒを代入すると、許容可能電源電圧変動Ｖｄｒは、式（３）で表すことができる。
ジッタが０の場合、電源電圧変動ΔＶとジッタとの関係を表す関係式は理想的に原点を含む関係式であり、実測値より求めた式（２）で表される近似直線は原点付近に切片を持つ。したがって、式（２）におけるｂの値はほぼ０であり式（２）の近似式では無視できる値である。
したがって、式（２）を用いて、ｔｊにジッタ制約ｔｊｒを代入し、ＶｄにＩ／Ｏバッファの許容可能電源電圧変動Ｖｄｒを代入すると、許容可能電源電圧変動Ｖｄｒは、式（３）で表すことができる。
なお、Ｖｄｒの値は負の値をとることもあるが、変動の絶対量が必要となるため、絶対値として導出している。
また、上記の式（２）で表される近似直線は、ジッタの条件を変動させて得られた電源電圧変動ΔＶをプロットし、それに対して統計処理を行って求めた近似直線であるが、プロットから設計条件が最も厳しいワーストケースの電源電圧変動ΔＶを求めて、許容可能電源電圧変動Ｖｄｒを求めてもよい。そうすることで、ワーストケースに相当するターゲットインピーダンスを求めることができ、周囲温度変動や電源電圧変動などの条件変化に対して耐性の強い製品を設計することができる。
なお、第二の実施形態による設計支援装置１０のステップＳ２以外の処理は、第一の実施形態による設計支援装置１０の処理と同一である。
また、上記の式（２）で表される近似直線は、ジッタの条件を変動させて得られた電源電圧変動ΔＶをプロットし、それに対して統計処理を行って求めた近似直線であるが、プロットから設計条件が最も厳しいワーストケースの電源電圧変動ΔＶを求めて、許容可能電源電圧変動Ｖｄｒを求めてもよい。そうすることで、ワーストケースに相当するターゲットインピーダンスを求めることができ、周囲温度変動や電源電圧変動などの条件変化に対して耐性の強い製品を設計することができる。
なお、第二の実施形態による設計支援装置１０のステップＳ２以外の処理は、第一の実施形態による設計支援装置１０の処理と同一である。
以上、本発明の実施形態による設計支援装置１０の処理フローについて説明したが、上述の設計支援装置１０の処理により、ＰＣＢ設計の初期段階において、容易に電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを見積もることができ、ＰＣＢ設計工数の低減やＰＣＢ製造コストの低減ができるという効果が得られる。
＜第三の実施形態＞
図９は、本発明の第三の実施形態による設計支援装置１０の構成を示す図である。
図９で示すように、第三の実施形態による設計支援装置１０は、図２で示した第一の実施形態による設計支援装置１０の構成を示す機能に加え、信号動作電流導出部１０５を備える。
図９は、本発明の第三の実施形態による設計支援装置１０の構成を示す図である。
図９で示すように、第三の実施形態による設計支援装置１０は、図２で示した第一の実施形態による設計支援装置１０の構成を示す機能に加え、信号動作電流導出部１０５を備える。
信号動作電流導出部１０５は、Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報から、用意された信号伝達方式に基づく計算式を用いて信号動作電流を導出する機能部である。
ユーザが事前に信号動作電流の情報を用意できない場合、信号動作電流導出部１０５は、例えば、記憶部１１１が記憶している信号動作電流Ｉｉを表す式（４）を読み出し、読み出した式（４）にＬＳＩで使用するＩ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、スイッチング動作数、信号伝達方式といった信号動作電流の設計情報を代入することで、簡易的に信号動作電流Ｉｉを導出することができる。
この式（４）において、ＶｉはＩ／Ｏバッファの動作電圧、ＮｄはＩ／Ｏバッファのスイッチング動作数、ＺｒはＩ／Ｏレシーバの終端条件を考慮した入力インピーダンスである。また、この式（４）は、信号伝達方式がシングルエンド信号の場合に対する信号動作電流Ｉｉを導出する式である。
信号伝達方式が差動信号の場合に対する信号動作電流Ｉｉを導出する式は、式（５）で表される。この数式も式(４)と同様記憶部１１１に記憶されている。
信号伝達方式が差動信号の場合に対する信号動作電流Ｉｉを導出する式は、式（５）で表される。この数式も式(４)と同様記憶部１１１に記憶されている。
このように、信号動作電流導出部１０５は、信号動作電流Ｉｉを導出し、導出した信号動作電流Ｉｉの情報をターゲットインピーダンス導出部１０２に出力する。
ターゲットインピーダンス導出部１０２は、信号動作電流導出部１０５から信号動作電流の情報を入力し、許容電源変動導出部１０１から許容可能電源電圧変動の情報に基づいて、ターゲットインピーダンスを導出する。
ターゲットインピーダンス導出部１０２は、信号動作電流導出部１０５から信号動作電流の情報を入力し、許容電源変動導出部１０１から許容可能電源電圧変動の情報に基づいて、ターゲットインピーダンスを導出する。
図１０は、本発明の第三の実施形態による設計支援装置１０の処理フローを示すフローチャートである。
設計支援装置１０が記憶部１１１の記憶する種々の情報に基づいてターゲットインピーダンスを導出する場合を例に、第三の実施形態による設計支援装置１０の処理フローを説明する。
まず、ユーザは、例えば外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にＩ／Ｏバッファの回路設計情報（ジッタ制約の情報、及びＩ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報）を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にジッタ電圧相関情報を書き込む。
設計支援装置１０が記憶部１１１の記憶する種々の情報に基づいてターゲットインピーダンスを導出する場合を例に、第三の実施形態による設計支援装置１０の処理フローを説明する。
まず、ユーザは、例えば外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にＩ／Ｏバッファの回路設計情報（ジッタ制約の情報、及びＩ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報）を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にジッタ電圧相関情報を書き込む。
次に、設計支援装置１０の許容電源変動導出部１０１は、記憶部１１１からＩ／Ｏバッファの回路設計情報（ジッタ制約の情報）を読み出す（ステップＳ１）。また、許容電源変動導出部１０１は、記憶部１１１からジッタ電圧相関情報を読み出す（ステップＳ１）。
許容電源変動導出部１０１は、記憶部１１１から読み出したジッタ電圧相関情報とＩ／Ｏバッファの回路設計情報であるジッタ制約の情報とに基づいて、許容可能電源電圧変動を導出する（ステップＳ２）。そして、許容電源変動導出部１０１は、導出した許容可能電源電圧変動の情報をターゲットインピーダンス導出部１０２に出力する。
許容電源変動導出部１０１は、記憶部１１１から読み出したジッタ電圧相関情報とＩ／Ｏバッファの回路設計情報であるジッタ制約の情報とに基づいて、許容可能電源電圧変動を導出する（ステップＳ２）。そして、許容電源変動導出部１０１は、導出した許容可能電源電圧変動の情報をターゲットインピーダンス導出部１０２に出力する。
また、信号動作電流導出部１０５は、Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報と、信号伝達方式に基づく計算式とを記憶部１１１から読み出す（ステップＳ６）。次に、信号動作電流導出部１０５は、読み出した計算式と信号動作電流の設計情報とに基づいて信号動作電流を導出する（ステップＳ７）。次に、信号動作電流導出部１０５は、導出した信号動作電流の情報をターゲットインピーダンス導出部１０２に出力する。
ターゲットインピーダンス導出部１０２は、許容電源変動導出部１０１から許容可能電源電圧変動を入力する。また、ターゲットインピーダンス導出部１０２は、信号動作電流導出部１０５から信号動作電流の情報を入力する。
ターゲットインピーダンス導出部１０２は、許容可能電源電圧変動の情報とＩ／Ｏバッファの回路設計情報である信号動作電流の情報とに基づいて、例えば割り算を実行する機能をハードウエアで実現し許容可能電源電圧変動（絶対値）を信号動作電流（絶対値）で割り算してターゲットインピーダンスを導出する（ステップＳ４）。そして、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスの情報を出力制御部１０３に出力する。
出力制御部１０３は、ターゲットインピーダンス導出部１０２からターゲットインピーダンスの情報を入力すると、入力したターゲットインピーダンスの情報に基づいて、ターゲットインピーダンスを出力部１１０に出力する（ステップＳ５）。
なお、許容電源変動導出部１０１の行う処理（ステップＳ１、ステップＳ２）と信号動作電流導出部１０５の行う処理（ステップＳ６、ステップＳ７）は、独立した処理であるため、その順番を入れ換えることも可能である。
ターゲットインピーダンス導出部１０２は、許容可能電源電圧変動の情報とＩ／Ｏバッファの回路設計情報である信号動作電流の情報とに基づいて、例えば割り算を実行する機能をハードウエアで実現し許容可能電源電圧変動（絶対値）を信号動作電流（絶対値）で割り算してターゲットインピーダンスを導出する（ステップＳ４）。そして、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスの情報を出力制御部１０３に出力する。
出力制御部１０３は、ターゲットインピーダンス導出部１０２からターゲットインピーダンスの情報を入力すると、入力したターゲットインピーダンスの情報に基づいて、ターゲットインピーダンスを出力部１１０に出力する（ステップＳ５）。
なお、許容電源変動導出部１０１の行う処理（ステップＳ１、ステップＳ２）と信号動作電流導出部１０５の行う処理（ステップＳ６、ステップＳ７）は、独立した処理であるため、その順番を入れ換えることも可能である。
以上、本発明の実施形態による設計支援装置１０の処理フローについて説明したが、上述の設計支援装置１０の処理により、信号動作電流の情報が入手出来なくても、Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報を用意することで、信号動作電流を導出できる。そして、ＰＣＢ設計の初期段階において、容易に電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを見積もることができ、ＰＣＢ設計工数の低減やＰＣＢ製造コストの低減ができるという効果が得られる。
＜第四の実施形態＞
図１１は、本発明の第四の実施形態による設計支援装置１０の構成を示す図である。
図１１に示すように、第四の実施形態による設計支援装置１０は、図９で示した第三の実施形態による設計支援装置１０の構成を示す機能に加え、インピーダンス導出部１０６、インピーダンス判定部１０７を備える。
設計支援装置１０の外部には、基板情報、部品情報などを記憶している外部記憶装置２０が存在する。
また、本実施形態では、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスを、インピーダンス判定部１０７に出力する機能を有する。
図１１は、本発明の第四の実施形態による設計支援装置１０の構成を示す図である。
図１１に示すように、第四の実施形態による設計支援装置１０は、図９で示した第三の実施形態による設計支援装置１０の構成を示す機能に加え、インピーダンス導出部１０６、インピーダンス判定部１０７を備える。
設計支援装置１０の外部には、基板情報、部品情報などを記憶している外部記憶装置２０が存在する。
また、本実施形態では、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスを、インピーダンス判定部１０７に出力する機能を有する。
インピーダンス導出部１０６は、プリント回路基板の構造と電気特性から成る基板情報と、プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成し、電源解析モデルを用いて解析を行い、電源供給系回路のインピーダンスを導出する機能部である。
インピーダンス判定部１０７は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスとターゲットインピーダンスとを比較し、電源供給系回路のインピーダンスがターゲットインピーダンスより小さいか否かを判定する機能部である。また、インピーダンス判定部１０７は、その判定結果を反映し、記憶部に記憶された前記基板情報と前記部品情報の書き換えを行う機能も有する。
電源解析モデル生成部１０８は、プリント回路基板の構造と電気特性から成る基板情報と、プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成する機能部である。
インピーダンス解析部１０９は、電源解析モデルを用いて解析を行い、電源供給系回路のインピーダンスを導出する機能部である。
インピーダンス導出部１０６は、電源解析モデル生成部１０８、インピーダンス解析部１０９を備える。
インピーダンス判定部１０７は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスとターゲットインピーダンスとを比較し、電源供給系回路のインピーダンスがターゲットインピーダンスより小さいか否かを判定する機能部である。また、インピーダンス判定部１０７は、その判定結果を反映し、記憶部に記憶された前記基板情報と前記部品情報の書き換えを行う機能も有する。
電源解析モデル生成部１０８は、プリント回路基板の構造と電気特性から成る基板情報と、プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成する機能部である。
インピーダンス解析部１０９は、電源解析モデルを用いて解析を行い、電源供給系回路のインピーダンスを導出する機能部である。
インピーダンス導出部１０６は、電源解析モデル生成部１０８、インピーダンス解析部１０９を備える。
電源解析モデル生成部１０８は、プリント回路基板の構造と電気特性から成る基板情報と、プリント回路基板に実装する部品の構造と電気特性から成る部品情報とを外部記憶装置２０から読み出す。電源解析モデル生成部１０８が行うこの呼び出しは、例えば、許容電源変動導出部１０１または信号動作電流導出部１０５が記憶部１１１からＩ／Ｏバッファの回路設計情報を読み出すことをトリガとして開始されてもよい。また、電源解析モデル生成部１０８が行うこの呼び出しは、インピーダンス解析部１０９の処理を除く、インピーダンス判定部１０７が処理を開始する前の処理であれば、そのステップの処理をトリガにして開始してもよい。
次に、電源解析モデル生成部１０８は、外部記憶装置２０より読み出した基板情報と部品情報とから、電源解析モデルを生成する。この電源解析モデルは、インピーダンスを導出するためのモデルであればよく、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）等のソフトウェアを用いて回路解析を行う際に使用する回路解析用モデルであってもよい。また、電源解析モデルは、ＦＤＴＤ法（Ｆｉｎｉｔｅ−Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ−Ｄｏｍａｉｎ ｍｅｔｈｏｄ）等を用いて電磁界解析を行う際に使用する電磁界解析用モデルであってもよい。
電源解析モデル生成部１０８が電源解析モデルを生成する際に使用する基板情報は、例えばＰＣＢ設計で使用するＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）のレイアウト情報である。また、電源解析モデル生成部１０８が電源解析モデルを生成する際に使用する部品情報は、作製するＰＣＢに実装する部品の情報である。そして、これらのレイアウト情報や部品情報からモデルパラメータを抽出し、回路解析用モデルや電磁界解析用モデルを生成する技術は、既存の技術として市販ツール等に採用されている。
そのため、外部記憶装置２０に基板情報としてＣＡＤのレイアウト情報を記録し、部品情報としてＰＣＢに実装する部品の情報を記録すれば、電源解析モデル生成部１０８は、上述の既存技術を用いることで電源解析モデルを生成することが可能である。
電源解析モデル生成部１０８は、生成した電源解析モデルをインピーダンス解析部１０９に出力する。
次に、電源解析モデル生成部１０８は、外部記憶装置２０より読み出した基板情報と部品情報とから、電源解析モデルを生成する。この電源解析モデルは、インピーダンスを導出するためのモデルであればよく、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）等のソフトウェアを用いて回路解析を行う際に使用する回路解析用モデルであってもよい。また、電源解析モデルは、ＦＤＴＤ法（Ｆｉｎｉｔｅ−Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ−Ｄｏｍａｉｎ ｍｅｔｈｏｄ）等を用いて電磁界解析を行う際に使用する電磁界解析用モデルであってもよい。
電源解析モデル生成部１０８が電源解析モデルを生成する際に使用する基板情報は、例えばＰＣＢ設計で使用するＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）のレイアウト情報である。また、電源解析モデル生成部１０８が電源解析モデルを生成する際に使用する部品情報は、作製するＰＣＢに実装する部品の情報である。そして、これらのレイアウト情報や部品情報からモデルパラメータを抽出し、回路解析用モデルや電磁界解析用モデルを生成する技術は、既存の技術として市販ツール等に採用されている。
そのため、外部記憶装置２０に基板情報としてＣＡＤのレイアウト情報を記録し、部品情報としてＰＣＢに実装する部品の情報を記録すれば、電源解析モデル生成部１０８は、上述の既存技術を用いることで電源解析モデルを生成することが可能である。
電源解析モデル生成部１０８は、生成した電源解析モデルをインピーダンス解析部１０９に出力する。
インピーダンス解析部１０９は、電源解析モデル生成部１０８から電源解析モデルを入力すると、入力した電源解析モデルを用いてＩ／Ｏバッファの電源供給系回路のインピーダンスを解析する。
例えば、インピーダンス解析部１０９の入力した電源解析モデルがＳＰＩＣＥによる回路解析用モデルである場合には、インピーダンス解析部１０９は、ＳＰＩＣＥを用いた回路解析を実行できる機能を備えていればインピーダンスを解析することが可能である。また、インピーダンス解析部１０９の入力した電源解析モデルがＦＤＴＤ法を用いた電磁界解析用モデルである場合には、インピーダンス解析部１０９は、ＦＤＴＤ法を用いた電磁界解析を実行できる機能を備えていればインピーダンスを解析することが可能である。
次に、インピーダンス解析部１０９は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスを解析した結果をインピーダンス判定部１０７に出力する。
なお、インピーダンス解析部１０９が導出するＩ／Ｏバッファの電源供給系回路のインピーダンスは、周波数依存性を有する場合もあれば、周波数依存性の無い一定の場合もあり、Ｉ／Ｏバッファの電源供給系回路の設計に使用する情報により異なる。
例えば、インピーダンス解析部１０９の入力した電源解析モデルがＳＰＩＣＥによる回路解析用モデルである場合には、インピーダンス解析部１０９は、ＳＰＩＣＥを用いた回路解析を実行できる機能を備えていればインピーダンスを解析することが可能である。また、インピーダンス解析部１０９の入力した電源解析モデルがＦＤＴＤ法を用いた電磁界解析用モデルである場合には、インピーダンス解析部１０９は、ＦＤＴＤ法を用いた電磁界解析を実行できる機能を備えていればインピーダンスを解析することが可能である。
次に、インピーダンス解析部１０９は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスを解析した結果をインピーダンス判定部１０７に出力する。
なお、インピーダンス解析部１０９が導出するＩ／Ｏバッファの電源供給系回路のインピーダンスは、周波数依存性を有する場合もあれば、周波数依存性の無い一定の場合もあり、Ｉ／Ｏバッファの電源供給系回路の設計に使用する情報により異なる。
インピーダンス判定部１０７は、インピーダンス導出部１０９によって出力されたＩ／Ｏバッファの電源供給系回路のインピーダンスと、ターゲットインピーダンス導出部１０２によって出力されたターゲットインピーダンスとを比較し、電源供給系回路のインピーダンスがターゲットインピーダンスより小さいか否かを判定する。
電源供給系回路のインピーダンスとターゲットインピーダンスの周波数依存性が異なる場合、インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスのうち一方に合わせた比較を行えばよい。例えば、電源供給系回路のインピーダンスが周波数依存性を有し、ターゲットインピーダンスが周波数依存性の無い一定の場合、インピーダンス判定部１０７は、電源供給系回路のインピーダンスの周波数依存性を示す周波数範囲でターゲットインピーダンスは一定として比較すればよい。あるいは、インピーダンス判定部１０７は、Ｉ／Ｏスイッチング動作周波数における電源供給系回路のインピーダンスとターゲットインピーダンスとを比較すればよい。
次に、インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果を出力制御部１０３に出力する。このインピーダンス判定部１０７の出力する判定結果は、電源供給系回路のインピーダンスがターゲットインピーダンスを満たしたか否かの情報のほか、具体的な電源供給系回路のインピーダンス、具体的なターゲットインピーダンス、両者の比較を行ったグラフ等である。
また、インピーダンス判定部１０７は、判定結果を外部記憶装置２０に出力し、外部記憶装置２０の記憶する基板情報や部品情報を判定結果に応じて書き換えてもよい。例えば、Ｉ／Ｏバッファの電源供給系回路のインピーダンスがターゲットインピーダンスを満たさないという判定結果であった場合、インピーダンス判定部１０７は、外部記憶装置２０に基板情報と部品情報として“エラー”を書き込む。また、例えば、基板情報がＣＡＤのレイアウト情報であり、ユーザインターフェースを介してユーザがＰＣＢのレイアウト形状を確認できる場合、ターゲットインピーダンスを満たさなかった電源供給系回路をＣＡＤのレイアウト上にエラーであると識別できるように表示してもよい。また、ＣＡＤのレイアウト上のエラーをユーザ操作により選択することで、インピーダンス判定部１０７がエラーと判断するのに用いた具体的な電源供給系回路のインピーダンス、具体的なターゲットインピーダンス、両者の比較を行ったグラフ等を表示してもよい。
電源供給系回路のインピーダンスとターゲットインピーダンスの周波数依存性が異なる場合、インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスのうち一方に合わせた比較を行えばよい。例えば、電源供給系回路のインピーダンスが周波数依存性を有し、ターゲットインピーダンスが周波数依存性の無い一定の場合、インピーダンス判定部１０７は、電源供給系回路のインピーダンスの周波数依存性を示す周波数範囲でターゲットインピーダンスは一定として比較すればよい。あるいは、インピーダンス判定部１０７は、Ｉ／Ｏスイッチング動作周波数における電源供給系回路のインピーダンスとターゲットインピーダンスとを比較すればよい。
次に、インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果を出力制御部１０３に出力する。このインピーダンス判定部１０７の出力する判定結果は、電源供給系回路のインピーダンスがターゲットインピーダンスを満たしたか否かの情報のほか、具体的な電源供給系回路のインピーダンス、具体的なターゲットインピーダンス、両者の比較を行ったグラフ等である。
また、インピーダンス判定部１０７は、判定結果を外部記憶装置２０に出力し、外部記憶装置２０の記憶する基板情報や部品情報を判定結果に応じて書き換えてもよい。例えば、Ｉ／Ｏバッファの電源供給系回路のインピーダンスがターゲットインピーダンスを満たさないという判定結果であった場合、インピーダンス判定部１０７は、外部記憶装置２０に基板情報と部品情報として“エラー”を書き込む。また、例えば、基板情報がＣＡＤのレイアウト情報であり、ユーザインターフェースを介してユーザがＰＣＢのレイアウト形状を確認できる場合、ターゲットインピーダンスを満たさなかった電源供給系回路をＣＡＤのレイアウト上にエラーであると識別できるように表示してもよい。また、ＣＡＤのレイアウト上のエラーをユーザ操作により選択することで、インピーダンス判定部１０７がエラーと判断するのに用いた具体的な電源供給系回路のインピーダンス、具体的なターゲットインピーダンス、両者の比較を行ったグラフ等を表示してもよい。
図１２は、本発明の第四の実施形態による設計支援装置１０の処理フローを示す図である。
次に、設計支援装置１０が記憶部１１１の記憶する種々の情報と、外部記憶装置２０の記憶する基板情報と部品情報とに基づいてターゲットインピーダンスを導出する場合を例に、第四の実施形態による設計支援装置１０の処理フローを説明する。
まず、ユーザは、例えば外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にＩ／Ｏバッファの回路設計情報（ジッタ制約の情報、及びＩ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報）を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にジッタ電圧相関情報を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、外部記憶装置２０に基板情報と部品情報とを書き込む。
次に、設計支援装置１０が記憶部１１１の記憶する種々の情報と、外部記憶装置２０の記憶する基板情報と部品情報とに基づいてターゲットインピーダンスを導出する場合を例に、第四の実施形態による設計支援装置１０の処理フローを説明する。
まず、ユーザは、例えば外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にＩ／Ｏバッファの回路設計情報（ジッタ制約の情報、及びＩ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報）を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、設計支援装置１０の記憶部１１１にジッタ電圧相関情報を書き込む。また同様に、ユーザは、外部のライタ装置に対するユーザ操作により、外部記憶装置２０に基板情報と部品情報とを書き込む。
次に、設計支援装置１０の許容電源変動導出部１０１は、記憶部１１１からＩ／Ｏバッファの回路設計情報（ジッタ制約の情報）を読み出す（ステップＳ１）。また、許容電源変動導出部１０１は、記憶部１１１からジッタ電圧相関情報を読み出す（ステップＳ１）。
次に、許容電源変動導出部１０１は、記憶部１１１から読み出したジッタ電圧相関情報とＩ／Ｏバッファの回路設計情報であるジッタ制約の情報とに基づいて、許容可能電源電圧変動を導出する（ステップＳ２）。そして、許容電源変動導出部１０１は、導出した許容可能電源電圧変動の情報をターゲットインピーダンス導出部１０２に出力する。
次に、許容電源変動導出部１０１は、記憶部１１１から読み出したジッタ電圧相関情報とＩ／Ｏバッファの回路設計情報であるジッタ制約の情報とに基づいて、許容可能電源電圧変動を導出する（ステップＳ２）。そして、許容電源変動導出部１０１は、導出した許容可能電源電圧変動の情報をターゲットインピーダンス導出部１０２に出力する。
信号動作電流導出部１０５は、Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、Ｉ／Ｏバッファのスイッチング動作数、Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報と、信号伝達方式に基づく計算式とを記憶部１１１から読み出す（ステップＳ６）。次に、信号動作電流導出部１０５は、読み出した計算式と信号動作電流の設計情報とに基づいて信号動作電流を導出する（ステップＳ７）。次に、信号動作電流導出部１０５は、導出した信号動作電流の情報をターゲットインピーダンス導出部１０２に出力する。
ターゲットインピーダンス導出部１０２は、許容電源変動導出部１０１から許容可能電源電圧変動を入力する。また、ターゲットインピーダンス導出部１０２は、信号動作電流導出部１０５から信号動作電流の情報を入力する。
次に、ターゲットインピーダンス導出部１０２は、許容可能電源電圧変動の情報とＩ／Ｏバッファの回路設計情報である信号動作電流の情報とに基づいて、例えば割り算を実行する機能をハードウエアで実現し許容可能電源電圧変動（絶対値）を信号動作電流（絶対値）で割り算してターゲットインピーダンスを導出する（ステップＳ４）。そして、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスの情報をインピーダンス判定部１０７に出力する。
次に、ターゲットインピーダンス導出部１０２は、許容可能電源電圧変動の情報とＩ／Ｏバッファの回路設計情報である信号動作電流の情報とに基づいて、例えば割り算を実行する機能をハードウエアで実現し許容可能電源電圧変動（絶対値）を信号動作電流（絶対値）で割り算してターゲットインピーダンスを導出する（ステップＳ４）。そして、ターゲットインピーダンス導出部１０２は、導出したターゲットインピーダンスの情報をインピーダンス判定部１０７に出力する。
許容電源変動導出部１０１の行うステップＳ１の処理に応じて、電源解析モデル生成部１０８は、外部記憶装置２０から基板情報と部品情報とを読み出す（ステップＳ８）。次に、電源解析モデル生成部１０８は、読み出した基板情報と部品情報とに基づいて電源解析モデルを生成する（ステップＳ９）。そして、電源解析モデル生成部１０８は、生成した電源解析モデルの情報をインピーダンス解析部１０９に出力する。
インピーダンス解析部１０９は、電源解析モデル生成部１０８から電源解析モデルの情報を入力すると、入力した電源解析モデルの情報に基づいて、電源供給系回路のインピーダンスを導出する（ステップＳ１０）。そして、インピーダンス解析部１０９は、導出した電源供給系回路のインピーダンスの情報をインピーダンス判定部１０７に出力する。
インピーダンス判定部１０７は、ターゲットインピーダンス導出部１０２からターゲットインピーダンスを入力しインピーダンス解析部１０９から電源供給系回路のインピーダンスを入力すると、入力したターゲットインピーダンスと電源供給系回路のインピーダンスとを比較し、電源供給系回路のインピーダンスがターゲットインピーダンスより小さいか否かを判定する（ステップＳ１１）。次に、インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果に基づいて、判定結果を外部記憶装置２０に記録し基板情報と部品情報を書き換える（ステップＳ１２）。また、インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果を出力制御部１０３に出力する。
出力制御部１０３は、インピーダンス判定部１０７から電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果を入力すると、入力した判定結果に基づいて、判定結果を出力部１１０に出力する（ステップＳ１３）。
なお、許容電源変動導出部１０１の行う処理（ステップＳ１、ステップＳ２）と信号動作電流導出部１０５の行う処理（ステップＳ６、ステップＳ７）は、独立した処理であるため、その順番を入れ換えることも可能である。
また、上述の実施形態の説明では、電源解析モデル生成部１０８の処理は、許容電源変動導出部１０１の処理をトリガにして開始したが、必要に応じて正常な処理の範囲でトリガを変更してもよい。また、必要に応じて正常な処理を行う範囲で、許容電源変動導出部１０１、信号動作電流導出部１０５、ターゲットインピーダンス導出部１０２の行う処理（ステップＳ１、Ｓ２、Ｓ６、Ｓ７、Ｓ４）とインピーダンス導出部１０６の電源解析モデル生成部１０８とインピーダンス解析部１０９の行う処理（ステップＳ８、Ｓ９、Ｓ１０）を入れ換えてもよい。
なお、許容電源変動導出部１０１の行う処理（ステップＳ１、ステップＳ２）と信号動作電流導出部１０５の行う処理（ステップＳ６、ステップＳ７）は、独立した処理であるため、その順番を入れ換えることも可能である。
また、上述の実施形態の説明では、電源解析モデル生成部１０８の処理は、許容電源変動導出部１０１の処理をトリガにして開始したが、必要に応じて正常な処理の範囲でトリガを変更してもよい。また、必要に応じて正常な処理を行う範囲で、許容電源変動導出部１０１、信号動作電流導出部１０５、ターゲットインピーダンス導出部１０２の行う処理（ステップＳ１、Ｓ２、Ｓ６、Ｓ７、Ｓ４）とインピーダンス導出部１０６の電源解析モデル生成部１０８とインピーダンス解析部１０９の行う処理（ステップＳ８、Ｓ９、Ｓ１０）を入れ換えてもよい。
以上、本発明の実施形態による設計支援装置１０の処理フローについて説明したが、上述の設計支援装置１０の処理により、ＰＣＢ設計について豊富な知識を持たない設計者でも、ＣＡＤのレイアウト情報である基板情報と実装する部品の情報である部品情報とを用意すれば、ＰＣＢのＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスを満たす設計か否かを容易に判定することができる。また、基板情報や部品情報がインピーダンスの判定結果に応じて書き換えられることにより、ターゲットインピーダンスを満たすように設計されていない場合、どの周波数のＩ／Ｏバッファの電源供給系回路のインピーダンスがどの程度ターゲットインピーダンスを満たしていないかを定量的に評価することが可能となる。
本発明の実施形態による設計支援装置１０は、記憶部１１１を備えるものとして説明したが、設計支援装置１０が記憶部１１１の記憶する情報を取得できるのであれば、記憶部１１１はどこに存在してもよい。
以上、本発明の実施形態について説明したが、上述の設計支援装置１０は内部に、コンピュータシステムを有している。上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。
さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
次に、本発明の第四の実施形態による設計支援装置１０を用いた、ＰＣＢにおけるＩ／Ｏバッファの電源供給系回路のインピーダンス設計のより具体的な例を説明する。
図１４は、ＰＣＢの水平面構造の例を示す図である。
このＰＣＢは、パッケージを有した２つのＬＳＩを実装している。その２つのＬＳＩは、送信側ＬＳＩ２１と受信側ＬＳＩ２２であり、信号配線２３を介して信号電流２５が流れることにより信号を伝達する。また、ＰＣＢが実装しているＬＳＩ以外の実装部品２４は、信号配線の終端条件を調整する終端抵抗や、電源電圧変動を抑制するためのデカップリングコンデンサ等である。
送信側ＬＳＩ２１と受信側ＬＳＩ２２とに給電する電源は別々に存在し、送信側ＬＳＩ２１は送信側ＩＯ電源２６から、受信側ＬＳＩ２２は受信側ＩＯ電源２７から給電される。それぞれのＩＯ電源は、プレーン構造をしており、ＰＣＢ上に存在する。
このＰＣＢは、パッケージを有した２つのＬＳＩを実装している。その２つのＬＳＩは、送信側ＬＳＩ２１と受信側ＬＳＩ２２であり、信号配線２３を介して信号電流２５が流れることにより信号を伝達する。また、ＰＣＢが実装しているＬＳＩ以外の実装部品２４は、信号配線の終端条件を調整する終端抵抗や、電源電圧変動を抑制するためのデカップリングコンデンサ等である。
送信側ＬＳＩ２１と受信側ＬＳＩ２２とに給電する電源は別々に存在し、送信側ＬＳＩ２１は送信側ＩＯ電源２６から、受信側ＬＳＩ２２は受信側ＩＯ電源２７から給電される。それぞれのＩＯ電源は、プレーン構造をしており、ＰＣＢ上に存在する。
図１５は、ＰＣＢの断面構造の例を示す図である。
ＰＣＢは、誘電体層３２を複数の導体層３１，３３で挟んだ多層構造３５になっている。ＰＣＢの表面導体層３１には、信号配線や別の部品を実装するための部品実装パッドが設けられている。ＰＣＢの内部導体層３３には、グラウンドや電源のプレーンが構築されている。部品の電源端子を電源のプレーンに接続し、グラウンド端子をグラウンドのプレーンに接続するなど、各層同士を電気的に導通させる必要がある場合には、ヴィア３４で層同士が接続される。なお、図１５はＰＣＢの断面構造の必要最低限の情報のみを示しており、実際のＰＣＢは導体層の数が多いなど、より複雑な構造のものも存在する。
ＰＣＢは、誘電体層３２を複数の導体層３１，３３で挟んだ多層構造３５になっている。ＰＣＢの表面導体層３１には、信号配線や別の部品を実装するための部品実装パッドが設けられている。ＰＣＢの内部導体層３３には、グラウンドや電源のプレーンが構築されている。部品の電源端子を電源のプレーンに接続し、グラウンド端子をグラウンドのプレーンに接続するなど、各層同士を電気的に導通させる必要がある場合には、ヴィア３４で層同士が接続される。なお、図１５はＰＣＢの断面構造の必要最低限の情報のみを示しており、実際のＰＣＢは導体層の数が多いなど、より複雑な構造のものも存在する。
ここで、例えば、ＬＳＩに対して、スイッチング動作周波数は１００メガヘルツ、Ｉ／Ｏバッファ動作電圧は１．８ボルト、同時にスイッチング動作するＩ／Ｏバッファ数は１６個、信号伝達方式はシングルエンド信号、という動作条件が要求されていると仮定する。また、送信側ＬＳＩ２１の出力インピーダンスは５０Ωとし、信号伝達においてインピーダンスのミスマッチングが生じないように信号配線の特性インピーダンスを５０Ω、受信側ＬＳＩ２２の入力インピーダンスも５０Ωとなるように、配線構造や実装部品（終端抵抗）２４を用いて調整されていると仮定する。このとき、Ｉ／Ｏバッファの動作電圧、同時にスイッチング動作するＩ／Ｏバッファ数、入力インピーダンス５０Ω、信号伝達方式はシングルエンド信号、という情報が信号動作電流の設計情報となる。また、ＰＣＢ上の信号を安定に伝達させるためのジッタ制約は、１００ピコ秒（スイッチング周波数１００メガヘルツのときの周期１０ナノ秒の１００分の１）であると仮定する。これらの情報はＰＣＢ設計の初期段階でＬＳＩに要求される仕様であり、設計者が容易に用意できる情報である。そのため、これらの情報を事前に用意し、設計支援装置１０を利用することで、ＰＣＢ設計の初期段階におけるＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスを導出することが可能となる。このターゲットインピーダンスの導出には、図１１で示した構成の設計支援装置１０と図１２で示したフローチャートとが使用される。
ターゲットインピーダンスは、スイッチング動作周波数１００メガヘルツの高調波として１ギガヘルツの周波数範囲まで一定値を取ると仮定して求めるものとする。もし、設計者が事前に用意する信号動作電流などの情報がそれぞれ異なる周波数依存性を有する場合には、それぞれの周波数で異なるターゲットインピーダンスを導出する、またはスイッチング動作周波数などの特定の周波数に対してターゲットインピーダンスを導出すればよい。ただし、ここではＰＣＢ設計の初期段階であるため、スイッチング動作周波数の高調波でも同じだけの信号動作電流が流れるものとし、高調波としても第１０高調波まで考慮すれば問題ないという設計指針に従い、前述のようなターゲットインピーダンスとして求めることにする。
ターゲットインピーダンスは、スイッチング動作周波数１００メガヘルツの高調波として１ギガヘルツの周波数範囲まで一定値を取ると仮定して求めるものとする。もし、設計者が事前に用意する信号動作電流などの情報がそれぞれ異なる周波数依存性を有する場合には、それぞれの周波数で異なるターゲットインピーダンスを導出する、またはスイッチング動作周波数などの特定の周波数に対してターゲットインピーダンスを導出すればよい。ただし、ここではＰＣＢ設計の初期段階であるため、スイッチング動作周波数の高調波でも同じだけの信号動作電流が流れるものとし、高調波としても第１０高調波まで考慮すれば問題ないという設計指針に従い、前述のようなターゲットインピーダンスとして求めることにする。
図１６は、ジッタ電圧相関式を求める例を示すグラフである。
設計支援装置１０の記憶部１１１は、外部のライタ装置に対するユーザ操作によって、該当するＩ／Ｏバッファ（動作電圧１．８ボルト、スイッチング動作周波数１００メガヘルツ、信号伝達方式はシングルエンド信号）におけるジッタ電圧相関式を予め記憶している。このＩ／Ｏバッファにおける電源電圧変動ΔＶとジッタは、図１６で示すようにΔＶが−０．０４ボルト〜０．０４ボルトまで（動作電圧が１．７６ボルト〜１．８４ボルトまで）変動すると、ジッタは“◇”印でプロットされるように変動する。そして、ジッタｔｊと電圧変動Ｖｄの近似式は、式（２）よりｔｊ＝−６−１０×Ｖｄ−５−１２と導出される。ただし、ｂはジッタ制約に比べ十分に小さい為０としてよい。従って、ジッタ制約ｔｊｒと許容電源変動ｖｄｒの関係は、式（３）よりＶｄｒ＝｜ｔｊｒ／（−６−１０）｜となり、この近似式がジッタ電圧相関式として用意されているものとする。
設計支援装置１０の記憶部１１１は、外部のライタ装置に対するユーザ操作によって、該当するＩ／Ｏバッファ（動作電圧１．８ボルト、スイッチング動作周波数１００メガヘルツ、信号伝達方式はシングルエンド信号）におけるジッタ電圧相関式を予め記憶している。このＩ／Ｏバッファにおける電源電圧変動ΔＶとジッタは、図１６で示すようにΔＶが−０．０４ボルト〜０．０４ボルトまで（動作電圧が１．７６ボルト〜１．８４ボルトまで）変動すると、ジッタは“◇”印でプロットされるように変動する。そして、ジッタｔｊと電圧変動Ｖｄの近似式は、式（２）よりｔｊ＝−６−１０×Ｖｄ−５−１２と導出される。ただし、ｂはジッタ制約に比べ十分に小さい為０としてよい。従って、ジッタ制約ｔｊｒと許容電源変動ｖｄｒの関係は、式（３）よりＶｄｒ＝｜ｔｊｒ／（−６−１０）｜となり、この近似式がジッタ電圧相関式として用意されているものとする。
図１２で示した処理フローに従い、設計支援装置１０が行う一連の処理によりＰＣＢのＩ／Ｏバッファの電源供給系回路のターゲットインピーダンスを導出する。
設計支援装置１０の許容電源変動導出部１０１、信号動作電流導出部１０５、ターゲットインピーダンス導出部１０２が行うステップＳ１、Ｓ２、Ｓ６、Ｓ７、Ｓ４の一連の処理によりターゲットインピーダンスを導出する。
設計支援装置１０の許容電源変動導出部１０１、信号動作電流導出部１０５、ターゲットインピーダンス導出部１０２が行うステップＳ１、Ｓ２、Ｓ６、Ｓ７、Ｓ４の一連の処理によりターゲットインピーダンスを導出する。
許容電源変動導出部１０１は、回路設計情報（ジッタ制約の情報）とジッタ電圧相関情報とを読み出す（ステップＳ１）。具体的には、許容電源変動導出部１０１は、記憶部１１１からジッタ制約１００ピコ秒と対象となるＩ／Ｏバッファのジッタ電圧相関式としてＶｄｒ＝｜ｔｊｒ／（−６−１０）｜を読み出す。
次に、許容電源変動導出部１０１は、許容可能電源電圧変動を導出する（ステップＳ２）。具体的には、許容電源変動導出部１０１は、ジッタ制約１００ピコ秒とＶｄｒ＝｜ｔｊｒ／（−６−１０）｜より、許容電圧変動ＶｄｒをＶｄｒ＝｜１００−１２／（−６−１０）｜＝｜−１６７−３｜＝１６７ミリボルトと導出する。ここで、Ｖｄｒは負の値であり、電源電圧はマイナス方向に変動する（動作電圧である１．８ボルトから低下する）が、変動の絶対量が必要となるために絶対値として導出している。
次に、許容電源変動導出部１０１は、許容可能電源電圧変動を導出する（ステップＳ２）。具体的には、許容電源変動導出部１０１は、ジッタ制約１００ピコ秒とＶｄｒ＝｜ｔｊｒ／（−６−１０）｜より、許容電圧変動ＶｄｒをＶｄｒ＝｜１００−１２／（−６−１０）｜＝｜−１６７−３｜＝１６７ミリボルトと導出する。ここで、Ｖｄｒは負の値であり、電源電圧はマイナス方向に変動する（動作電圧である１．８ボルトから低下する）が、変動の絶対量が必要となるために絶対値として導出している。
次に、信号動作電流導出部１０５は信号動作電流の設計情報と、信号伝達方式に基づく計算式とを読み出す（ステップＳ６）。具体的には、信号動作電流導出部１０５は、Ｉ／Ｏバッファの動作電圧、同時にスイッチング動作するＩ／Ｏバッファ数、入力インピーダンス５０Ω、信号伝達方式はシングルエンド信号、といった信号動作電流の設計情報と、信号伝達方式のシングルエンドに対応する計算式である式（４）を記憶部１１１から読み出す。
次に、信号動作電流導出部１０５が信号動作電流を導出する（ステップＳ７）。具体的には、信号動作電流導出部１０５は、式（４）を用いて、信号動作電流Ｉｉ＝１．８×１６／５０＝０．５７６＝５７６ミリアンペアと導出する。
次に、信号動作電流導出部１０５が信号動作電流を導出する（ステップＳ７）。具体的には、信号動作電流導出部１０５は、式（４）を用いて、信号動作電流Ｉｉ＝１．８×１６／５０＝０．５７６＝５７６ミリアンペアと導出する。
次に、ターゲットインピーダンス導出部１０２は、ターゲットインピーダンスを導出する（ステップＳ４）。具体的には、ターゲットインピーダンス導出部１０２は、許容電源変動導出部１０１の導出した許容電源変動Ｖｄｒと、信号動作電流導出部１０５の導出した信号動作電流Ｉｉとから、許容可能電源電圧変動（絶対値）を信号動作電流（絶対値）で割り算してターゲットインピーダンスＺｔｉを、Ｚｔｉ＝１６７／５７６≒０．２８９＝２８９ミリオームと導出する。
以上のように、設計支援装置１０が行うステップＳ１、Ｓ２、Ｓ６、Ｓ７、Ｓ４の一連の処理によりターゲットインピーダンスが導出される。よって、設計者はこのターゲットインピーダンスを満たすように、ＰＣＢにおけるＩ／Ｏバッファの電源供給系回路を設計すればよいことになる。
以上のように、設計支援装置１０が行うステップＳ１、Ｓ２、Ｓ６、Ｓ７、Ｓ４の一連の処理によりターゲットインピーダンスが導出される。よって、設計者はこのターゲットインピーダンスを満たすように、ＰＣＢにおけるＩ／Ｏバッファの電源供給系回路を設計すればよいことになる。
次に、図１２で示した処理フローに従い、設計支援装置１０が行う一連の処理によりＰＣＢにおける実際のＩ／Ｏバッファの電源供給系回路のインピーダンスが導出される。
設計支援装置１０の電源解析モデル生成部１０８、インピーダンス解析部１０９が行うステップＳ８、Ｓ９、Ｓ１０の一連の処理により電源供給系回路のインピーダンスを導出する。なお、この一連の処理は前述のターゲットインピーダンスを見積る一連の処理とは時間をおいて行われてもよく、ＰＣＢの設計が進み、Ｉ／Ｏバッファの電源供給系回路に対するＰＣＢの構造がある程度決定されてから行われても問題ない。
設計支援装置１０の電源解析モデル生成部１０８、インピーダンス解析部１０９が行うステップＳ８、Ｓ９、Ｓ１０の一連の処理により電源供給系回路のインピーダンスを導出する。なお、この一連の処理は前述のターゲットインピーダンスを見積る一連の処理とは時間をおいて行われてもよく、ＰＣＢの設計が進み、Ｉ／Ｏバッファの電源供給系回路に対するＰＣＢの構造がある程度決定されてから行われても問題ない。
またこれらの一連の処理を行う段階では、ＰＣＢの設計情報として、図１４及び図１５で示した基板情報及び図１４で示したＰＣＢ上に実装する部品情報が、外部記憶装置２０に記録されていると仮定する。基板情報は具体的には、図１４で示したＰＣＢの平面構造情報（各層毎の導体の存在位置及び部品との接続情報など）を示す２次元ＣＡＤレイアウト情報と図１５で示した基板の層構造情報（層構成情報３５とそれぞれの層の電気特性など）である。また部品情報は、図１４で示した実装する部品の情報（基板との接続情報及び部品の電気特性など）である。基板情報や部品情報のうち、どの部分がＩ／Ｏバッファの電源供給系回路に関連するかの判定は、例えば２次元ＣＡＤレイアウト情報には属性が記録されているものがあり（例えば、導体層のプレーンにＩ／Ｏバッファの電源供給系回路やグラウンドを表す属性が記録されている）、それらを参照して判別されるとすればよい。また基板情報や部品情報のうち、どの部分がＩ／Ｏバッファの電源供給系回路に関連するかの判定は、図１４や図１５で示すようなＰＣＢの基板及び実装する部品の情報から、属性情報に従いＩ／Ｏバッファの電源供給系回路に関連する情報を抽出して行ってもよい。
実際のＩ／Ｏバッファの電源供給系回路のインピーダンスを導出する一連の処理として、まず、電源解析モデル生成部１０８は、基板情報と部品情報とを読み出す（ステップＳ８）。具体的には、電源解析モデル生成部１０８は、外部記憶装置２０の記録する図１４及び図１５で示したＰＣＢの基板情報と部品情報を読み出す。
次に、電源解析モデル生成部１０８は、電源解析モデルを生成する（ステップＳ９）。具体的には、電源解析モデル生成部１０８は、読み出した基板情報と部品情報とから、Ｉ／Ｏバッファの電源供給系回路のインピーダンスを導出するために使用する電源解析モデルを作成する。ここで、電源解析モデル生成部１０８は、プリント基板や配線の構造及び電気特性から、電源プレーンや信号配線の等価回路モデルを作成するフィールドソルバ（電磁界解析エンジンによる等価回路モデル作成手段）や、部品情報から部品の等価回路モデルを作成する部品等価回路モデル作成ツール、さらには作成されたモデル同士を結合してＩ／Ｏバッファの電源供給系回路の等価回路モデルを作成する回路モデル結合ツールなどの機能を備えるものとする。これらのツールは、市販のＣＡＤツールに搭載されていることも多く、それらを流用してもよい。
次に、電源解析モデル生成部１０８は、電源解析モデルを生成する（ステップＳ９）。具体的には、電源解析モデル生成部１０８は、読み出した基板情報と部品情報とから、Ｉ／Ｏバッファの電源供給系回路のインピーダンスを導出するために使用する電源解析モデルを作成する。ここで、電源解析モデル生成部１０８は、プリント基板や配線の構造及び電気特性から、電源プレーンや信号配線の等価回路モデルを作成するフィールドソルバ（電磁界解析エンジンによる等価回路モデル作成手段）や、部品情報から部品の等価回路モデルを作成する部品等価回路モデル作成ツール、さらには作成されたモデル同士を結合してＩ／Ｏバッファの電源供給系回路の等価回路モデルを作成する回路モデル結合ツールなどの機能を備えるものとする。これらのツールは、市販のＣＡＤツールに搭載されていることも多く、それらを流用してもよい。
図１７Ａ，１７Ｂおよび１７Ｃは、電源解析モデル生成部１０８の備えるフィールドソルバで作成した電源解析モデルの例を示す図である。
図１７Ａは、電源解析モデル生成部１０８の備えるフィールドソルバにより求めた単位長さ辺りの等価回路であり、単位長さ辺りのインピーダンスＺｕ（単位長さ辺りの抵抗ＲｕとインダクタンスＬｕ）及び単位長さ辺りのアドミタンスＹｕ（単位長さ辺りのキャパシタンスＣｕとコンダクタンスＧｕ）とで構成される。
図１７Ｂは、この等価回路を直列に接続した配線モデルである。また、図１７Ｃは、この等価回路を２次元的に接続した平面モデルである。
一般に、Ｉ／Ｏバッファの電源供給系回路における信号配線は、図１７Ｂで示した配線モデルで表すことができ、基板上の電源プレーンは図１７Ｃで示した平面モデルで表すことができる。パッケージに関してはパッケージの構造によって異なるが、例えばＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）のようにリードフレームを使用している場合、図１７Ｂのような配線モデルを用いて表すことができる。また、扱う信号の波長に対して信号配線が十分に長い場合、伝送線路は分布定数の形式の等価回路モデルで表現すればよい（単位長さ辺りの電気特性は変更なし）。
図１７Ａは、電源解析モデル生成部１０８の備えるフィールドソルバにより求めた単位長さ辺りの等価回路であり、単位長さ辺りのインピーダンスＺｕ（単位長さ辺りの抵抗ＲｕとインダクタンスＬｕ）及び単位長さ辺りのアドミタンスＹｕ（単位長さ辺りのキャパシタンスＣｕとコンダクタンスＧｕ）とで構成される。
図１７Ｂは、この等価回路を直列に接続した配線モデルである。また、図１７Ｃは、この等価回路を２次元的に接続した平面モデルである。
一般に、Ｉ／Ｏバッファの電源供給系回路における信号配線は、図１７Ｂで示した配線モデルで表すことができ、基板上の電源プレーンは図１７Ｃで示した平面モデルで表すことができる。パッケージに関してはパッケージの構造によって異なるが、例えばＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）のようにリードフレームを使用している場合、図１７Ｂのような配線モデルを用いて表すことができる。また、扱う信号の波長に対して信号配線が十分に長い場合、伝送線路は分布定数の形式の等価回路モデルで表現すればよい（単位長さ辺りの電気特性は変更なし）。
図１８は、図１４で示した信号配線２３に伝送線路形式の信号配線モデル４３を用いたＩ／Ｏ入出力構造モデルの例を示す図である。
この図で示すＩ／Ｏ入出力構造モデルは、送信側ＬＳＩ２１内のＩ／Ｏドライバ（出力バッファ）の等価回路であるＩ／Ｏドライバモデル４１と、受信側ＬＳＩ２２内のＩ／Ｏレシーバ（入力バッファ）の等価回路であるＩ／Ｏレシーバモデル４２とを信号配線モデル４３で接続し、Ｉ／Ｏレシーバの入力インピーダンスを調整するための終端抵抗モデル４４がＩ／Ｏレシーバモデル４２側に接続されたモデル構造となっている。Ｉ／Ｏドライバモデル４１は、ドライババッファモデル４５とスイッチング動作コントロール電源４６とで構成される。
Ｉ／Ｏドライバモデル４１は、スイッチング動作コントロール電源４６の出力電圧（振幅１．８ボルトの１００メガヘルツでスイッチング動作する波形）に従い、ドライババッファモデル４５のトランジスタがＯＮ／ＯＦＦを繰り返すことにより、Ｉ／Ｏドライバから１００メガヘルツのスイッチング動作する信号を出力する。Ｉ／Ｏレシーバモデル４２は、Ｉ／Ｏレシーバの持つ容量で表現されたモデルとなっている。終端抵抗モデルは、電源側とグラウンド側のそれぞれに抵抗素子が接続された構造であり、Ｉ／Ｏレシーバの入力インピーダンスを調整する。Ｉ／Ｏドライバの出力インピーダンス、Ｉ／Ｏレシーバと終端抵抗で決定される入力インピーダンス、信号配線の特性インピーダンスは、それぞれ５０オームになるように設計されている。図１８に示すＩ／Ｏ入出力構造モデルにおけるＩ／Ｏドライバモデル４１の出力インピーダンス、Ｉ／Ｏレシーバモデル４２の入力インピーダンス、及び信号配線モデル４３の特性インピーダンスは、この５０オームを実現している。
この図で示すＩ／Ｏ入出力構造モデルは、送信側ＬＳＩ２１内のＩ／Ｏドライバ（出力バッファ）の等価回路であるＩ／Ｏドライバモデル４１と、受信側ＬＳＩ２２内のＩ／Ｏレシーバ（入力バッファ）の等価回路であるＩ／Ｏレシーバモデル４２とを信号配線モデル４３で接続し、Ｉ／Ｏレシーバの入力インピーダンスを調整するための終端抵抗モデル４４がＩ／Ｏレシーバモデル４２側に接続されたモデル構造となっている。Ｉ／Ｏドライバモデル４１は、ドライババッファモデル４５とスイッチング動作コントロール電源４６とで構成される。
Ｉ／Ｏドライバモデル４１は、スイッチング動作コントロール電源４６の出力電圧（振幅１．８ボルトの１００メガヘルツでスイッチング動作する波形）に従い、ドライババッファモデル４５のトランジスタがＯＮ／ＯＦＦを繰り返すことにより、Ｉ／Ｏドライバから１００メガヘルツのスイッチング動作する信号を出力する。Ｉ／Ｏレシーバモデル４２は、Ｉ／Ｏレシーバの持つ容量で表現されたモデルとなっている。終端抵抗モデルは、電源側とグラウンド側のそれぞれに抵抗素子が接続された構造であり、Ｉ／Ｏレシーバの入力インピーダンスを調整する。Ｉ／Ｏドライバの出力インピーダンス、Ｉ／Ｏレシーバと終端抵抗で決定される入力インピーダンス、信号配線の特性インピーダンスは、それぞれ５０オームになるように設計されている。図１８に示すＩ／Ｏ入出力構造モデルにおけるＩ／Ｏドライバモデル４１の出力インピーダンス、Ｉ／Ｏレシーバモデル４２の入力インピーダンス、及び信号配線モデル４３の特性インピーダンスは、この５０オームを実現している。
図１９は、電源解析モデル生成部１０８の生成する電源解析モデルの例を示す図である。
この図で示す電源解析モデルは、図１８で示したＩ／Ｏ入出力構造モデル５１に、Ｉ／Ｏバッファの電源供給系回路の構成要素の等価回路モデルであるパッケージモデル５２（図１７Ｂで示した配線モデル）、Ｉ／Ｏ電源プレーンモデル（送信側５３、受信側５４、図１７Ｃで示した平面モデル）、実装部品（コンデンサ）モデル５５が接続された構成である。送信側Ｉ／Ｏ電源プレーンモデル５３及び受信側Ｉ／Ｏ電源プレーンモデル５４にはそれぞれ、電源の接続位置に応じて直流電源１．８ボルトが供給される給電モデル（送信側５６、受信側５７）が接続されている。なお、この図面ではＩ／Ｏ入出力構造モデル５１やパッケージモデル５２、実装部品モデル５５は最低限の数しか記載されていないが、同時にスイッチング動作するＩ／Ｏバッファの数や実装する部品の数により、実際のモデル形状はより複雑なものとなる。
この図で示す電源解析モデルは、図１８で示したＩ／Ｏ入出力構造モデル５１に、Ｉ／Ｏバッファの電源供給系回路の構成要素の等価回路モデルであるパッケージモデル５２（図１７Ｂで示した配線モデル）、Ｉ／Ｏ電源プレーンモデル（送信側５３、受信側５４、図１７Ｃで示した平面モデル）、実装部品（コンデンサ）モデル５５が接続された構成である。送信側Ｉ／Ｏ電源プレーンモデル５３及び受信側Ｉ／Ｏ電源プレーンモデル５４にはそれぞれ、電源の接続位置に応じて直流電源１．８ボルトが供給される給電モデル（送信側５６、受信側５７）が接続されている。なお、この図面ではＩ／Ｏ入出力構造モデル５１やパッケージモデル５２、実装部品モデル５５は最低限の数しか記載されていないが、同時にスイッチング動作するＩ／Ｏバッファの数や実装する部品の数により、実際のモデル形状はより複雑なものとなる。
次に、インピーダンス解析部１０９は、電源供給系回路のインピーダンスを導出する（ステップＳ１０）。具体的には、インピーダンス解析部１０９は、ＳＰＩＣＥのような等価回路モデルを用いて電気特性を解析することができる解析エンジンを備えている。インピーダンス解析部１０９に備えられる解析エンジンは、市販ツールとしても普及しているものを流用してもよい。ここで、インピーダンス解析部１０９は、図１９で示したＰＣＢの電源解析モデルを解析することによって、ＰＣＢの電源供給系回路のインピーダンスを導出する。なお、この例において電源供給系回路のインピーダンスは、スイッチング動作周波数１００メガヘルツの第１０高調波である１ギガヘルツまでのインピーダンスを１００メガヘルツ刻みで求めるものとする。
次に、図１２で示した処理フローに従い、設計支援装置１０が行う一連の処理により、電源供給系回路のインピーダンスとターゲットインピーダンスとが比較される。
図２０と図２１は、電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果の例を示す図である。
インピーダンス判定部１０７は、ターゲットインピーダンスと電源供給系回路のインピーダンスとを比較し、電源供給系回路のインピーダンスがターゲットインピーダンスより小さいか否かを判定する（ステップＳ１１）。
図２０と図２１とで示される電源供給系回路のインピーダンス（実線）は、図１９で示した電源解析モデルを用いて導出したインピーダンスである。また、図２０と図２１で示されるターゲットインピーダンス（点線）はターゲットインピーダンス導出部１０２が導出した値（２８９ミリオーム）であり周波数によらず一定である。
図２０に示す例の場合、インピーダンス判定部１０７は、電源供給系回路のインピーダンスが１００メガヘルツ以上３００メガヘルツ未満の周波数帯域でターゲットインピーダンスを超えているため、電源供給系回路のインピーダンスはターゲットインピーダンスを満たしていないと判定する。また、図２１で示す例の場合、インピーダンス判定部１０７は、１００メガヘルツ以上のすべての周波数帯域で電源供給系回路のインピーダンスはターゲットインピーダンスよりも小さくなっていると判定する。
インピーダンス判定部１０７は、ターゲットインピーダンスと電源供給系回路のインピーダンスとを比較し、電源供給系回路のインピーダンスがターゲットインピーダンスより小さいか否かを判定する（ステップＳ１１）。
図２０と図２１とで示される電源供給系回路のインピーダンス（実線）は、図１９で示した電源解析モデルを用いて導出したインピーダンスである。また、図２０と図２１で示されるターゲットインピーダンス（点線）はターゲットインピーダンス導出部１０２が導出した値（２８９ミリオーム）であり周波数によらず一定である。
図２０に示す例の場合、インピーダンス判定部１０７は、電源供給系回路のインピーダンスが１００メガヘルツ以上３００メガヘルツ未満の周波数帯域でターゲットインピーダンスを超えているため、電源供給系回路のインピーダンスはターゲットインピーダンスを満たしていないと判定する。また、図２１で示す例の場合、インピーダンス判定部１０７は、１００メガヘルツ以上のすべての周波数帯域で電源供給系回路のインピーダンスはターゲットインピーダンスよりも小さくなっていると判定する。
次に、図１２で示した処理フローに従い、設計支援装置１０が行う一連の処理により電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果に応じて基板情報と部品情報が書き換えられる。
インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果に基づいて、基板情報と部品情報を書き換える（ステップＳ１２）。具体的には、インピーダンス判定部１０７は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２０で示したようにターゲットインピーダンスを満たさないと判定した場合、基板情報及び部品情報にエラーがあるというように書き換える。
また、例えば、書き換えられたＰＣＢの基板情報及び部品情報は、設計者がＩ／Ｏバッファの電源供給系回路を構成する基板や部品のレイアウトをクリックすることで、２次元ＣＡＤレイアウト情報として見ることができ、電源供給系回路のインピーダンスがターゲットインピーダンスを満たさないと判定した場合にエラーメッセージが出力されるようになっていてもよい。
また、エラーメッセージの出力と共に、図２０に示すような電源供給系回路のインピーダンスとターゲットインピーダンスの比較波形が同時に出力されてもよい。
また、インピーダンス判定部１０７は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２１で示したようにターゲットインピーダンスを満たすと判定した場合、基板情報及び部品情報にジッタ制約に基づいてターゲットインピーダンスを満たしているというように情報を書き換える。また、例えば、設計者がＩ／Ｏバッファの電源供給系回路を構成する基板や部品のレイアウトをクリックすると、２次元ＣＡＤレイアウト情報として見ることができ、ＰＣＢの基板情報及び部品情報は、電源供給系回路のインピーダンスがターゲットインピーダンスを満たすと判定した場合に、ＯＫメッセージが出力されてもよい。また、ＯＫメッセージの出力と共に、図２１に示すような電源供給系回路のインピーダンスとターゲットインピーダンスの比較波形が同時に出力されてもよい。
インピーダンス判定部１０７は、電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果に基づいて、基板情報と部品情報を書き換える（ステップＳ１２）。具体的には、インピーダンス判定部１０７は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２０で示したようにターゲットインピーダンスを満たさないと判定した場合、基板情報及び部品情報にエラーがあるというように書き換える。
また、例えば、書き換えられたＰＣＢの基板情報及び部品情報は、設計者がＩ／Ｏバッファの電源供給系回路を構成する基板や部品のレイアウトをクリックすることで、２次元ＣＡＤレイアウト情報として見ることができ、電源供給系回路のインピーダンスがターゲットインピーダンスを満たさないと判定した場合にエラーメッセージが出力されるようになっていてもよい。
また、エラーメッセージの出力と共に、図２０に示すような電源供給系回路のインピーダンスとターゲットインピーダンスの比較波形が同時に出力されてもよい。
また、インピーダンス判定部１０７は、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２１で示したようにターゲットインピーダンスを満たすと判定した場合、基板情報及び部品情報にジッタ制約に基づいてターゲットインピーダンスを満たしているというように情報を書き換える。また、例えば、設計者がＩ／Ｏバッファの電源供給系回路を構成する基板や部品のレイアウトをクリックすると、２次元ＣＡＤレイアウト情報として見ることができ、ＰＣＢの基板情報及び部品情報は、電源供給系回路のインピーダンスがターゲットインピーダンスを満たすと判定した場合に、ＯＫメッセージが出力されてもよい。また、ＯＫメッセージの出力と共に、図２１に示すような電源供給系回路のインピーダンスとターゲットインピーダンスの比較波形が同時に出力されてもよい。
次に、図１２で示した処理フローに従い、設計支援装置１０が行う一連の処理により判定結果を出力する。
出力制御部１０３は、インピーダンス判定部１０７から電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果を入力すると、入力した判定結果に基づいて、判定結果を出力部１１０に出力する（ステップＳ１３）。具体的には、インピーダンス判定部１０７が、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２０で示したようにターゲットインピーダンスを満たさないと判定した場合、出力部１１０にターゲットインピーダンスを満たさない、という文字情報が出力される。このとき、文字情報と共に図２０に示したような比較波形が同時に出力されてもよい。
また、インピーダンス判定部１０７が、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２１で示したようにターゲットインピーダンスを満たすと判定した場合、出力部１１０にターゲットインピーダンスを満たす、という文字情報が出力される。このとき、文字情報と共に図２１に示したような比較波形が同時に出力されてもよい。
出力制御部１０３は、インピーダンス判定部１０７から電源供給系回路のインピーダンスとターゲットインピーダンスとの判定結果を入力すると、入力した判定結果に基づいて、判定結果を出力部１１０に出力する（ステップＳ１３）。具体的には、インピーダンス判定部１０７が、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２０で示したようにターゲットインピーダンスを満たさないと判定した場合、出力部１１０にターゲットインピーダンスを満たさない、という文字情報が出力される。このとき、文字情報と共に図２０に示したような比較波形が同時に出力されてもよい。
また、インピーダンス判定部１０７が、Ｉ／Ｏバッファの電源供給系回路のインピーダンスが図２１で示したようにターゲットインピーダンスを満たすと判定した場合、出力部１１０にターゲットインピーダンスを満たす、という文字情報が出力される。このとき、文字情報と共に図２１に示したような比較波形が同時に出力されてもよい。
以上、本実施例による設計支援装置１０の一連の処理により、ＰＣＢ設計の初期段階において、Ｉ／Ｏバッファの電源供給系回路におけるターゲットインピーダンスを導出することが可能となる。また、ＰＣＢ設計が進んだ場合、設計したＰＣＢの電源供給系回路インピーダンスがターゲットインピーダンスを満たしているか否かを判定することも可能となるため、設計途中で正しい設計が行えているか否かの確認を容易に行うことも可能となる。さらに、設計支援装置１０は、図２０及び図２１で示したような設計したＰＣＢの電源供給系回路インピーダンスとターゲットインピーダンスとの比較波形を出力することにより、設計者がＰＣＢの電源供給系回路インピーダンスが、ターゲットインピーダンスに対してどれだけのマージンを持って設計されているかを判断することが可能となる。さらに、ＰＣＢ設計の初期段階におけるＬＳＩの仕様、設計途中におけるＰＣＢの２次元ＣＡＤレイアウト情報や層構造の情報、実装する部品情報を用意すれば、ターゲットインピーダンスの導出や電源供給系回路インピーダンスの導出処理が行われるため、ＰＣＢ設計について豊富な知識を持たない設計者でも、ＰＣＢの電源供給系回路の設計を容易に行うことが可能となる。
なお、本発明は上記の実施形態及び実施例に限定されるものではない。例えば、ＬＳＩのＩ／Ｏバッファの電源供給系回路に限らず、ＬＳＩのコア電源供給系回路でも同様の装置や方法を用いて設計を行うことが可能である。その場合のジッタ制約は、Ｉ／Ｏバッファの電源電圧変動におけるＩ／Ｏバッファにおける動作信号のジッタの許容値ではなく、例えばコア電源供給系回路に接続されるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の安定動作のためのジッタ制約などである。
なお、本発明は上記の実施形態及び実施例に限定されるものではない。例えば、ＬＳＩのＩ／Ｏバッファの電源供給系回路に限らず、ＬＳＩのコア電源供給系回路でも同様の装置や方法を用いて設計を行うことが可能である。その場合のジッタ制約は、Ｉ／Ｏバッファの電源電圧変動におけるＩ／Ｏバッファにおける動作信号のジッタの許容値ではなく、例えばコア電源供給系回路に接続されるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の安定動作のためのジッタ制約などである。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出する許容電源変動導出部と、
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出部と、
を備える設計支援装置。
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出部と、
を備える設計支援装置。
（付記２）前記Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、前記Ｉ／Ｏバッファのスイッチング動作数、前記Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報から、用意された信号伝達方式に基づく計算式を用いて前記信号動作電流を導出する信号動作電流導出部
を備える付記１に記載の設計支援装置。
を備える付記１に記載の設計支援装置。
（付記３）前記電源供給系回路のインピーダンスを導出するインピーダンス導出部と、
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定するインピーダンス判定部と、
を備える付記１または付記２に記載の設計支援装置。
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定するインピーダンス判定部と、
を備える付記１または付記２に記載の設計支援装置。
（付記４）前記許容電源変動導出部は、
前記Ｉ／Ｏバッファに生じる前記電源電圧変動と前記電源電圧変動により生じるジッタの関係を示した近似式であるジッタ電圧相関式に基づいて、前記許容可能な電源電圧変動を導出する
付記１から付記３の何れか一項に記載の設計支援装置。
前記Ｉ／Ｏバッファに生じる前記電源電圧変動と前記電源電圧変動により生じるジッタの関係を示した近似式であるジッタ電圧相関式に基づいて、前記許容可能な電源電圧変動を導出する
付記１から付記３の何れか一項に記載の設計支援装置。
（付記５）前記ターゲットインピーダンス導出部は、
前記信号動作電流と前記許容可能な電源電圧変動とから電圧と電流の関係に基づく計算式を用いて前記ターゲットインピーダンスを導出する
付記１から付記４の何れか一項に記載の設計支援装置。
前記信号動作電流と前記許容可能な電源電圧変動とから電圧と電流の関係に基づく計算式を用いて前記ターゲットインピーダンスを導出する
付記１から付記４の何れか一項に記載の設計支援装置。
（付記６）前記インピーダンス導出部は、
プリント回路基板の構造と電気特性から成る基板情報と、前記プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、前記プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成し、前記電源解析モデルを用いて解析を行い、前記電源供給系回路のインピーダンスを導出する
付記３に記載の設計支援装置。
プリント回路基板の構造と電気特性から成る基板情報と、前記プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、前記プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成し、前記電源解析モデルを用いて解析を行い、前記電源供給系回路のインピーダンスを導出する
付記３に記載の設計支援装置。
（付記７）前記インピーダンス判定部は、
当該インピーダンス判定部における判定結果を反映し、記憶部に記憶された前記基板情報と前記部品情報の書き換えを行う
付記３に記載の設計支援装置。
当該インピーダンス判定部における判定結果を反映し、記憶部に記憶された前記基板情報と前記部品情報の書き換えを行う
付記３に記載の設計支援装置。
（付記８）Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出し、
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出する、
設計支援方法。
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出する、
設計支援方法。
（付記９）前記Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、前記Ｉ／Ｏバッファのスイッチング動作数、前記Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報から、用意された信号伝達方式に基づいた計算式を用いて前記信号動作電流を導出する
付記８に記載の設計支援方法。
付記８に記載の設計支援方法。
（付記１０）前記電源供給系回路のインピーダンスを導出し、
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定する、
付記８または付記９に記載の設計支援方法。
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定する、
付記８または付記９に記載の設計支援方法。
（付記１１）前記Ｉ／Ｏバッファに生じる前記電源電圧変動と前記電源電圧変動により生じるジッタの関係を示した近似式であるジッタ電圧相関式に基づいて、前記許容可能な電源電圧変動を導出する
付記８から付記１０の何れか一項に記載の設計支援方法。
付記８から付記１０の何れか一項に記載の設計支援方法。
（付記１２）前記信号動作電流と前記許容可能な電源電圧変動とから電圧と電流の関係に基づく計算式を用いて前記ターゲットインピーダンスを導出する
付記８から付記１１の何れか一項に記載の設計支援方法。
付記８から付記１１の何れか一項に記載の設計支援方法。
（付記１３）プリント回路基板の構造と電気特性から成る基板情報と、前記プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、前記プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成し、前記電源解析モデルを用いて解析を行い、前記電源供給系回路のインピーダンスを導出する
付記１０に記載の設計支援方法。
付記１０に記載の設計支援方法。
（付記１４）前記判定の結果を反映し、記憶部に記憶された前記基板情報と前記部品情報の書き換えを行う
付記１０に記載の設計支援方法。
付記１０に記載の設計支援方法。
（付記１５）プリント回路基板設計支援装置のコンピュータを、
Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出する許容電源変動導出手段、
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出手段、
として機能させるプログラム。
Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出する許容電源変動導出手段、
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出手段、
として機能させるプログラム。
（付記１６）前記Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、前記Ｉ／Ｏバッファのスイッチング動作数、前記Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報から、用意された信号伝達方式に基づく計算式を用いて前記信号動作電流を導出する信号動作電流導出手段
として機能させる付記１５に記載のプログラム。
として機能させる付記１５に記載のプログラム。
（付記１７）前記電源供給系回路のインピーダンスを導出するインピーダンス導出手段、
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定するインピーダンス判定手段、
として機能させる付記１５または付記１６に記載のプログラム。
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定するインピーダンス判定手段、
として機能させる付記１５または付記１６に記載のプログラム。
（付記１８）前記許容電源変動導出手段は、
前記Ｉ／Ｏバッファに生じる前記電源電圧変動と前記電源電圧変動により生じるジッタの関係を近似式であるジッタ電圧相関式に基づいて、前記許容可能な電源電圧変動を導出する
付記１５から付記１７の何れか一項に記載のプログラム。
前記Ｉ／Ｏバッファに生じる前記電源電圧変動と前記電源電圧変動により生じるジッタの関係を近似式であるジッタ電圧相関式に基づいて、前記許容可能な電源電圧変動を導出する
付記１５から付記１７の何れか一項に記載のプログラム。
（付記１９）前記ターゲットインピーダンス導出手段は、
前記信号動作電流と前記許容可能な電源電圧変動とから電圧と電流の関係に基づく計算式を用いて前記ターゲットインピーダンスを導出する
付記１５から付記１８の何れか一項に記載のプログラム。
前記信号動作電流と前記許容可能な電源電圧変動とから電圧と電流の関係に基づく計算式を用いて前記ターゲットインピーダンスを導出する
付記１５から付記１８の何れか一項に記載のプログラム。
（付記２０）前記インピーダンス導出手段は、
プリント回路基板の構造と電気特性から成る基板情報と、前記プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、前記プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成し、前記電源解析モデルを用いて解析を行い、前記電源供給系回路のインピーダンスを導出する
付記１７に記載のプログラム。
プリント回路基板の構造と電気特性から成る基板情報と、前記プリント回路基板に実装する部品の構造と電気特性から成る部品情報とから、前記プリント回路基板の電源供給系回路の等価回路モデルを示す電源解析モデルを生成し、前記電源解析モデルを用いて解析を行い、前記電源供給系回路のインピーダンスを導出する
付記１７に記載のプログラム。
（付記２１）前記インピーダンス判定手段を、
当該インピーダンス判定手段における判定結果を反映し、記憶部に記憶された前記基板情報と前記部品情報の書き換えを行う手段
として機能させる付記１７に記載のプログラム。
当該インピーダンス判定手段における判定結果を反映し、記憶部に記憶された前記基板情報と前記部品情報の書き換えを行う手段
として機能させる付記１７に記載のプログラム。
本願は、２０１３年１月１７日に、日本に出願された特願２０１３−５９６２号に基づき優先権を主張し、その内容をここに援用する。
本発明は、プリント回路基板の構造を設計するための設計支援装置に適用することができ、ＰＣＢ設計の初期段階において、容易に電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを見積もることができる。
１０・・・設計支援装置
２０・・・外部記憶装置
２１・・・送信側ＬＳＩ
２２・・・受信側ＬＳＩ
２３・・・信号配線
２４・・・実装部品
２５・・・信号電流
２６・・・送信側Ｉ／Ｏ電源
２７・・・受信側Ｉ／Ｏ電源
３１・・・表面導体層
３２・・・誘電体層
３３・・・内部導体層
３４・・・ヴィア
３５・・・層構成
４１・・・Ｉ／Ｏドライバモデル
４２・・・Ｉ／Ｏレシーバモデル
４３・・・信号配線モデル
４４・・・終端抵抗モデル
４５・・・ドライババッファモデル
４６・・・スイッチング動作コントロール電源
５１・・・Ｉ／Ｏ入出力構造モデル
５２・・・パッケージモデル
５３・・・送信側Ｉ／Ｏ電源プレーンモデル
５４・・・受信側Ｉ／Ｏ電源プレーンモデル
５５・・・実装部品モデル
５６・・・送信側給電モデル
５７・・・受信側給電モデル
１０１・・・許容電源変動導出部
１０２・・・ターゲットインピーダンス導出部
１０３・・・出力制御部
１０５・・・信号動作電流導出部
１０６・・・インピーダンス導出部
１０７・・・インピーダンス判定部
１０８・・・電源解析モデル生成部
１０９・・・インピーダンス解析部
１１０・・・出力部
１１１・・・記憶部
２０・・・外部記憶装置
２１・・・送信側ＬＳＩ
２２・・・受信側ＬＳＩ
２３・・・信号配線
２４・・・実装部品
２５・・・信号電流
２６・・・送信側Ｉ／Ｏ電源
２７・・・受信側Ｉ／Ｏ電源
３１・・・表面導体層
３２・・・誘電体層
３３・・・内部導体層
３４・・・ヴィア
３５・・・層構成
４１・・・Ｉ／Ｏドライバモデル
４２・・・Ｉ／Ｏレシーバモデル
４３・・・信号配線モデル
４４・・・終端抵抗モデル
４５・・・ドライババッファモデル
４６・・・スイッチング動作コントロール電源
５１・・・Ｉ／Ｏ入出力構造モデル
５２・・・パッケージモデル
５３・・・送信側Ｉ／Ｏ電源プレーンモデル
５４・・・受信側Ｉ／Ｏ電源プレーンモデル
５５・・・実装部品モデル
５６・・・送信側給電モデル
５７・・・受信側給電モデル
１０１・・・許容電源変動導出部
１０２・・・ターゲットインピーダンス導出部
１０３・・・出力制御部
１０５・・・信号動作電流導出部
１０６・・・インピーダンス導出部
１０７・・・インピーダンス判定部
１０８・・・電源解析モデル生成部
１０９・・・インピーダンス解析部
１１０・・・出力部
１１１・・・記憶部
Claims (10)
- Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出する許容電源変動導出部と、
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と、許容可能な前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出部と、
を備える設計支援装置。 - 前記Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、前記Ｉ／Ｏバッファのスイッチング動作数、前記Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報から、用意された信号伝達方式に基づく計算式を用いて前記信号動作電流を導出する信号動作電流導出部
を備える請求項１に記載の設計支援装置。 - 前記電源供給系回路のインピーダンスを導出するインピーダンス導出部と、
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定するインピーダンス判定部と、
を備える請求項１または請求項２に記載の設計支援装置。 - 前記許容電源変動導出部は、
前記Ｉ／Ｏバッファに生じる前記電源電圧変動と前記電源電圧変動により生じるジッタの関係を示した近似式であるジッタ電圧相関式に基づいて、前記許容可能な電源電圧変動を導出する
請求項１から請求項３の何れか一項に記載の設計支援装置。 - 前記ターゲットインピーダンス導出部は、
前記信号動作電流と前記許容可能な電源電圧変動とから電圧と電流の関係に基づく計算式を用いて前記ターゲットインピーダンスを導出する
請求項１から請求項４の何れか一項に記載の設計支援装置。 - 設計支援装置が、
Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出し、
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と許容可能な前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出する、
設計支援方法。 - 前記Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、前記Ｉ／Ｏバッファのスイッチング動作数、前記Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報から、用意された信号伝達方式に基づいた計算式を用いて前記信号動作電流を導出する
請求項６に記載の設計支援方法。 - 前記電源供給系回路のインピーダンスを導出し、
前記電源供給系回路のインピーダンスと前記ターゲットインピーダンスとを比較し、前記電源供給系回路のインピーダンスが前記ターゲットインピーダンスより小さいか否かを判定する、
請求項６または請求項７に記載の設計支援方法。 - プリント回路基板設計支援装置のコンピュータを、
Ｉ／Ｏバッファに生じる電源電圧変動と前記電源電圧変動により生じるジッタの相関関係を示すジッタ電圧相関情報と、前記生じるジッタに対して信号を安定に伝達するためのジッタ制約の情報とに基づいて、許容可能な前記電源電圧変動を導出する許容電源変動導出手段、
前記Ｉ／Ｏバッファの電源供給系回路を流れる信号動作電流の情報と許容可能な前記電源電圧変動とに基づいて、電源供給系回路の許容可能な範囲のインピーダンスであるターゲットインピーダンスを導出するターゲットインピーダンス導出手段、
として機能させるプログラム。 - 前記Ｉ／Ｏバッファの動作電圧、Ｉ／Ｏレシーバの終端条件、前記Ｉ／Ｏバッファのスイッチング動作数、前記Ｉ／Ｏバッファの信号伝達方式といった信号動作電流の設計情報から、用意された信号伝達方式に基づく計算式を用いて前記信号動作電流を導出する信号動作電流導出手段
として機能させる請求項９に記載のプログラム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013005962 | 2013-01-17 | ||
| JP2013005962 | 2013-01-17 | ||
| PCT/JP2014/050440 WO2014112469A1 (ja) | 2013-01-17 | 2014-01-14 | 設計支援装置、設計支援方法及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014112469A1 JPWO2014112469A1 (ja) | 2017-01-19 |
| JP6252494B2 true JP6252494B2 (ja) | 2017-12-27 |
Family
ID=51209559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014557457A Active JP6252494B2 (ja) | 2013-01-17 | 2014-01-14 | 設計支援装置、設計支援方法及びプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9830420B2 (ja) |
| JP (1) | JP6252494B2 (ja) |
| WO (1) | WO2014112469A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10572620B2 (en) * | 2017-08-02 | 2020-02-25 | Oracle International Corporation | Custom piecewise digital layout generation |
| CN116882357B (zh) * | 2023-09-07 | 2023-12-19 | 飞腾信息技术有限公司 | 芯片缓冲器的布局处理方法、装置、终端设备及存储介质 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251223A (ja) | 2005-04-04 | 2005-09-15 | Nec Corp | プリント回路基板特性評価方法、及び記憶媒体 |
| JP2008071204A (ja) * | 2006-09-14 | 2008-03-27 | Elpida Memory Inc | 半導体チップを含む装置の設計方法、設計支援システム及びプログラム |
| JP4946573B2 (ja) * | 2007-03-30 | 2012-06-06 | 富士通セミコンダクター株式会社 | デカップリングセル配置方法及びデカップリングセル配置装置 |
| US7957150B2 (en) | 2008-02-21 | 2011-06-07 | Hitachi, Ltd. | Support method and apparatus for printed circuit board |
| JP4789272B2 (ja) * | 2009-07-16 | 2011-10-12 | 株式会社Ｎｅｃ情報システムズ | パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム |
| JP5895843B2 (ja) | 2010-07-30 | 2016-03-30 | 日本電気株式会社 | 電源設計システム、電源設計方法、及び電源設計プログラム |
| US20120136598A1 (en) * | 2010-08-04 | 2012-05-31 | Vladimir Dmitriev-Zdorov | Optimization of Decoupling Device Choice for Electronic Design |
-
2014
- 2014-01-14 US US14/761,729 patent/US9830420B2/en active Active
- 2014-01-14 WO PCT/JP2014/050440 patent/WO2014112469A1/ja active Application Filing
- 2014-01-14 JP JP2014557457A patent/JP6252494B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9830420B2 (en) | 2017-11-28 |
| JPWO2014112469A1 (ja) | 2017-01-19 |
| WO2014112469A1 (ja) | 2014-07-24 |
| US20150363538A1 (en) | 2015-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7353469B2 (en) | Method and program for designing semiconductor device | |
| US7689944B2 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
| US8566767B1 (en) | System and method for parametric intercoupling of static and dynamic analyses for synergistic integration in electronic design automation | |
| US20090125507A1 (en) | Computer aided design system | |
| US9008981B2 (en) | Apparatus, method and program for design validity verification of electronic circuit board with regard to power supply noise suppression | |
| JP5151571B2 (ja) | 電子回路基板の電源雑音解析装置とプログラム | |
| US20090327981A1 (en) | Semiconductor device or printed wiring board design method and design support system that implements settings by using a semiconductor device model that expresses parasitic elements that occur when packaged | |
| JP4872635B2 (ja) | 電子回路用プリント基板の設計方法とシステム | |
| US8229724B2 (en) | Signal transmission system evaluation apparatus and program, and signal transmission system design method | |
| US20150234972A1 (en) | Board design method and board design device | |
| US20090228845A1 (en) | Method, design program and design system for semiconductor device | |
| JP6252494B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
| US20110301922A1 (en) | Equivalent circuit simulation system and method | |
| US8079012B2 (en) | Method for acquiring basic characteristic of simultaneous switching noise in method for estimating simultaneous switching noise on semiconductor device | |
| KR102028921B1 (ko) | Ｉｃ 전류 추출 방법 및 그 장치 | |
| US6819192B2 (en) | Jitter estimation for a phase locked loop | |
| US20160253448A1 (en) | Circuit board design system, circuit board design method and program recording medium | |
| JP2008071204A (ja) | 半導体チップを含む装置の設計方法、設計支援システム及びプログラム | |
| US20090150138A1 (en) | Apparatus and method for analyzing circuit | |
| US6691291B2 (en) | Method and system for estimating jitter in a delay locked loop | |
| JP4966697B2 (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
| Li et al. | Development and validation of a microcontroller model for EMC | |
| JP4653764B2 (ja) | 半導体装置の設計方法、設計支援システム及びプログラム | |
| Erdin et al. | Placement of decoupling capacitors on power transmission lines | |
| JP2008276612A (ja) | 回路設計装置及び方法並びにプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171113 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6252494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |