JP4872635B2 - 電子回路用プリント基板の設計方法とシステム - Google Patents
電子回路用プリント基板の設計方法とシステム Download PDFInfo
- Publication number
- JP4872635B2 JP4872635B2 JP2006329386A JP2006329386A JP4872635B2 JP 4872635 B2 JP4872635 B2 JP 4872635B2 JP 2006329386 A JP2006329386 A JP 2006329386A JP 2006329386 A JP2006329386 A JP 2006329386A JP 4872635 B2 JP4872635 B2 JP 4872635B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- wiring
- component
- data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000013461 design Methods 0.000 claims description 88
- 238000010586 diagram Methods 0.000 claims description 17
- 238000012795 verification Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(a)選定された部品の端子情報、入出力属性、タイミング情報(ACスペック)を含むタイミングデータベースを作成する工程と、
(b)回路設計用情報から回路図を作成する工程と、
(c)前記回路図から部品の接続情報を抽出し、前記タイミングデータベースを参照して、前記部品に関してタイミングの照合を行い、前記部品がタイミング的に接続可能なものであるか否かをチェックする工程と、
(d)前記工程(c)でタイミング的に接続可能と判定された部品の配置及び配線を含む、プリント基板のレイアウト設計を行う工程と、
(e)前記(d)でレイアウト設計されたプリント基板に対して、そのネットリストとレイアウト情報とから、データ配線、クロック配線の配線長を抽出し、各配線の配線遅延時間を導出する工程と、
(f)前記導出された配線遅延時間と、前記タイミングデータベースとを参照して、部品間のデータ配線とクロック配線の遅延が、所定のタイミング制約を満たしているか検証する工程と、
を含む。
動作周波数情報を入力し、クロック周期をTcycとし、
前記タイミングデータベースに格納された前記部品のタイミング情報(ACスペック)として、
データを受信する部品の入力バッファのセットアップタイムをTs、
前記データを受信する部品の入力バッファのホールドタイムをTh、
データを出力する部品の出力バッファの出力保持時間をToh、
前記データを出力する部品の出力バッファのアクセス時間をTac
とし、
前記導出された配線遅延時間が、
前記データを出力する部品と前記データを受信する部品間のデータ配線の遅延Tdと、
前記データを出力する部品と前記データを受信する部品間のクロック配線の遅延Tcsと、
を含む場合に、
Th−Toh<Td−Tcs<Tcyc−Tac−Ts
が成り立つか否かチェックすることで、部品間のタイミング制約を満たしているか検証するようにしてもよい。
回路設計用情報から作成された回路図に基づき、部品の接続が確定した時点で接続情報を抽出し、前記タイミングデータベースを参照して、前記部品のタイミングの照合を行い、前記部品がタイミング的に接続可能なものであるか否かをチェックする第2の手段と、
前記タイミング照合の結果、適格とされた部品の配置及び配線を含む、レイアウト設計されたプリント基板に対して、そのネットリストとレイアウト情報から、データ配線、クロック配線の配線長を抽出し、各配線の配線遅延時間を導出する第3の手段と、
前記導出された配線遅延時間と、前記タイミングデータベースとを参照して、部品間のデータ配線とクロック配線の遅延が、所定のタイミング制約を満たしているか検証する第4の手段と、を含む。
動作周波数情報を入力し、クロック周期をTcycとし、
前記タイミングデータベースに格納された前記部品のACスペックとして、
データを受信する部品の入力バッファのホールドタイムをTh、
前記データを受信する部品の入力バッファのセットアップタイムをTs、
データを出力する部品の出力バッファの出力保持時間をToh、
前記データを出力する部品の出力バッファのアクセス時間をTac
とし、
前記導出された配線遅延時間が、
前記データを出力する部品と前記データを受信する部品間のデータ配線の遅延Tdと、
前記データを出力する部品と前記データを受信する部品間のクロック配線の遅延Tcsと、
を含む場合に、
Th−Toh<Td−Tcs<Tcyc−Tac−Ts
が成り立つか否かチェックすることで、部品間のデータ配線とクロック配線の遅延が、タイミング制約を満たしているか検証する構成としてもよい。
レイアウト設計段階又はレイアウト設計終了後の電子回路に対して、ネットリストとレイアウト情報とから、少なくとも、クロック信号に応答してデータを出力する第1の部品と、クロック信号に応答して前記第1の部品からのデータをサンプルする第2の部品とに関して、データ配線とクロック配線の配線長を抽出し、前記データ配線と前記クロック配線の配線遅延時間をそれぞれ導出する第1の手段と、
前記導出された配線遅延時間と、前記第1及び第2の部品のタイミング情報(ACスペック)と、動作周波数情報と、から、前記第1の部品と前記第2の部品間のデータ配線とクロック配線の遅延が、予め定められた所定のタイミング制約を満たしているか検証する第2の手段と、を備えている。
前記部品のACスペックとして、
前記第2の部品のセットアップタイムをTs、
前記第2の部品のホールドタイムをTh、
前記第1の部品の出力バッファの出力保持時間をToh、
前記第1の部品の出力バッファのアクセス時間をTac
とし、
前記第1の部品と前記第2の部品間のデータ配線の遅延をTd、前記第1の部品と前記第2の部品間のクロック配線の遅延をTcsとした場合に、
Th−Toh<Td−Tcs<Tcyc−Tac−Ts
が成り立つか否かチェックすることで、部品間のタイミング制約を満たしているか検証する構成としてもよい。
(1)部品のデータシートからセットアップ時間、ホールド時間、アクセス時間、出力保持時間、参照信号を抽出し、タイミングデータベース(タイミングライブラリ)を作成するフェーズ;
(2)回路図から接続情報を抽出して入力ICと出力ICがタイミング的に接続可能か判断するフェーズ;
(3)部品配置を行い配線長予測および遅延時間予測を行ってタイミング条件が満足できるかを判断するフェーズ;
を含む。
部品の選択を行い(ステップS1)、タイミングデータベースを作成する(ステップS2)。
回路設計を行い(ステップS3)、回路の接続情報を抽出し(ステップS4)、タイミングデータベースに基づき、接続不可能な信号を照合し(ステップS5)、警告を発して、部品選択工程(ステップS1)へ戻す。
レイアウト設計を行い(ステップS6)、配線遅延情報を抽出し(ステップS7)、タイミングデータベースに基づきタイミング条件を満足できるかを照合し(ステップS8)、警告を発してレイアウト設計(ステップS6)にフィードバックする。
部品選定の際には、ICベンダ(なお、LSI、メモリデバイス等も含めてIC(Integrated Circuit)という)の供給するデータシートを参照し、所望する仕様が満足できるかを調査するために使用するが、部品の採用を決定した場合のACスペック(セットアップタイム、ホールドタイム等のタイミング情報の仕様)を抽出するために使用する。一般に、ACスペックは、例えば図2に示すようなタイミングチャートで示される。入力バッファは、基準信号(図2ではCLOCK)に対して、セットアップタイム(Setup time)(Ts)とホールドタイム(Hold Time)(Th)が規定され、出力バッファは、基準信号に対して、アクセスタイム(Access Time)(Tac)と、出力保持時間(Output hold time)(Toh)が規定される。ICのデータシートによっては、ACスペックの規定の仕方が異なる場合もあるが、適宜読み替えることは可能である。なお、セットアップタイム(Ts)は、ラッチ等において、入力信号(INPUT)を正しくサンプルするために、クロックの有効エッジ以前に入力信号を安定に保持しなければならない最小時間である。ホールドタイム(Th)は、ラッチ等において入力信号を正しくサンプルするために、クロックの有効エッジ以降に入力信号を安定に保持しておかなければならない最小時間である。有効パルス時間(Tval)は、出力信号(OUTPUT)のパルス幅(図2では、出力信号のパルス前縁からパルス後縁で規定されるパルス幅のうち最小の時間)、アクセス時間(Tac)は、クロック(CLOCK)の有効エッジから出力信号(OUTPUT)のパルス後縁のうち最短のエッジまでの時間とされ、出力保持時間(Toh)は、クロック(CLOCK)の有効エッジから出力信号(OUTPUT)のパルス後縁のうち最後方のエッジまでの時間とされる。出力信号(OUTPUT)の有効パルス時間を規定する前縁エッジから最後方のエッジまでは、1クロック周期Tcycに対応する。
データシートから読み取ったACスペックは、図3(A)のように、端子番号、端子名、入出力属性(I(入力)ピン、O(出力)ピン、I/O(入出力)ピン)、セットアップ時間、ホールド時間、アクセス時間、出力保持時間、参照端子名を抽出しデータベース化する。DQ0〜DQ7等において、参照端子名がCLOCKとあるとは、セットアップ時間、ホールド時間等のACスペックで参照される端子がクロックCLOCKであることを規定している。電源端子VDD、VDDQ、VSS、VSSQ等は、端子番号と端子名のみが設定される。クロックも端子番号と端子名が設定される。部品タイミングデータベース102は、1部品ごとに作成し、回路設計用ライブラリや実装設計用ライブラリと関連付けて登録しておく。
回路設計(図1のステップS3)は、回路設計用ライブラリ(不図示)を呼び出して回路端子と回路端子との接続条件を付加することで、回路図を作成する。なお、タイミング設計には、回路の動作周波数(または周期)が必要であるため、回路図のクロック信号には、これを属性として入力する。
接続情報抽出(図1のステップS4)は、回路図の入力が全て終了した時点、あるいは、半導体デバイスと半導体デバイス、および参照信号(クロック)の接続情報が確定した時点で、タイミングの照合を行う。
図1のレイアウト設計(ステップS6)では、部品の配置、部品間の配線設計等を行う。
図1の配線遅延情報抽出(ステップS7)では、ネットリストおよびレイアウト設計情報から、クロック信号、データ信号の配線長を抽出し、配線遅延時間を算出する。
分岐点Mから入力ICの入力端Bまでの遅延時間をT2、
分岐点Mから入力ICの入力端Cまでの遅延時間をT3
とする。いずれの配線も特性インピーダンスZ0は共通とする。
反射係数=(Z0/2−Z0)/(Z0/2+Z0)=−1/3 ・・・(3)
透過係数=2×Z0/(Z0/2+Z0)=4/3 ・・・(4)
から、
M点以降には、透過する信号として、
4/3倍の振幅になるが、配線が2本に分かれるため、1本あたり、2/3倍になる。
振幅(1/2)×透過係数(4/3)÷2=(振幅)1/3 ・・・(5)
の波形が透過することになる。
C→M→Bと向かう波形は、
振幅(1/3)×透過(2/3)=2/9 ・・・(6)
となって、元々M点からB点へと向かう波形と重なる。
5/9(=1/3+2/9) ・・・(7)
時間2×T3だけ、階段状の歪みを持った波形となる。
10/9(=5/9×2) ・・・(8)
となって、入力ICに受信されることになる。
A→Mの時間:T1、
M→C→Mの時間:2×T3、
M→Bの時間:T2、
の総和になることから、
A→Bの遅延時間=T1+2×T3+T2 ・・・(9)
となる。
A→Cの遅延時間=T1+2×T2+T3 ・・・(10)
となる。
Toh+Td−Tc>Th ・・・(13)
Th−Toh<Td−Tc<Tcyc−Tac−Ts ・・・(14)
となる。
出力IC411のデータ端子から入力IC412のデータ端子の配線415の遅延をTdとすると、入力IC412(ラッチ)のセットアップタイムTs、ホールドタイムThは、以下(15)、(16)の関係を満たすことが必要とされる。
Toh+Td−(Tc2−Tc1)>Th ・・・(16)
Th−Toh<Td−(Tc2−Tc1)<Tcyc−Tac−Ts ・・・(17)
Toh+Td−(Tc3+Tc4−Tfb)>Th ・・・(19)
Th−Toh<Td−(Tc3+Tc4−Tfb)<Tcyc−Tac−Ts ・・・(20)
Tc3+Tc4=Tfb ・・・(22)
とすることで、出力ICのクロック出力と入力ICのクロック入力の位相差(遅延時間)0を実現する機能である。
102 部品タイミングデータベース
103 動作周波数
104 ネットリスト
401、411、421 出力IC
402、412、422 入力IC
403、415、424 配線(データ信号)
404、414、416、425、426、427 配線(クロック信号)
413 クロックIC
423 PLL付クロックIC
Claims (10)
- タイミングデータベース作成手段と、
回路図作成手段と、
タイミング照合手段と、
レイアウト設計手段と、
配線遅延時間計算手段と、
タイミングデータベースと、
タイミング制約検証手段と、
記憶手段と、
を備えた電子回路用プリント基板設計システムによる電子回路用プリント基板設計方法であって、
(a)前記タイミングデータベース作成手段が、前記記憶手段に格納された部品のデータシートを参照して、選定された部品に関してデータシートからACスペックを抽出し、タイミング情報として、部品の端子番号に関連して、端子名、入出力属性、セットアップ時間、ホールド時間、アクセス時間、出力保持時間、参照端子名を1エントリに含み、部品がPLL付クロックドライバの場合、部品の端子番号に関連して、端子名、入出力属性、PLL属性情報を含むタイミングデータベースを作成する工程と、
(b)前記回路図作成手段が、前記記憶手段に格納された回路設計用情報から回路図を作成し、前記記憶手段に格納する工程と、
(c)前記タイミング照合手段が、前記記憶手段から前記回路図情報を読み出して、部品の接続情報を抽出し、前記タイミングデータベースから前記タイミング情報を読み出し、クロック周期よりアクセス時間を差し引き出力保持時間を加算した値の出力バッファの有効パルス時間が、入力バッファのセットアップ時間とホールド時間の和より大きいことを確認することを、前記抽出した各部品について行うことで、前記各部品が接続可能なものであるか否かをチェックし、チェックの結果を前記記憶手段に格納する工程と、
(d)前記レイアウト設計手段が、前記記憶手段を参照し、前記工程(c)でのタイミング照合の結果、適格と判定された部品の配置及び配線を含む、プリント基板のレイアウト設計を行い、レイアウト結果を前記記憶手段に格納する工程と、
(e)前記配線遅延時間計算手段が、前記記憶手段を参照し、前記(d)でレイアウト設計されたプリント基板に対して、そのネットリストとレイアウト情報とから、データ配線とクロック配線の配線長を抽出し、それぞれの配線の配線遅延時間を導出し前記記憶手段に格納する工程と、
(f)前記タイミング制約検証手段が、前記記憶手段を参照して前記導出された配線遅延時間と、前記タイミングデータベースとを参照して、部品間のデータ配線とクロック配線の遅延が、所定のタイミング制約を満たしているか検証する工程と、
を含む、ことを特徴とする電子回路用プリント基板設計方法。 - 前記工程(c)でのタイミング照合の結果、前記部品が不適と判定された場合、前記工程(a)に戻り、前記タイミングデータベース作成手段が、別の部品を選定し、前記選定された別の部品のタイミングデータベースを作成する、ことを特徴とする請求項1記載の電子回路用プリント基板設計方法。
- 前記工程(c)では、前記タイミング照合手段が、データを出力する部品の出力バッファの有効パルス幅が、データを受信する部品の入力バッファのセットアップタイムとホールドタイムの和よりも大きいか否かチェックする、ことを特徴とする請求項1又は2記載の電子回路用プリント基板設計方法。
- 前記工程(f)では、前記タイミング制約検証手段が、
動作周波数情報を入力し、クロック周期をTcycとし、
前記タイミングデータベースに格納された前記部品のタイミング情報として、
データを受信する部品の入力バッファのセットアップタイムをTs、
前記データを受信する部品の入力バッファのホールドタイムをTh、
データを出力する部品の出力バッファの出力保持時間をToh、
前記データを出力する部品の出力バッファのアクセス時間をTac
とし、
前記導出された配線遅延時間が、
前記データを出力する部品と前記データを受信する部品間のデータ配線の遅延Tdと、
前記データを出力する部品と前記データを受信する部品間のクロック配線の遅延Tcsと、
を含む場合に、
Th−Toh<Td−Tcs<Tcyc−Tac−Ts
が成り立つか否かチェックすることで、前記部品間のデータ配線とクロック配線の遅延が、前記タイミング制約を満たしているか否かを検証する、ことを特徴とする請求項1記載の電子回路用プリント基板設計方法。 - 前記工程(f)での部品間のタイミング照合の結果、不適と判定された場合、前記工程(d)に戻り、前記レイアウト設計手段が、前記部品の配置及び配線を含むレイアウト設計を再度行う、ことを特徴とする請求項1又は4記載の電子回路用プリント基板設計方法。
- 記憶手段に格納された部品のデータシートを参照して、選定された部品に関してデータシートからACスペックを抽出し、タイミング情報として、部品の端子番号に関連して、端子名、入出力属性、セットアップ時間、ホールド時間、アクセス時間、出力保持時間、参照端子名を1エントリに含み、部品がPLL付クロックドライバの場合、部品の端子番号に関連して、端子名、入出力属性、PLL属性情報を含むタイミングデータベースを作成するタイミングデータベース作成手段と、
前記記憶手段に格納された回路設計用情報から回路図を作成し、前記記憶手段に格納する回路図作成手段と、
前記記憶手段から前記回路図情報を読み出して、部品の接続情報を抽出し、前記タイミングデータベースから前記タイミング情報を読み出し、クロック周期よりアクセス時間を差し引き出力保持時間を加算した値の出力バッファの有効パルス時間が、入力バッファのセットアップ時間とホールド時間の和より大きいことを確認することを、前記抽出した各部品について行うことで、前記各部品が接続可能なものであるか否かをチェックし、チェックの結果を前記記憶手段に格納するタイミング照合手段と、
前記タイミング照合手段によるタイミング照合の結果、部品の配置及び配線が適格とされた場合、レイアウト手段により前記部品の配置及び配線含み、レイアウト設計されたプリント基板に対して、そのネットリストとレイアウト情報から、データ配線、クロック配線の配線長を抽出し、各配線の配線遅延時間を導出し前記記憶手段に記憶する配線遅延時間計算手段と、
前記記憶手段に記憶された前記導出された配線遅延時間と、前記タイミングデータベースとを参照して、部品間のデータ配線とクロック配線の遅延が、所定のタイミング制約を満たしているか検証するタイミング制約検証手段と、
を含む、ことを特徴とする電子回路用プリント基板設計システム。 - 前記タイミング照合手段によるタイミング照合の結果、前記部品が不適と判定された場合、前記タイミングデータベース作成により、別の部品が選定され、前記別の部品のタイミングデータベースが作成される、ことを特徴とする請求項6記載の電子回路用プリント基板設計システム。
- 前記タイミング照合手段は、データを出力する部品の出力バッファの有効パルス幅が、データを受信する部品の入力バッファのセットアップタイムとホールドタイムの和よりも大きいか否かチェックする、ことを特徴とする請求項6又は7記載の電子回路用プリント基板設計システム。
- 前記タイミング制約検証手段は、
動作周波数情報を入力し、クロック周期をTcycとし、
前記タイミングデータベースに格納された前記部品のタイミング情報として、
データを受信する部品の入力バッファのセットアップタイムをTs、
前記データを受信する部品の入力バッファのホールドタイムをTh、
データを出力する部品の出力バッファの出力保持時間をToh、
前記データを出力する部品の出力バッファのアクセス時間をTac
とし、
前記導出された配線遅延時間が、
前記データを出力する部品と前記データを受信する部品間のデータ配線の遅延Tdと、
前記データを出力する部品と前記データを受信する部品間のクロック配線の遅延Tcsと、
を含む場合に、
Th−Toh<Td−Tcs<Tcyc−Tac−Ts
が成り立つか否かチェックすることで、前記部品間のデータ配線とクロック配線の遅延が、タイミング制約を満たしているか検証する、ことを特徴とする請求項6記載の電子回路用プリント基板設計システム。 - 前記タイミング制約検証手段での部品間のタイミング照合の結果、不適と判定された場合、前記レイアウト設計手段による前記部品の配置及び配線のレイアウト設計が再び実行される、ことを特徴とする請求項6又は9記載の電子回路用プリント基板設計システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329386A JP4872635B2 (ja) | 2006-12-06 | 2006-12-06 | 電子回路用プリント基板の設計方法とシステム |
US11/951,514 US7831950B2 (en) | 2006-12-06 | 2007-12-06 | Method and system for designing printed circuit board for electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329386A JP4872635B2 (ja) | 2006-12-06 | 2006-12-06 | 電子回路用プリント基板の設計方法とシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160445A Division JP5360149B2 (ja) | 2011-07-22 | 2011-07-22 | 電子回路設計システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008146142A JP2008146142A (ja) | 2008-06-26 |
JP4872635B2 true JP4872635B2 (ja) | 2012-02-08 |
Family
ID=39499826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006329386A Expired - Fee Related JP4872635B2 (ja) | 2006-12-06 | 2006-12-06 | 電子回路用プリント基板の設計方法とシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7831950B2 (ja) |
JP (1) | JP4872635B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5117170B2 (ja) * | 2007-11-20 | 2013-01-09 | 株式会社リコー | 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 |
TW201300802A (zh) * | 2011-06-28 | 2013-01-01 | Hon Hai Prec Ind Co Ltd | 印刷電路板之訊號群延遲分析系統及方法 |
US8612913B1 (en) * | 2012-12-21 | 2013-12-17 | Synopsys, Inc. | Automated approach to planning critical signals and busses |
US9317385B2 (en) * | 2013-12-30 | 2016-04-19 | Samsung Electronics Co., Ltd. | Hardware profiling |
TWI507906B (zh) * | 2014-01-06 | 2015-11-11 | Wistron Corp | 電路板承載電流的判斷方法、以及製程廠商的篩選方法及系統 |
US10592704B2 (en) | 2017-07-05 | 2020-03-17 | Brookshire Software, LLC | System and method for electronic automated printed circuit design |
US10952328B2 (en) * | 2017-11-09 | 2021-03-16 | Patchr, Inc. | System and method for circuit board design and manufacturing |
KR102183267B1 (ko) * | 2020-05-28 | 2020-11-26 | 최훈기 | Ic 간의 설계 적합성 체크 시스템 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6190491A (ja) * | 1984-10-11 | 1986-05-08 | 株式会社日立製作所 | 信号遅延を考慮した配線方法 |
JP2830563B2 (ja) * | 1991-12-20 | 1998-12-02 | 日本電気株式会社 | 回路図作成装置 |
JP3091013B2 (ja) * | 1992-03-31 | 2000-09-25 | 大日本印刷株式会社 | Lsi設計用データベースの作成装置 |
JP2953902B2 (ja) | 1993-03-15 | 1999-09-27 | 日本電気株式会社 | ライブラリ検証装置 |
JP2882359B2 (ja) * | 1996-04-27 | 1999-04-12 | 日本電気株式会社 | レイアウト設計装置 |
JPH09325978A (ja) * | 1996-06-05 | 1997-12-16 | Oki Electric Ind Co Ltd | Cadシステムにおけるレイアウト方法 |
JP3548398B2 (ja) * | 1997-10-16 | 2004-07-28 | Necエレクトロニクス株式会社 | 概略経路決定方法および概略経路決定方式 |
JP2001148425A (ja) * | 1999-11-19 | 2001-05-29 | Matsushita Electric Ind Co Ltd | タイミング改善方法 |
JP2002073714A (ja) * | 2000-09-05 | 2002-03-12 | Pfu Ltd | タイミング解析装置、ネットリスト変更方法および記録媒体 |
EP1451731A2 (en) * | 2001-12-07 | 2004-09-01 | Cadence Design Systems, Inc. | Timing model extraction by timing graph reduction |
JP2003338546A (ja) * | 2002-05-22 | 2003-11-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
WO2004046975A1 (ja) | 2002-11-18 | 2004-06-03 | Fujitsu Limited | 電子回路設計のタイミング改善方法、プログラム及び装置 |
JP2005128633A (ja) * | 2003-10-21 | 2005-05-19 | Seiko Epson Corp | 半導体集積回路、半導体集積回路の設計方法及び設計装置、並びに半導体集積回路の設計プログラム |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
US7398500B1 (en) * | 2005-09-30 | 2008-07-08 | Taray Technologies | Netlist synthesis and automatic generation of PC board schematics |
CN101196953A (zh) * | 2006-12-07 | 2008-06-11 | 富士通株式会社 | 用于设计印刷电路板的cad装置、方法和计算机产品 |
US8201136B2 (en) * | 2006-12-07 | 2012-06-12 | Fujitsu Limited | CAD apparatus, method, and computer product for designing printed circuit board |
-
2006
- 2006-12-06 JP JP2006329386A patent/JP4872635B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-06 US US11/951,514 patent/US7831950B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7831950B2 (en) | 2010-11-09 |
JP2008146142A (ja) | 2008-06-26 |
US20080141209A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4872635B2 (ja) | 電子回路用プリント基板の設計方法とシステム | |
US8904337B2 (en) | Semiconductor device design method, system and computer-readable medium | |
US8640077B1 (en) | Capturing mutual coupling effects between an integrated circuit chip and chip package | |
US8566767B1 (en) | System and method for parametric intercoupling of static and dynamic analyses for synergistic integration in electronic design automation | |
US20070057380A1 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
JP2009230694A (ja) | 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム | |
JP2008140821A (ja) | 半導体装置および半導体装置の設計方法 | |
US20030074638A1 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
US9449127B1 (en) | System for verifying timing constraints of IC design | |
US8671374B2 (en) | Information processing apparatus | |
US20080244484A1 (en) | Circuit design verification system, method and medium | |
JP5360149B2 (ja) | 電子回路設計システム | |
Cuny | SPICE and IBIS modeling kits the basis for signal integrity analyses | |
JP6636968B2 (ja) | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム | |
JP6252494B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
Franconi et al. | Signal and power integrity design methodology for high-performance flight computing systems | |
JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
Park et al. | Complete front-to-back RF SiP design implementation flow | |
US20240202412A1 (en) | Manufacturing method of an electronic device | |
SHAH | Simulation Methodology of DDR2 Interface with TI Processor and Timing Verification in HyperLynx | |
Bandyopadhyay | Power distribution modeling and decoupling of multilayer printed circuit board | |
US20120041748A1 (en) | Design support apparatus and method | |
Olney | Introduction to Board Level Simulation and the PCB Design Process | |
Saini et al. | A Novel Method for Modeling and Co-Simulation of FPGA Package and Board | |
Singh et al. | Drone Hardware Development |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4872635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |