JP5117170B2 - 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 - Google Patents
回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP5117170B2 JP5117170B2 JP2007300367A JP2007300367A JP5117170B2 JP 5117170 B2 JP5117170 B2 JP 5117170B2 JP 2007300367 A JP2007300367 A JP 2007300367A JP 2007300367 A JP2007300367 A JP 2007300367A JP 5117170 B2 JP5117170 B2 JP 5117170B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- terminal
- circuit
- unit
- design support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本実施形態においては、集積回路の接続関係を示すネットリストと集積回路各部の端子の入出力信号制約を示す制約情報とに基づき、各部の端子にバッファを挿入し若しくはバッファの種類を変更してネットリストを再構成する回路設計支援装置を例として説明する。また、本実施形態に係る回路設計支援装置は、変更対象となった端子と再構成によって挿入若しくは変更されたバッファとを近接配置することを示す情報も生成する。本実施形態に係る回路設計支援装置は、PC(Personal Computer)等の情報処理端末に専用のハードウェアが搭載され、若しくは専用のソフトウェア・プログラムがインストールされることにより構成される。
実施の形態1においては、レイアウトツールによる自動レイアウトの実行前に、レイアウト対象のネットリストを解析し、端子の制約情報に基づいてバッファの追加/変更を判断する例を説明した。本実施形態においては、レイアウトツールによる自動レイアウトの後、レイアウト後の集積回路に含まれるハードマクロの各端子が、入出力信号の制約を満たしているか否かを確認する回路設計支援装置について説明する。尚、実施の形態1と同様の符号を付す構成については実施の形態1と同一又は相当部を示し、説明を省略する。
実施の形態2においては、実施の形態1においてバッファの挿入若しくは変更が判断された後のネットリストに基づいてレイアウトツールによる自動レイアウトを実行し、そのレイアウト結果を検証する例を説明した。これにより、実施の形態1によるバッファの挿入若しくは変更動作によって、集積回路に含まれるハードマクロの端子の制約が満たされたか否かを検証することが可能となる。この他、例えば実施の形態1のバッファ挿入/変更処理を適用するまえの元のネットリストに対して実施の形態2の検証方法を適用しても良い。そして、その結果、図16において説明したレポートファイルにおいて制約が満たされないと判定された端子に、実施の形態1に係るバッファの挿入/変更処理を適用するようにしても良い。これにより、元から制約の満たされている端子に不要なバッファを挿入することを避け、バッファの挿入が必要な端子にのみバッファを挿入することが可能となる。
100 コントローラ
101 ネットリスト読込部
102 制約情報読込部
103 端子選択部
104 回路図表示部
105 再構成処理部
106 端子接続走査部
107 バッファ追加/変更決定部
108 ネットリスト構築部
109 近傍配置リスト生成部
110 入力装置
120 表示装置
130 近傍配置リスト記憶部
140 ネットリスト記憶部
150 制約情報記憶部
200 コントローラ
201 ネットリスト読込部
202 遷移時間読込部
203 配線容量読込部
204 セルライブラリ読込部
205 端子接続走査部
206 入力側処理部
207 出力側処理部
208 レポートファイル構築部
209 制約情報読込部
210 入力装置
211 遷移時間走査部
212 制約検証部
220 表示装置
221 配線容量走査部
222 入力ゲート容量走査部
223 入力ゲート容量合算部
224 容量合算部
225 制約検証部
230 ネットリスト記憶部
240 レイアウト情報記憶部
250 セルライブラリ記憶部
260 レポートファイル記憶部
270 制約情報記憶部
Claims (11)
- 複数のセルが接続されて構成される集積回路の回路設計支援装置であって、
前記集積回路に含まれる前記セルの接続関係を示す接続情報を取得する接続情報取得部と、
前記集積回路において複数のセルの集合により所定の機能を実現する回路モジュールの端子を指定する端子指定部と、
前記指定された端子と当該端子に接続されたセルとの接続関係に関する情報である端子接続情報を前記取得した接続情報に基づいて生成する端子接続情報生成部と、
前記生成した端子接続情報に基づいて前記指定された端子に緩衝回路を接続することを決定し若しくは前記指定された端子に接続された緩衝回路の変更を決定する緩衝回路設定部と、
前記接続することを決定した緩衝回路若しくは前記変更を決定した緩衝回路と前記指定された端子とを接続する配線を所定の長さ以下とすることを示す配線長限定情報を生成する配線長限定情報生成部と、
前記緩衝回路設定部による決定に基づき、前記取得した設定情報に前記緩衝回路の接続若しくは変更を反映すると共に、前記生成された配線長限定情報に基づいて前記接続情報を再構成する接続情報再構成部とを有することを特徴とする、回路設計支援装置。 - 前記回路モジュールの端子に入力され若しくは当該端子が出力する信号の強度が満たすべき条件に関する制約情報を取得する制約情報取得部をさらに有し、
前記端子指定部は、前記取得した制約情報において前記条件が設定されている端子を指定することを特徴とする、請求項1に記載の回路設計支援装置。 - オペレータが前記回路設計支援装置を操作する操作情報を入力する操作部を更に有し、
前記端子指定部は、前記入力された操作情報に基づいて前記回路モジュールの端子を指定することを特徴とする、請求項1に記載の回路設計支援装置。 - 前記端子指定部は、前記取得した接続情報に基づき、前記回路モジュールの端子のうちセルが接続された端子を指定することを特徴とする、請求項1に記載の回路設計支援装置。
- 前記回路モジュールの端子に入力され若しくは当該端子が出力する信号が満たすべき条件に関する制約情報を取得する制約情報取得部と、
前記取得した接続情報に基づいて前記集積回路の回路図を表示する回路図表示部とを更に有し、
前記回路図表示部は、前記制約情報に基づき、前記表示する回路図において前記回路モジュールの端子と当該端子の制約情報とを関連付けて表示することを特徴とする、請求項1乃至4いずれか1項に記載の回路設計支援装置。 - 前記再構成された接続情報である再構成接続情報を取得する再構成接続情報取得部と、
前記再構成接続情報に基づいて回路配置を実行して出力されたレイアウト情報を取得するレイアウト情報取得部と、
前記回路モジュールの端子に入力され若しくは当該端子が出力する信号の強度が満たすべき条件に関する制約情報を取得する制約情報取得部と、
前記取得したレイアウト情報に基づいて前記回路モジュールの端子に入力され若しくは当該端子が出力する信号の強度に関する情報を取得する信号強度情報取得部と、
前記取得した信号の強度に関する情報と前記取得した制約情報に基づいて前記信号の強度が前記制約情報において指定された条件を満たすか否かを示す検証結果情報を生成する制約検証部とを有することを特徴とする、請求項1乃至5いずれか1項に記載の回路設計支援装置。 - 前記信号強度情報取得部は、前記回路モジュールの端子に入力される信号の遷移時間に関する情報を取得し、
前記制約情報取得部は、前記回路モジュールの端子に入力される信号の遷移時間が所定期間以内でなければならないことを示す情報を取得することを特徴とする、請求項6に記載の回路設計支援装置。 - 前記信号強度情報取得部は、前記回路モジュールの端子が出力する信号が励起する静電容量に関する情報を取得し、
前記制約情報取得部は、前記回路モジュールの端子が出力する信号が所定時間以内に励起可能な静電容量に関する情報を取得することを特徴とする、請求項6または7に記載の回路設計支援装置。 - 複数のセルが接続されて構成される集積回路の回路設計を情報処理装置によって行う回路設計支援方法であって、
前記集積回路に含まれる前記セルの接続関係を示す接続情報を取得して記憶媒体に記憶し、
前記集積回路において複数のセルの集合により所定の機能を実現する回路モジュールの端子を指定して記憶媒体に記憶し、
前記指定された端子と当該端子に接続されたセルとの接続関係に関する情報である端子接続情報を前記取得した接続情報に基づいて生成して記憶媒体に記憶し、
前記生成した端子接続情報に基づいて前記指定された端子に緩衝回路を接続することを決定し若しくは前記指定された端子に接続された緩衝回路の変更を決定して記憶媒体に記憶し、
前記接続することを決定した緩衝回路若しくは前記変更を決定した緩衝回路と前記指定された端子とを接続する配線を所定の長さ以下とすることを示す配線長限定情報を生成して記憶媒体に記憶し
前記緩衝回路設定部による決定に基づき、前記取得した設定情報に前記緩衝回路の接続若しくは変更を反映すると共に、前記生成された配線長限定情報に基づいて前記接続情報を再構成して記憶媒体に記憶することを特徴とする、回路設計支援方法。 - 請求項9に記載の回路設計支援方法を情報処理装置に実行させることを特徴とする、回路設計支援プログラム。
- 請求項10に記載の回路設計支援プログラムを情報処理装置が読み取り可能な形式で記録したことを特徴とする、記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007300367A JP5117170B2 (ja) | 2007-11-20 | 2007-11-20 | 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 |
US12/274,742 US8365134B2 (en) | 2007-11-20 | 2008-11-20 | Circuit design assisting apparatus, method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007300367A JP5117170B2 (ja) | 2007-11-20 | 2007-11-20 | 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009128985A JP2009128985A (ja) | 2009-06-11 |
JP5117170B2 true JP5117170B2 (ja) | 2013-01-09 |
Family
ID=40643304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007300367A Expired - Fee Related JP5117170B2 (ja) | 2007-11-20 | 2007-11-20 | 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8365134B2 (ja) |
JP (1) | JP5117170B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9792399B2 (en) | 2013-01-07 | 2017-10-17 | Nxp Usa, Inc. | Integrated circuit hierarchical design tool apparatus and method of hierarchically designing an integrated circuit |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0415874A (ja) * | 1990-05-09 | 1992-01-21 | Hitachi Ltd | 論理回路図出力方法 |
JP3070754B2 (ja) * | 1990-05-14 | 2000-07-31 | 株式会社日立製作所 | 半導体集積回路及びその配置配線方法 |
JPH05160374A (ja) * | 1991-12-10 | 1993-06-25 | Fujitsu Ltd | ゲートアレイのレイアウト方法 |
JP3616212B2 (ja) | 1996-09-25 | 2005-02-02 | 株式会社リコー | メガセルテスト支援装置 |
US6499125B1 (en) * | 1998-11-24 | 2002-12-24 | Matsushita Electric Industrial Co., Ltd. | Method for inserting test circuit and method for converting test data |
JP2000200834A (ja) * | 1999-01-06 | 2000-07-18 | Matsushita Electric Ind Co Ltd | 論理セル、マスクレイアウト方法および半導体装置 |
JP2001034652A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | 論理分割方法及びプログラムを格納した記録媒体及び論理分割システム |
US6591407B1 (en) * | 2000-03-01 | 2003-07-08 | Sequence Design, Inc. | Method and apparatus for interconnect-driven optimization of integrated circuit design |
JP4031905B2 (ja) * | 2000-11-09 | 2008-01-09 | 富士通株式会社 | 回路設計装置及び回路設計方法 |
KR100466627B1 (ko) * | 2001-02-27 | 2005-01-15 | 삼성에스디아이 주식회사 | 멀티 디스플레이장치 |
JP2002313920A (ja) * | 2001-04-17 | 2002-10-25 | Nec Microsystems Ltd | 半導体集積回路のレイアウト方法 |
JP3860812B2 (ja) * | 2002-04-17 | 2006-12-20 | 富士通株式会社 | Asicとプログラマブル・ロジックデバイスのコンカレント開発支援プログラム、開発支援方法及び開発支援装置 |
JP2004086772A (ja) * | 2002-08-28 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計装置 |
JP2006155524A (ja) * | 2004-12-01 | 2006-06-15 | Nec Electronics Corp | 半導体集積回路の検証方法、検証装置および検証プログラム |
JP4481155B2 (ja) * | 2004-12-08 | 2010-06-16 | パナソニック株式会社 | セルの入力端子容量の算出方法、および遅延算出方法 |
JP2006301837A (ja) * | 2005-04-19 | 2006-11-02 | Nec Electronics Corp | マクロ内配線を考慮したネットリストを用いて遅延計算を行う設計方法及びそのネットリストの作成プログラム |
US7451425B1 (en) * | 2006-08-11 | 2008-11-11 | Xilinx, Inc. | Determining controlling pins for a tile module of a programmable logic device |
US7451424B1 (en) * | 2006-08-11 | 2008-11-11 | Xilinx, Inc. | Determining programmable connections through a switchbox of a programmable logic device |
JP4805779B2 (ja) * | 2006-10-04 | 2011-11-02 | 富士通株式会社 | 集積回路設計方法、集積回路設計装置及び集積回路設計プログラム |
JP4872635B2 (ja) * | 2006-12-06 | 2012-02-08 | 日本電気株式会社 | 電子回路用プリント基板の設計方法とシステム |
JP4526596B2 (ja) * | 2007-03-28 | 2010-08-18 | 富士通セミコンダクター株式会社 | 信号遅延評価プログラム、信号遅延評価方法、および信号遅延評価装置 |
JP2008283093A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体集積回路の検証方法及び設計プログラム |
US20090199143A1 (en) * | 2008-02-06 | 2009-08-06 | Mentor Graphics, Corp. | Clock tree synthesis graphical user interface |
JP5060991B2 (ja) * | 2008-02-22 | 2012-10-31 | 株式会社日立製作所 | 集積回路の設計支援装置、集積回路の設計支援方法、集積回路の設計支援プログラム、及びこのプログラムが記録された記録媒体 |
-
2007
- 2007-11-20 JP JP2007300367A patent/JP5117170B2/ja not_active Expired - Fee Related
-
2008
- 2008-11-20 US US12/274,742 patent/US8365134B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8365134B2 (en) | 2013-01-29 |
US20090132986A1 (en) | 2009-05-21 |
JP2009128985A (ja) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4217220B2 (ja) | 検証支援プログラムおよび検証支援装置 | |
US20090319829A1 (en) | Pattern extraction method and apparatus | |
US8572543B2 (en) | Automation of tie cell insertion, optimization and replacement by scan flip-flops to increase fault coverage | |
CN111831564A (zh) | 一种回归测试方法、装置及计算设备 | |
US20080216035A1 (en) | Method and computer program for configuring an integrated circuit design for static timing analysis | |
US7856608B2 (en) | Method and apparatus for generating current source noise model for creating semiconductor device model used in power supply noise analysis | |
JP4411322B2 (ja) | 数値解析モデルデータ生成プログラム、数値解析モデルデータ生成方法、および数値解析モデルデータ生成装置 | |
US8312400B2 (en) | Verification supporting system | |
US20060020441A1 (en) | Method and system for creating timing constraint library | |
JP5117170B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 | |
US8510708B2 (en) | Method for optimizing a control program for actuators | |
US7559042B2 (en) | Layout evaluating apparatus | |
JP2007004563A (ja) | ライブラリ作成装置、ライブラリ作成プログラムおよびライブラリ作成方法 | |
US8073670B2 (en) | Method for calculating delay time, program for calculating delay time and device for calculating delay time | |
CN101017496A (zh) | 基于最佳匹配测试结果类型自动格式化数据的方法和装置 | |
KR102024275B1 (ko) | 스크립트를 활용한 시험 프로그램 개발 시스템 및 그 방법 | |
JP6903249B2 (ja) | テストケース生成装置、テストケース生成方法、およびテストケース生成プログラム | |
CN109240872B (zh) | 一种芯片验证关键信号覆盖率统计分析方法和存储介质 | |
JP4453592B2 (ja) | Rtl入力プログラムの不具合解析支援装置及びその方法ならびに部分rtl生成装置 | |
CN115629815A (zh) | 可验证emmc用户接口的fpga原型验证平台 | |
CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理系统 | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
US10796043B1 (en) | Non-adaptive pattern reordering to improve scan chain diagnostic resolution in circuit design and manufacture | |
JP5310397B2 (ja) | 動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体 | |
JP2006338090A (ja) | 半導体集積回路の設計方法および設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100903 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |