JPH0831112B2 - 対話型lsiピンフロアプランナ - Google Patents

対話型lsiピンフロアプランナ

Info

Publication number
JPH0831112B2
JPH0831112B2 JP5110975A JP11097593A JPH0831112B2 JP H0831112 B2 JPH0831112 B2 JP H0831112B2 JP 5110975 A JP5110975 A JP 5110975A JP 11097593 A JP11097593 A JP 11097593A JP H0831112 B2 JPH0831112 B2 JP H0831112B2
Authority
JP
Japan
Prior art keywords
lsi
pin
information
design target
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5110975A
Other languages
English (en)
Other versions
JPH06301745A (ja
Inventor
紳二 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5110975A priority Critical patent/JPH0831112B2/ja
Publication of JPH06301745A publication Critical patent/JPH06301745A/ja
Publication of JPH0831112B2 publication Critical patent/JPH0831112B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はLSIの階層的な設計に
必要な対話型フロアプランナに関し、特にパッケージ上
に他部品と共に搭載されるLSIのピン(外部端子)の
配置を決定するのに好適な対話型LSIピンフロアプラ
ンナに関する。
【0002】
【従来の技術】コンピュータを構成するパッケージの一
種であるマルチチップパッケージ(LSIを縦横に配列
して搭載したパッケージ)の設計においては、先ず、そ
のパッケージに納める機能をパッケージに搭載するLS
Iの規模に応じて分ける(例えば、10000ゲートの
LSIを用いるのであれば、パッケージの機能を100
00ゲートずつに分け、LSIに収納できるようにす
る)。次に、各機能に分けられたLSI(中身の詳細論
理回路設計は、行われていない)をパッケージ上のどこ
に配置するかを決定する。次に、パッケージ上の各LS
Iの周辺部に位置するピン(I/Oピン等)の配置を決
定し、各LSIのI/Oピンがどこの辺(LSIの四辺
の)に出るかを決定する。同時にLSIの内部の詳細な
論理回路設計が行われる。次に、LSIの内部のファン
クションブロックの配置・配線を行う為に、先に決定し
た、LSIのI/Oピンの辺に対してLSIのI/Oピ
ンの位置を決定し、次いで、各LSIの内のファンクシ
ョンブロックの配置を決定するという手順が踏まれる。
【0003】このようなパッケージの設計の各段階にお
いて、設計者の作業を支援するために各種のツールが提
案ないし実用化されており、LSIフロアプランナもそ
の一つであり、LSIのピンの配置を決定する際などに
使用される。
【0004】ここで、従来のLSIフロアプランナは、
設計対象となるLSIのピンの配置状態を表示装置の画
面に表示し、設計者がマウス等の入力装置から各ピンの
配置変更先等を指示すると、その指示通りにピンの配置
を変更するといったものであり、設計対象とするLSI
が搭載されるパッケージ上における他の部品との接続関
係まで表示するものではなかった。このため、設計者
は、別途用意されたパッケージ上における部品配置図面
や各部品間の接続関係を示す表等を調べながら、パッケ
ージからみて最適なピン配置となるようにピンの配置を
決定するようにしていた。
【0005】
【発明が解決しようとする課題】このように従来におい
ては、別途用意されたパッケージ上における部品配置図
面等を調べなければ、ピン配置を決定しようとするLS
Iと他部品との接続関係が分からなかったので、作業効
率が悪く、また決定したピン配置が最適かどうかの確認
も困難であった為、パッケージからみて最適なピン配置
となるようにLSIのピンの配置を決定することが容易
でないという問題点があった。
【0006】本発明はこのような事情に鑑みて提案され
たものであり、その目的は、他部品との接続関係を同一
画面上で確認しながら設計対象とするLSIのピン配置
を対話的に決定していくことができる対話型LSIピン
フロアプランナを提供することにある。
【0007】
【課題を解決するための手段】本発明の対話型LSIピ
ンフロアプランナは上記の目的を達成するために、設計
対象とするLSIのピン情報(ピンの種類,ピンの配置
情報),前記設計対象LSIが搭載されるパッケージ上
における部品の配置情報,前記パッケージ上における前
記設計対象LSIと他部品とのピン接続情報および前記
他部品のピン情報を保持する記憶手段と、CRTディス
プレイ等の表示装置と、マウス等の入力装置と、前記記
憶手段に保持されている前記設計対象LSIのピン情報
に従って、前記表示装置の画面に、前記設計対象LSI
のピンの配置状態を表示するLSI内部配置表示手段
と、前記記憶手段に保持されている前記設計対象LSI
のピン情報,前記パッケージ上における部品の配置情
報,前記他部品とのピン接続情報および前記他部品のピ
ン情報に従って、前記設計対象LSIのピンの配置状態
が表示された前記表示装置の同一画面に、前記パッケー
ジ上における部品の配置状態を表示すると共に前記設計
対象LSIのピンと他部品とのピンとの接続関係を示す
ラッツネットを表示する他部品関係表示手段と、前記入
力装置からの指示に基づき、前記記憶手段中の前記設計
対象LSIのピン情報を更新するピン配置手段とを備え
ている。
【0008】
【作用】本発明の対話型LSIピンフロアプランナにお
いては、記憶手段が、設計対象とするLSIのピン情
報,設計対象LSIが搭載されるパッケージ上における
部品の配置情報,パッケージ上における設計対象LSI
と他部品とのピン接続情報および他部品のピン情報を保
持しており、LSI内部配置表示手段が、記憶手段に保
持されている設計対象LSIのピン情報に従って、表示
装置の画面に、設計対象LSIのピンの配置状態を表示
すると共に、他部品関係表示手段が、記憶手段に保持さ
れている設計対象LSIのピン情報,パッケージ上にお
ける部品の配置情報,他部品とのピン接続情報および他
部品のピン情報に従って、設計対象LSIのピンの配置
状態が表示された表示装置の同一画面に、パッケージ上
における部品の配置状態を表示すると共に設計対象LS
Iのピンと他部品のピンとの接続関係を示すラッツネッ
トを表示する。
【0009】また、ピン配置手段が、入力装置からの指
示に基づき、記憶手段中の設計対象LSIのピン情報を
更新する。既に決定されている設計対象LSIの或るピ
ンの配置がピン配置手段により別の位置に変更される
と、LSI内部配置表示手段によって画面上の設計対象
LSIのピンの配置状態がそれに応じて変更されると共
に、他部品関係表示手段によるラッツネットもそれに応
じて変更され、常に最新の状態のピン配置状態およびラ
ッツネットが表示される。
【0010】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
【0011】図1を参照すると、本発明の対話型LSI
ピンフロアプランナの一実施例は、記憶装置1と、CR
Tディスプレイ等の表示装置2と、キーボードやマウス
等の入力装置3と、LSI内部配置表示手段4と、他部
品関係表示手段5と、ピン配置手段6と、これらを制御
する制御手段7とを備えている。
【0012】記憶装置1には、パッケージ上に搭載され
る各LSIのピン情報(ピンの種類,ピンの配置情報)
11−1,11−2,…の集合であるピン情報群11
と、パッケージ上における各部品の配置情報12と、パ
ッケージ上における各部品間のピン接続情報13とが格
納される。ここで、LSIピンのフロアプランの実行前
においては、パッケージ上における部品の配置情報12
とピン接続情報13は既に確定しており、ピン情報群1
1中の各LSIのピン情報のうちのピンの種類(どのよ
うな種類のピンが幾つあるか等)も確定している。残り
の各LSIのピン情報のうちのピンの配置情報について
は、クロックピン等の特定のピンの配置は確定している
が、データ信号のI/Oピンの如き信号ピンの配置は未
確定の状態(各ピンの仮の配置が決定されている状態)
であり、それを確定させるのが本実施例の対話型LSI
ピンフロアプランナの役割である。
【0013】LSI内部配置表示手段4は、記憶装置1
中の設計対象LSIのピン情報(ピン情報群11中の現
に設計対象となっているLSIのピン情報)に従って、
表示装置2の画面に、その設計対象LSIのピンの配置
状態を表示する手段である。なお、本実施例の対話型L
SIピンフロアプランナは、LSIピンのフロアプラン
を主たる目的としているため、LSI内のファンクショ
ンブロックのフロアプランについては触れていないが、
記憶装置1中に設計対象LSIのファンクションブロッ
ク等の内部論理接続情報と内部配置情報とを保持させ、
LSI内部配置表示手段4に設計対象LSIの内部ファ
ンクションブロックの配置状態の表示機能とその修正機
能とを持たせれば、LSI内のファンクションブロック
のフロアプランも同時に行えるものである。
【0014】他部品関係表示手段5は、記憶装置1中の
ピン情報群11,パッケージ上における部品の配置情報
12およびピン接続情報13に従って、LSI内部配置
表示手段4によって設計対象LSIのピンの配置状態が
表示された表示装置2の同一画面に、パッケージ上にお
ける部品の配置状態を表示すると共に設計対象LSIの
ピンと他部品のピンとの接続関係を示すラッツネットを
表示する手段である。
【0015】ピン配置手段6は、入力装置3からの指示
に基づき、記憶装置1中の設計対象LSIのピン情報を
更新する手段である。
【0016】制御手段7は、入力装置3から入力された
各種指示の解釈,各手段4,5,6の起動といった対話
型LSIピンフロアプランナ全体の制御を司る手段であ
る。
【0017】以下、上述のように構成された本実施例の
対話型LSIピンフロアプランナの動作を説明する。
【0018】利用者が入力装置3から設計対象LSIを
指定してフロアプランナを起動すると、制御手段7は、
指定された設計対象LSIを指定してLSI内部配置表
示手段4および他部品関係表示手段5を起動する。
【0019】起動されたLSI内部配置表示手段4は、
記憶装置1から設計対象LSIに対応するピン情報、例
えばLSI(1) が設計対象に指定されたとすると、その
ピン情報11−1を読み出し、それに従って、表示装置
2の或るウインドウに、設計対象LSI(1) のピン配置
状態を表示する。
【0020】図2は表示装置2の表示画面の一例を示
し、ウインドウW1内にLSI内部配置表示手段4によ
って設計対象LSI(1) のピンA1〜A6,B1〜B6
の配置状態が表示されている様子が示されている。
【0021】また他部品関係表示手段5は起動される
と、記憶装置1からピン情報群11,パッケージ上にお
ける部品の配置情報12およびピン接続情報13を読み
出し、それに従って、表示装置2の別ウインドウに、パ
ッケージ上における設計対象LSI(1) 付近の部品の配
置状態を表示し、且つ、設計対象LSI(1) のピンと他
部品のピンとの接続関係を示すラッツネットを表示す
る。
【0022】図2のウインドウW2が他部品関係表示手
段5によって表示されたウインドウであり、その中に設
計対象LSI(1) と他LSI(2) 等のパッケージ上での
配置関係が描かれていると共に、設計対象LSI(1) の
各ピンと他LSI(2) 等のピンとの接続関係を示すラッ
ツネットが描かれている。なお、図2におけるウインド
ウW2内には一部の部品のみを描き、他の部品の図示は
省略している。
【0023】ここで、図2のウインドウW2内に示すよ
うに、設計対象LSI(1) のピンと他LSI(2) のピン
との接続関係を示すラッツネットに交差が生じているの
は、設計者がピンの仮の配置を設計対象LSI(1) とパ
ッケージ上の他LSI(2) の辺の対向関係のみ考慮して
大まかに仮決定したためである。このような交差は後の
配線処理において支障が生じるため、ピンの配置を変更
して解消する必要がある。以下、そのときの動作を説明
する。
【0024】図2のようなラッツネットを観察すると、
設計対象LSI(1) のピンB3を最右端に移し、ピンB
1,B2をそれぞれ左方向にシフトすれば、ラッツネッ
トに交差が生じないことが分かる。
【0025】そこで、利用者が入力装置3のマウス等に
より、図2のウインドウW1内のピンB3をポイントす
ると共にその移動先としてピンB2の位置をポイント
し、更に、ピンB1,ピンB2を左に1単位だけシフト
することを指示すると、この指示を解釈した制御手段7
によってピン配置手段6が起動され、ピン配置手段6は
記憶装置1中の設計対象LSI(1) のピンB1〜B3の
配置情報を指示された通りに変更する。その後、制御手
段7はLSI内部配置表示手段4および他部品関係表示
手段5に再表示を指示する。
【0026】LSI内部配置表示手段4は、記憶装置1
から設計対象LSI(1) のピン情報11−1を読み出
し、それに従って、表示装置2のウインドウW1内に設
計対象LSI(1) の新たなピン配置状態を再表示し、他
部品関係表示手段5は、記憶装置1からピン情報群1
1,パッケージ上における部品の配置情報12およびピ
ン接続情報13を読み出し、それに従って、表示装置2
のウインドウW2に、パッケージ上における設計対象L
SI(1) 付近の部品の配置状態を再表示し、且つ、設計
対象LSI(1) のピンと他部品のピンとの接続関係を示
すラッツネットを再表示する。これにより、表示装置2
の画面は図2から図3のように変化する。即ち、ウイン
ドウW1内においてピンB1〜B3の配置が指示された
通りに変更されると共に、その変更後のピンB1〜B3
の配置に基づくラッツネットがウインドウW2内に表示
される。これにより、利用者はピンB1〜B3について
は最適なピン配置となったことが確認できる。
【0027】以上のような操作を繰り返すことにより、
設計対象LSI(1) の他のピン配置をパッケージ上の他
部品との関係で最適となるように決定することができ
る。また、設計対象LSIを別のLSIに指定して上述
と同様な操作を行えば、パッケージ上の他LSIのピン
配置も決定することができる。
【0028】なお、以上の説明では、パッケージ上の各
LSIのピン配置が大まかに仮決定されていることを前
提としたが、全く決定されていない状態からフロアプラ
ンを開始することも可能である。この場合、最初のうち
は、他のLSIのピンとの接続関係を示すラッツネット
が表示されないが、各LSIのピンの配置が仮決定され
ていくに従って、ラッツネットが表示されるようになる
ので、後半のLSIから徐々に最適なピン配置を決定し
ていくことが可能である。また、設計対象LSIのピン
の接続先となる他LSIのピン配置が決定されていない
場合、他LSIの中心を仮の接続先としてラッツネット
を表示するようにしても良く、こうすれば、各LSIの
ピンの仮決定の段階で大まかな接続関係を示すラッツネ
ットを表示できるので、ピンの仮配置の作業が容易とな
る。
【0029】更に、本実施例はパッケージ上の任意のL
SIを設計対象LSIとし得る構成をとったが、パッケ
ージ上の或る特定のLSIのみが設定対象LSIとなる
場合には、記憶装置1中のピン接続情報13は設計対象
LSIと他部品とのピン接続情報だけで足りる。
【0030】
【発明の効果】以上説明したように、本発明によれば、
他部品との接続関係を同一画面上でラッツネット表示で
確認しながら設計対象とするLSIのピン配置を対話的
に決定していくことが可能であり、パッケージ全体から
みて最適なLSIピンの配置を効率良く決定していくこ
とができるという効果がある。
【図面の簡単な説明】
【図1】本発明の対話型LSIピンフロアプランナの一
実施例の構成図である。
【図2】表示装置に表示された好ましくないピン配置と
そのときのラッツネットを示す図である。
【図3】最適なピン配置に修正した後の表示装置のピン
配置表示例とそのときのラッツネット表示例とを示す図
である。
【符号の説明】
1…記憶装置 11…ピン情報群 11−1…LSI(1) のピン情報 11−2…LSI(2) のピン情報 12…パッケージ上における部品の配置情報 13…ピン接続情報 2…表示装置 3…入力装置 4…LSI内部配置表示手段 5…他部品関係表示手段 6…ピン配置手段 7…制御手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 設計対象とするLSIのピン情報,前記
    設計対象LSIが搭載されるパッケージ上における部品
    の配置情報,前記パッケージ上における前記設計対象L
    SIと他部品とのピン接続情報および前記他部品のピン
    情報を保持する記憶手段と、 表示装置と、 入力装置と、 前記記憶手段に保持されている前記設計対象LSIのピ
    ン情報に従って、前記表示装置の画面に、前記設計対象
    LSIのピンの配置状態を表示するLSI内部配置表示
    手段と、 前記記憶手段に保持されている前記設計対象LSIのピ
    ン情報,前記パッケージ上における部品の配置情報,前
    記他部品とのピン接続情報および前記他部品のピン情報
    に従って、前記設計対象LSIのピンの配置状態が表示
    された前記表示装置の同一画面に、前記パッケージ上に
    おける部品の配置状態を表示すると共に前記設計対象L
    SIのピンと他部品のピンとの接続関係を示すラッツネ
    ットを表示する他部品関係表示手段と、 前記入力装置からの指示に基づき、前記記憶手段中の前
    記設計対象LSIのピン情報を更新するピン配置手段と
    を備えることを特徴とする対話型LSIピンフロアプラ
    ンナ。
JP5110975A 1993-04-14 1993-04-14 対話型lsiピンフロアプランナ Expired - Lifetime JPH0831112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5110975A JPH0831112B2 (ja) 1993-04-14 1993-04-14 対話型lsiピンフロアプランナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5110975A JPH0831112B2 (ja) 1993-04-14 1993-04-14 対話型lsiピンフロアプランナ

Publications (2)

Publication Number Publication Date
JPH06301745A JPH06301745A (ja) 1994-10-28
JPH0831112B2 true JPH0831112B2 (ja) 1996-03-27

Family

ID=14549239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5110975A Expired - Lifetime JPH0831112B2 (ja) 1993-04-14 1993-04-14 対話型lsiピンフロアプランナ

Country Status (1)

Country Link
JP (1) JPH0831112B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059078A (ja) * 2006-08-29 2008-03-13 Renesas Technology Corp 半導体装置の製造方法
WO2014111969A1 (ja) * 2013-01-16 2014-07-24 株式会社図研 設計方法、プログラム、メモリ媒体および設計装置
JP6402599B2 (ja) 2014-11-13 2018-10-10 富士通株式会社 情報処理装置、設計支援方法、及び設計支援プログラム

Also Published As

Publication number Publication date
JPH06301745A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
US6588004B1 (en) Graphic editor for block diagram level design of circuits
US6889370B1 (en) Method and apparatus for selecting and aligning cells using a placement tool
US7240317B2 (en) Placement/net wiring processing system
JPH08137927A (ja) 部品配置配線表示方法
US8099708B2 (en) I/O planning with lock and insertion features
JPH11126215A (ja) 遅延解析結果表示装置
JPH0831112B2 (ja) 対話型lsiピンフロアプランナ
JPH02236779A (ja) スキャンパス接続方式
JPH04246778A (ja) 半導体集積回路の配置方式
JPH1167923A (ja) 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体
JP3422645B2 (ja) 回路素子配置装置
JP3063702B2 (ja) 対話型フロアプラン装置
JPH04138574A (ja) 回路情報表示装置
JPH05114007A (ja) プリント板回路図編集方式
JPH07192038A (ja) レイアウト中の回路のルート指示及び再区分用図形表示装置
JPH10198708A (ja) 図面検証システム
JPH02217967A (ja) プリント配線板設計システムの部品配置方式
JPH01220073A (ja) 設計支援方法及び設計支援装置
JP3271570B2 (ja) フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体
JPH08288395A (ja) 配置処理方法及び配置処理装置
JPH0850608A (ja) 配線経路表示方法
JPH06309414A (ja) 配線支援方法
Linders et al. An interactive system for computer-aided design of printed circuit boards
JPH01312669A (ja) 設計支援装置とプリント基板自動配置装置
JPH0830647A (ja) プリント配線板のテストパッド配置方法