JPH04138574A - 回路情報表示装置 - Google Patents
回路情報表示装置Info
- Publication number
- JPH04138574A JPH04138574A JP2262743A JP26274390A JPH04138574A JP H04138574 A JPH04138574 A JP H04138574A JP 2262743 A JP2262743 A JP 2262743A JP 26274390 A JP26274390 A JP 26274390A JP H04138574 A JPH04138574 A JP H04138574A
- Authority
- JP
- Japan
- Prior art keywords
- information
- display
- editing
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 76
- 230000008859 change Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 91
- 238000013461 design Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 239000000523 sample Substances 0.000 description 13
- 238000012545 processing Methods 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004397 blinking Effects 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Abstract
め要約のデータは記録されません。
Description
び1部品配置図、プリントパターン図、スルーホール配
置図、テストパッド配置図等の実装情報および、テスト
端子の位置/識別子等のテスト情報(これらを回路情報
と呼ぶ)をデイスプレィ等の表示手段に表示する回路情
報表示装置に関わり、特に、基板や素子の設計/製造時
および動作テストの実施時の故障解析補助装置、または
。
パー線を張る位置等の回路変更情報の確認に好適な回路
情報表示装置に関する。
1−232487号公報「図形表示システムと図形表示
方法」に記載されている技術のように、あらかじめ決め
られた図面単位で表示更新処理の最適化や、表示更新に
関する良好なユーザインタフェースを実現する方法につ
いての技術がある。
パターン表示装置」に記載されている技術においては、
プリント基板の貫通穴でない、眉間をつなぐ眉間穴が同
一位置にあるときの表示方法について述べられている。
された段数まで表示する手段については配慮がされてい
ない。
る手段についても配慮されていない。
表示する論理回路図や部品配置図を、ユーザの指定に従
い、回路の接続関係を考慮して編集し、表示する手段に
ついて配慮されていない。
図上にテスタのプローブピン情報等のテスト情報を表示
する手段についても考慮されていなかった。
象が発生した場合、テスト対象プリント基板に関する、
全ての論理回路図や部品配置図をテスタの側におき、テ
スタが指摘した故障位置から、その原因となる部品やプ
リントパターンの異常部位を捜し出すことを行なった。
とが多いため、何枚にも渡る論理回路図上で論理の追跡
を行なったり、プリントパターン図でパターンのオープ
ン、ショート位置を追跡する必要が有った。
間と労力が必要であった。
設計時のデバッグの容易性については考慮されておらず
、プリント基板テストおよび一デバッグに長時間を要し
、テストエンジニアにとっては、大きな負担になってい
た。
リントパターン図のように論理動作確認用の論理情報や
製造用図面等の実装情報をそのまま用いるのではなく、
必要な情報のみを編集して、表示できる回路情報表示装
置を提供することである。
テスト情報を表示できる回路情報表示装置を提供するこ
とである。
定手段と、指定情報に従って回路情報を編集し1表示手
段へ出力する編集手段と、編集された情報を表示する表
示手段とを有する回路情報表示装置において、上記編集
手段は、回路の論理情報、実装情報およびテスト情報の
内、いずれか少なくとも1種について、それらを構成す
る情報の1部または全部を表示手段に表示するように編
集する手段と、これらの情報を回路の接続関係に基づい
て編集する手段とを有することとしたものである。
る指定手段と、指定情報に従って回路情報を編集し1表
示手段へ出力する編集手段と1編集された情報を表示す
る表示手段とを有する回路情報表示装置において、上記
編集手段は、論理情報とテスト情報、または、実装情報
とテスト情報を同一表示画面に重ね合わせて編集するこ
ととしたものである。
に従って回路情報を編集し、表示手段へ出力し、表示手
段は、編集された情報を表示する。
よびテスト情報の内、いずれか少なくとも1種について
、それらを構成する情報の1部または全部を表示手段に
表示するように編集し、これらの情報を回路の接続関係
に基づいて表示編集する。
実装情報とテスト情報を同一表示画面に重ね合わせて編
集する場合は、表示手段内にテスト情報と他の情報を重
ねて表示するため、テスト箇所の検索が容易である。
ブロック図である。
ン4は、指定手段であるキーボード(KB)またはポイ
ンティングデバイス(MUS)と、編集手段である演算
部42と1表示手段である表示部(VDT)45と、論
理情報、実装情報、テスト情報およびプログラムを記憶
しておく外部記憶部44と、演算部で実行されるプログ
ラムが記憶される内部メモリ43とを有する。
れる、ワークステーション4を含めた全体システムの説
明図である。
の情報を設計者が作成するための回路設計用のホストコ
ンピュータ2と、ホストコンピュータが作成した上記の
情報を記憶する設計データベース3と、ホストコンピュ
ータ2と通信回線等で接続されたワークステーション4
と、製造されたテスト対象のプリント基板30をテスト
するインサーキットテスタ23とを有する。
ント基板30をテスト治具22に乗せて、デイスプレィ
21を見ながら作業している所を示す。
装情報の作成手順、テストの手順を述べる。
1を外部より入力し、これに対し論理シミュレーション
を行ない、論理の正当性確認を行なう。
0上に搭載する部品310,311゜360.361,
370の位置を決定し、これらの部品間を接続するプリ
ントパターン340〜343.350〜352やスルー
ホール320〜323、テストパッド38の位置を決定
する。
2図(b)は、プリント基板30の断面を示す説明図で
ある。
に搭載している部品ピン挿入型の部品であり、部品36
0,361は、プリント基板30の表面に搭載している
表面実装部品、部品370は、プリント基板30の裏面
へ搭載している表面実装部品である。テストパッド38
0は、表面実装部品間をプリントパターンで互いに接続
する際に、部品のピンに直接テスタのプローブピンが接
触不可能な場合、特別に設けるテストパッドである。
0の論理情報、実装情報はホストコンピュータ2の設計
データベース3上に保存される。
ンサーキットテスタ23で行なう。
ットテスタ23の近くに配置しであるワークステーショ
ン4のVDT45からテスト対象のプリント基板30の
データを取り出すための操作を行なう。
計データベース3上に登録していたテスト対象のプリン
ト基板30の、論理情報、実装情報をオンラインにより
ワークステーション4へ転送する。
登録されている情報を、そのままワークステーション4
へ転送したのでは、故障解析に不要な情報も多々あるた
め、ワークステーション4のメモリ容量削減、アクセス
速度向上のため、ホストコンピュータ2は、第4図に示
すテーブル構造に変換し、ワークステーション4に転送
する。
525は、ワークステーション4上のライブラリ情報と
して常駐させである。
は、プリントパターン340〜343゜350〜352
で同電位に接続されるI’Cのピン番号を記録する。ま
た、人出方区分502は、該ピンの信号が、入力である
か、出力であるがの区別を表す物であり、ネット番号5
0.3は、同電位系列の区別を表すためのものであり、
ICテーブルポインタ504は、IC情報テーブル51
0を指し示すポインタである。
に搭載されている部品の詳細情報を知るために、実装位
11511及びIC名称512、その他が記述されてい
る。
め、パターンテーブル530を設計した。
どの1534を、どのプリントパターン340〜343
,350〜352が走行するがという情報と、その端点
は、スルーホールが、テストパッドか、あるいは、単な
る曲がり点かを判断する六種535の情報とを持たせた
ものである。
22の上にセットされ、テストエンジニア24によりプ
リント基板30のテストおよびデバッグが実施される。
異常現象を検出すると、インサーキットテスタ23のデ
イスプレィ21上には、異常現象内容に従い、その異常
内容メツセージおよびプリント基板3o上の位置、例え
ば、XY座標、ICの実装位置を表示する。
記の異常現象があった場合について説明する。
るため、テスタ23上に表示された情報を、ワークステ
ーション4のKBからキー人力する。
、ネットリスト402は表示されていない。画面上表示
されているのは、表示する情報を選択するメニュー41
3、素子を何段階まで表示するかを示す表示レベル42
31画面に対して消去、縮小、拡大等の指示を行うモー
ド4261表示の中心となる素子を指示する欄である指
示内容414、素子位置、XY座標、ノード番号を選択
する表示欄434である。
45に必要情報をキー人力する。
動作が、正常動作と異なると表示されたと仮定すると、
テストエンジニア24はVDT45に向い、選択表示1
1434で素子位置をマウス8でピックアップし、指示
内容424に110.1’ とキー人力する。
心にして、何階廖まで表示するかを示す表示レベルを1
表示レベル423の階層指示欄421にキー人力する。
操作不要である。初期入力時には、メニュー413は、
論理回路図、実装図、ネットリストの3種類を指示され
たと仮定して動作する。指示が有れば、指示されたもの
のみ表示する。
は有りえないので、これが指示された場合は、他の項目
との選択ミスが考えられるため。
る処理の流れを説明する。
プログラムを起動する(S700)と。
メニュー画面を表示する。
する(S810)。
に示すコマンドメニューテーブル610の、現状の表示
レベルを示すレベル614および現状の表示モードを示
すモード615と、第5図(b)に示す指示内容テーブ
ル650の指示基準名630.指示内容640とヘセッ
トされる(S811)。
キー人力ミスを表示して(S803)。
。
11のモード6154[で、論理回路図表示指示が有る
か否かチュックし、指示が有れば、論理回路図の内容を
レベル614に従い、論理図仮想空間作成モジュールに
より、論理回路図をワークステーションの仮想空間に作
成する(S801)。指示が無ければ指示なしの処理へ
進む(S806)。
力した論理回路図1の図面上での論理回路シンボルの位
置は全く無視し、外部から与えられた素子の情報や座標
情報、ノード情報に従い。
る。
ることにより1画面に隠れた部分を表示する機能も、こ
の作成モジュールの中に持つ。
ーテーブル610の実装図612111に書かれたレベ
ル614、モード615を参照し、論理接続情報テーブ
ル500.IC情報テーブル510、パターンテーブル
530の内容を編集し。
回路図1のシンボル配置を無視して表示画面を作成する
事とは異なり、相対的な配置状態は基本的には実寸法で
表示する。
モード426で縮小拡大機能を用いて、最適表示すイズ
を1画面表示板想空間へ作成する。
、メニューテーブル610.指示内容テーブル650の
指示基準基630.指示内容640の内容に従い、論理
接続情報テーブル500の内容に従い、ネットを画面仮
想空間へ編集し出力する(S804)。
仮想空間、ネットリスト仮想空間が完成するため、これ
らの仮想空間画面情報をデイスプレィ表示モジュールで
ワークステージ巨ン4のVDT45上に表示する(S8
05)。
実装情報401、ネットリスト402を一つの画面上に
表示している。
示取り込みモジュールについて説明する。
装情報401、ネットリスト402に対して表示内容に
変更を加えたい場合、ユーザ指示コマンド領域403,
404に拡大、縮小、消去、表示レベル変更等の指示を
行なう。
編集要求のレベル、モードを示す欄であるレベル621
、モード622へ取り込む(S703)。
と今回の編集情報に変化が有るかチエツクする。また、
指示基準基630.指示内容640も変化が無いかを調
べるために、631゜641と比較される。
ニア24の指示ミスの疑いが考えられるため、第6図の
変化なしへ進み、指示ミスメツセージを出力する出力モ
ジュールをコールしく5708)、再度、編集指示取り
込みモジュールへ戻る。
了指示か(S710)、別指示有りか(S709)を判
断する。、終了指示の場合には。
0の現状の表示のレベル614、モード615へ1編集
内容のレベル621.モート622を移し変える。
指示基準名630、指示内容640の631.641欄
も書き換える。
ルの処理に戻る(S702)。
表示機器であるVDT、例えば3台のVDT45を接続
したものである。
1種類の図を表示する、或いは、テスト対象プリント基
板の別の回路位置を、別々の画面に表示する事が可能に
なる。
取ればよく、この場合のVDT45上に表示する編集、
指示情報は第10図に示すようになる。
01がユーザ指示エリアに存在する点である。
ュールでの表示端末番号の考慮および編集指示取り込み
時のVDT番号の取り込みの考慮を行なう以外には、何
ら特別な処理は必要としない。
が実現できる。
ピュータ(またはワークステーション)のメモリ上に展
開し、外部のキーボードまたはマウス等により指示され
た実装位置や部品情報をコンピュータ中に取り込み、こ
の外部より指示された部品に関係する論理を追跡する。
置情報、論理回路図情報、論理接続情報をコンピュータ
のVDT管面上に表示できる。
ン図のような論理動作確認用の論理情報や製造用図面等
の実装情報をそのまま用いるのではなく、必要な情報の
みを編集して1表示できる回路情報表示装置を提供する
ことができる。
実装位置を表示できる。
路図と変更前の論理回路図を対比できるよう並べて表示
できる。
回路図や部品配置図、ネットリストを表示する場合、プ
リントパターンカット位置、ジャンパー線接続位置をこ
の図面情報中に表示することもできる。
出力できる。
の名称、実装位置、xy座標、搭載方向等を含む実装情
報と、プリントパターンがプリント基板上のどこをどの
方向に走っているか示すXY座標情報およびそのプリン
トパターン上に存在するスルーホール、テストパッドの
位置を示すXY座標情報とを編集することにより出力す
ることができる。
単にするため、表示する情報は複数の画面情報を同時表
示(以下、マルチスクリーンと表現する)し、任意の図
面を拡大または縮小し、表示する機能や、その中から指
定された1または2以上の情報の画面のみを拡大または
縮小して表示する機能や、指定された1または2以上の
情報をスクロールさせる機能を持たせることもできる。
を準備して置くことにより、外部から指示された階層に
合った図面を選択し1表示することができる。
きは、ユーザが、これらの情報の中から表示するものを
指定し、指定されたものを表示することもできる。
スムーズに行なうため、外部より指示された部品を中心
とし、これに接続する論理回路情報を使用者が指示する
任意の階層で表示できるようにすることもできる。
の数が増加し、また、1画面に表示可能な面積は一定で
あることより表示階層が深くなるに従い仮想図面領域の
図面表示倍率を/IXさく61画面に収まるようにする
こともできる。
、外部より指示された階層に従い図面表示することもで
きる。
ように編集することもできる。
易に行なうため、部品配置図や論理回路図、プリントパ
ターン図を表示する際に、テスト対象のプリント基板の
表面側に搭載されている部品やプリントパターンは、裏
面側に搭載されているものとはデイスプレィ管面上で表
示態様を変えて表示することもできる。
ること、または点滅させること等をいう。
側のネットの表示態様を変えるようにできる。
プローブ等の種別に応じて、表示態様を変えて表示する
こともできる。
論理回路図上または実装図上で当該ネットに関係する素
子、プリントパターンを強調表示するために、それらの
輝度を他の部分と変えて表示する、点滅表示する。また
は、輝度を変え点滅表示するかのいづれかを選択できる
ようにすることもできる。さらに、その他の表示態様を
選んでも良い。
、論理回路図上の対応する部品およびプリントパターン
、スルーホール、テストパッドからなる一連の接続の輝
度、その他の表示態様を、他と変えて表示することもで
きる。
上に表示されている、種類の異なる図面の階層表示を変
化させると、これに同期し、他の図面の階層もまた変化
するようにできる。
は、プリントパターン上にテスト信号を送り込むプロー
ブピンが立っている位置をテスト中に確認するため、多
くの時間を費やす。
パッド、スルーホールの位置を示す部品配置図およびプ
リントパターン図等の実装情報へと。
せて表示することもできる。
こともできる。
表示できる回路情報表示装置を提供することができる。
部品を多用した場合やプリント基板への両面実装を行な
った場合、部品ピンに直接プローブピンが立てられない
ことがあるためであり、プリントパターンの途中にテス
トパッドを設け、これに対しプローブピンを立てテスト
信号を供給することを行なう。これらのピン立て位置を
確認する際に、位置情報は大きな効果を発揮する。
ドの形状または色等の表示態様を他のものと変えて表示
することができる。
色等の表示態様を変えることにより識別を容易にするこ
とができる。
のがあるため、これをVDT画面上で容易に認識出来る
ように、例えば、電源ピン、アースピン、信号ピンを形
状、色または輝度等の表示態様を変えて表示することも
できる。
ローブピン番号等も同時に表示すると作業の効率がさら
に上がる。
図表示の際、プローブピンを論理回路図のネットを表わ
す線分上に表示し、この時、実際のプローブはンが立っ
ている箇所にもっとも近い素子の近傍に表示す゛ること
もできる。
見にくい場合には、ワークステーションに複数のデイス
プレィを準備し、その一つづつに論理回路図や部品配置
図、プリントパターン図の中から異なった情報を表示さ
せることができる。
に、部品配置図上には、外部から指示した素子または部
品に関係するプリントパターン。
る。
故障解析を行なう場合、テスタが指摘した異常現象に関
係する回路や部品、プリントパターンの関係を短時間で
容易に観測できるため、テストエンジニアの不良解析時
間を短縮することが可能である。
用紙として準備する必要が無いため、テストデバッグ時
や故障解析時にテストステーションを広く使うことがで
きる。
は、素子の入力側に接続される素子を表示することを目
的とする)、または、指定された素子を画面の左端に表
示すること(この時は、素子の出力側に接続される素子
を表示することを目的とする)を、指定手段により選べ
るようにしても良い。
を有する素子またはプリントパターン等のみを表示する
ようにしても良い。
)を指定して、その間にあって接続関係を有する素子ま
たはプリントパターン等のみを表示するようにしても良
い。
路図1部品配置図、またはプリントパターン図のような
論理動作確認用の論理情報や製造用図面等の実装情報を
そのまま用いるのではなく。
置を提供することができる。
できる回路情報表示装置を提供することができる。
は本発明を適用する対象であるプリント基板の平面図、
第2図(b)は第2図(a) I−1!断面で、プリ
ント基板のみを破断して示した説明図、第3図は本発明
に係るワークステーションのVDT画面の説明図、第4
図は本発明を実施するために、ワークステーション上に
記憶されたプリント基板の論理、実装情報テーブルの説
明図、第5図(a)はユーザがワークステーションのV
DTから入力する情報を記憶するテーブルの1つである
コマンドメニューテーブルの説明図、第5図(b)はユ
ーザがワークステーションのVDTから入力する情報を
記憶するテーブルの1つである指示内容テーブルの説明
図、第6図は本発明のソフトウェア処理の説明図、第7
図は本発明で表示画面を編集するための処理の説明図、
第8図は1台のワークステーションに3台のVDTを接
続した実施例のブロック図、第9図は第8図の機器構成
で画面表示を行なうための、ユーザ指示情報のテーブル
の説明図、第10図は第8図の機器構成時のユーザ指示
情報画面の説明図である。 [符号の説明] 1・・・論理回路図、2・・・ホストコンピュータ、3
・・・設計データベース、4・・・ワークステーション
、23・・・インサーキットテスタ、30・・・プリン
ト基板、320・・・スルーホール、340・・・プリ
ントパターン、360・・・部品、400・・・論理回
路図、401・・・実装図、4o2・・・ネットリスト
、403・・・ユーザ指示コマンド領域。
Claims (16)
- 1.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記編集手段は、回路の論理情報、実装情報およびテス
ト情報の内、いずれか少なくとも1種について、それら
を構成する情報の1部または全部を表示手段に表示する
ように編集する手段と、これらの情報を回路の接続関係
に基づいて編集する手段とを有することを特徴とする回
路情報表示装置。 - 2.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記指定手段は、素子の指定と、その素子と接続関係に
ある素子を接続関係の何段階まで表示するかという段数
の指定とを行ない、 上記編集手段は、回路の論理情報、実装情報またはテス
ト情報を、指定された素子に関して指定された段数まで
関係づけるように編集することを特徴とする回路情報表
示装置。 - 3.請求項2記載の回路情報表示装置であって、上記編
集手段は、実装情報を実際の位置関係を維持して、編集
することを特徴とする回路情報表示装置。 - 4.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記指定手段は、回路の論理情報、実装情報およびテス
ト情報を同時に表示手段に表示するように指定する手段
と、表示手段に表示しきれない時は、上記の情報の中か
ら表示するものを指定する手段とを有することを特徴と
する回路情報表示装置。 - 5.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記編集手段は、部品取付面の1つの面に配置された素
子と、他の面に配置された素子とを表示態様を変えて編
集することを特徴とする回路情報表示装置。 - 6.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記指定手段は、表示対象の種別に応じて、表示態様を
指定することができることを特徴とする回路情報表示装
置。 - 7.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記編集手段は、論理情報とテスト情報、または、実装
情報とテスト情報を同一表示画面に重ね合わせて編集す
ることを特徴とする回路情報表示装置。 - 8.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記編集手段は、テスト端子の形状、種類に応じてテス
ト端子の表示態様を変えることを特徴とする回路情報表
示装置。 - 9.表示情報を指定する指定手段と、指定情報に従って
回路情報を編集し、表示手段へ出力する編集手段と、編
集された情報を表示する表示手段とを有する回路情報表
示装置において、 上記指定手段は、素子を指定し、 上記の編集手段は、指定された素子に接続されるプリン
トパターン等の素子以外のもののみを表示手段に表示す
るように編集することを特徴とする回路情報表示装置。 - 10.表示情報を指定する指定手段と、指定情報に従っ
て回路情報を編集し、表示手段へ出力する編集手段と、
編集された情報を表示する表示手段とを有する回路情報
表示装置において、 上記指定手段は、素子間の接続情報を示すネットの中か
ら特定のネットを指定する手段を有し、 上記編集手段は、論理情報または実装情報の中から、指
定されたネットに関係した情報を、強調表示することを
特徴とする回路情報表示装置。 - 11.請求項1,2,3,4,5,6,7,8,9,ま
たは10記載の回路情報表示装置であって、上記表示手
段は複数の表示機器を有し、 上記指定手段は表示機器ごとに、異なった表示を指定す
ることを特徴とする回路情報表示装置。 - 12.請求項1記載の回路情報表示装置であって、上記
指定手段は、上記の情報のなかから1または2以上の情
報を指定し、 上記編集手段は、論理情報、実装情報を同時に表示手段
に表示するように編集する手段と、上記の指定があった
場合には、指定された1または2以上の情報のみを拡大
または縮小して、編集する手段を有することを特徴とす
る回路情報表示装置。 - 13.請求項1記載の回路情報表示装置であって、上記
指定手段は、上記の情報のなかから1または2以上の情
報を指定し、 上記編集手段は、論理情報、実装情報、テスト情報を、
同時に表示手段に表示するように編集する手段と、上記
の指定があった場合には、指定された1または2以上の
情報のみをスクロールさせる編集手段とを有することを
特徴とする回路情報表示装置。 - 14.請求項7記載の回路情報表示装置であって、上記
編集手段は、テスト端子の位置およびテスト端子の識別
子を同一画面上に表示するように編集することを特徴と
する回路情報表示装置。 - 15.表示情報を指定する指定手段と、指定情報に従っ
て回路情報を編集し、表示手段へ出力する編集手段と、
編集された情報を表示する表示手段とを有する回路情報
表示装置において、上記編集手段は、回路変更情報を、
論理情報または実装情報と同一画面に重ねて表示するよ
うに編集することを特徴とする回路情報表示装置。 - 16.請求項2記載の回路情報表示装置であって、上記
指定手段は、表示されている複数の画面の1つに対して
、表示する段階を変更することを指定し、 上記編集手段は、指定されなかった画面についても、同
一の段階まで関係づけるように編集することを特徴とす
る回路情報表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2262743A JP2941033B2 (ja) | 1990-09-28 | 1990-09-28 | 回路情報表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2262743A JP2941033B2 (ja) | 1990-09-28 | 1990-09-28 | 回路情報表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11084616A Division JPH11338908A (ja) | 1999-03-26 | 1999-03-26 | 回路情報表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04138574A true JPH04138574A (ja) | 1992-05-13 |
JP2941033B2 JP2941033B2 (ja) | 1999-08-25 |
Family
ID=17379968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2262743A Expired - Lifetime JP2941033B2 (ja) | 1990-09-28 | 1990-09-28 | 回路情報表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2941033B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137415A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
US7805691B2 (en) | 2006-06-14 | 2010-09-28 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program |
US7865012B2 (en) | 2006-06-14 | 2011-01-04 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program |
JP2015215305A (ja) * | 2014-05-13 | 2015-12-03 | 日置電機株式会社 | 表示制御装置、基板検査装置および表示方法 |
-
1990
- 1990-09-28 JP JP2262743A patent/JP2941033B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137415A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
JP2007003306A (ja) * | 2005-06-22 | 2007-01-11 | Hamamatsu Photonics Kk | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
US7752594B2 (en) | 2005-06-22 | 2010-07-06 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system |
US7805691B2 (en) | 2006-06-14 | 2010-09-28 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program |
US7865012B2 (en) | 2006-06-14 | 2011-01-04 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program |
JP2015215305A (ja) * | 2014-05-13 | 2015-12-03 | 日置電機株式会社 | 表示制御装置、基板検査装置および表示方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2941033B2 (ja) | 1999-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7990375B2 (en) | Virtual view schematic editor | |
JP2941033B2 (ja) | 回路情報表示装置 | |
JPH11338908A (ja) | 回路情報表示装置 | |
JPH04246778A (ja) | 半導体集積回路の配置方式 | |
US20200192992A1 (en) | Information processing apparatus and pull-up and pull-down resistor verification method | |
Bierbauer et al. | System simulation with MIDAS | |
JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
JPH07209383A (ja) | プリント回路基板の故障解析装置 | |
JP2827271B2 (ja) | プリント板cad装置 | |
JPH05282394A (ja) | 半導体集積回路設計支援装置 | |
JP5264305B2 (ja) | 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 | |
JP2866105B2 (ja) | 図形処理装置におけるプリント基板のピン表示方法 | |
EP0654745A2 (en) | Graphical display system for routing and repartitioning circuits during layout | |
JP2605932B2 (ja) | 半導体集積回路のレイアウト設計装置 | |
JPH10326300A (ja) | 配線板設計装置 | |
JPH0245881A (ja) | プリント基板の配線方法 | |
JP2539055B2 (ja) | 集積回路試験装置 | |
Swerling | Computers: Computer-aided engineering: Terminals that simulate, test, and debug logic designs promise to change radically the way designers do their jobs | |
CN117933173A (zh) | 一种引脚的处理方法、装置、存储介质及电子设备 | |
JP2592699B2 (ja) | プリント板実装設計装置 | |
JPH07262257A (ja) | レイアウト検証装置 | |
JP2643834B2 (ja) | 印刷配線板の設計装置 | |
Caulcutt et al. | CAD postprocessing-how to increase quality in board manufacturing | |
Niessen | Computer-aided design of LSI circuits | |
Gopakumaran | Gate-Array IC Design Tools |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |