CN117933173A - 一种引脚的处理方法、装置、存储介质及电子设备 - Google Patents
一种引脚的处理方法、装置、存储介质及电子设备 Download PDFInfo
- Publication number
- CN117933173A CN117933173A CN202410108163.5A CN202410108163A CN117933173A CN 117933173 A CN117933173 A CN 117933173A CN 202410108163 A CN202410108163 A CN 202410108163A CN 117933173 A CN117933173 A CN 117933173A
- Authority
- CN
- China
- Prior art keywords
- information
- pin
- fan
- virtual
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000008685 targeting Effects 0.000 claims abstract description 23
- 238000012545 processing Methods 0.000 claims abstract description 22
- 230000006870 function Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 29
- 238000013461 design Methods 0.000 description 6
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
本申请公开了一种引脚的处理方法、装置、存储介质及电子设备,该方法包括:获取目标电路板中引脚的引脚网络名信息;基于引脚网络名信息,确定虚拟引脚,虚拟引脚表征没有特定功能的引脚;基于虚拟引脚的连接数量信息,确定虚拟引脚的扇出信息;基于虚拟引脚的扇出信息,生成目标信息,以使得基于目标信息能够执行对虚拟引脚的扇出的目标操作。
Description
技术领域
本申请涉及线路板处理技术领域,更具体的说是涉及一种引脚的处理方法、装置、存储介质及电子设备。
背景技术
在进行PCB(Printed CircuitBoard,印制线路板)设计初期为预留设计通常会对CPU(中央处理器)、BMC(基板管理控制器)、PCH(集成南桥芯片)、FPGA(现场可编辑门阵列)及其他集成类芯片的所有引脚做扇出处理,设计过程中硬件工程师也会基于实际需求去修改线路中引脚的使用情况,以上预留及线路变更会导致PCB设计中存在大量的虚拟引脚扇出情况。虚拟引脚删除容易导致线路短路,同时也会对其他相邻信号产生干扰或者辐射,使有用信号质量变差。
发明内容
有鉴于此,本申请提供如下技术方案:
一种引脚的处理方法,包括:
获取目标电路板中引脚的引脚网络名信息;
基于所述引脚网络名信息,确定虚拟引脚,所述虚拟引脚表征没有特定功能的引脚;
基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息;
基于所述虚拟引脚的扇出信息,生成目标信息,以使得基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作。
可选地,所述基于所述引脚网络名信息,确定虚拟引脚,包括:
基于所述引脚网络名信息,获得每一引脚的引脚网络名;
若所述引脚网络名为空,确定所述引脚为虚拟引脚。
可选地,所述基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息,包括:
获得所述虚拟引脚的连接数量信息;
若所述连接数量信息对应的数量值大于零,确定所述虚拟引脚存在扇出,并获得所述虚拟引脚的扇出信息。
可选地,所述基于所述虚拟引脚的扇出信息,生成目标信息,包括:
基于所述虚拟引脚的扇出信息,记录各个扇出在所述目标电路板中的位置信息及层面信息;
基于所述位置信息和层面信息,生成扇出记录配置信息;
根据所述扇出记录配置信息,确定目标信息。
可选地,所述目标信息包括目标显示模式,所述基于所述扇出记录配置信息,确定目标信息,包括:
响应于对所述扇出记录配置信息的显示触发,基于所述位置信息及层面信息,确定所述扇出的目标显示模式,以使得对所述虚拟引脚的扇出路径以所述目标显示模式进行显示。
可选地,所述基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作,包括:
基于所述虚拟引脚的扇出路径,将所述扇出路径上的所有元素删除。
可选地,还包括:
响应于删除所述虚拟引脚的扇出,更新所述扇出记录配置信息。
一种引脚的处理装置,包括:
获取单元,用于获取目标电路板中引脚的引脚网络名信息;
第一确定单元,用于基于所述引脚网络名信息,确定虚拟引脚,所述虚拟引脚表征没有特定功能的引脚;
第二确定单元,用于基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息;
生成单元,用于基于所述虚拟引脚的扇出信息,生成目标信息,以使得基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作。
可选地,所述第一确定单元包括:
第一获取子单元,用于基于所述引脚网络名信息,获得每一引脚的引脚网络名;
第一确定子单元,用于若所述引脚网络名为空,确定所述引脚为虚拟引脚。
可选地,所述第二确定单元包括:
第二获取子单元,用于获得所述虚拟引脚的连接数量信息;
第二确定子单元,用于若所述连接数量信息对应的数量值大于零,确定所述虚拟引脚存在扇出,并获得所述虚拟引脚的扇出信息。
可选地,所述基生成单元包括:
记录子单元,用于基于所述虚拟引脚的扇出信息,记录各个扇出在所述目标电路板中的位置信息及层面信息;
第一生成子单元,用于基于所述位置信息和层面信息,生成扇出记录配置信息;
第三确定子单元,用于基于所述扇出记录配置信息,确定目标信息。
可选地,所述目标信息包括目标显示模式,其中,所述第一生成子单元具体被配置为:
响应于对所述扇出记录配置信息的显示触发,基于所述位置信息及层面信息,确定所述扇出的目标显示模式,以使得对所述虚拟引脚的扇出路径以所述目标显示模式进行显示。
可选地,所述基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作,包括:
基于所述虚拟引脚的扇出路径,将所述扇出路径上的所有元素删除。
可选地,还包括:
更新子单元,用于响应于删除所述虚拟引脚的扇出,更新所述扇出记录配置信息。
一种存储介质,所述存储介质上存储有计算机程序,所述计算机程序被处理器执行时,实现如上述中任一项所述的引脚的处理方法。
一种电子设备,包括:
存储器,用于存储应用程序和所述应用程序运行所产生的数据;
处理器,用于执行所述应用程序,以实现如上述中任一项所述的引脚的处理方法。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种扇出的示意图;
图2为本申请实施例提供的一种引脚的处理方法的流程示意图;
图3为本申请实施例提供的一种应用场景示意图;
图4为本申请实施例提供的一种引脚的处理装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”和“第二”是用于区别不同对象,而非用于描述特定顺序。此外,术语“包括”以及它们任何变形,意图在于覆盖不排他的保护。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请中的“多个”可以表示至少两个,例如可以是两个、三个或者更多个,本申请实施例不做限制。
本申请实施例提供了一种引脚的处理方法,该方法可以应用于PCB(PrintedCircuit Board,印制线路板)的设计、测试和应用等场景中,能够快速获取电路板中虚拟引脚扇出的位置,并且可以实现对虚拟引脚扇出的目标操作,提升了电路板的质量以及对电路板处理的效率。
为了便于对本申请实施例的引脚的处理方法进行说明,现将本申请实施例中应用的相关术语进行解释。
PCB(PrintedCircuitBoard),中文名称为印制电路板,又称印刷电路板、印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的,故被称为“印刷”电路板。其可以提供集成电路等各种电子元件固定、支配的机械支撑;也可以实现集成电路等各种电子元器件之间的布线和电气连接(信号传输)或电绝缘,提供所要求的电气特性,如特性阻抗等;还可以为自动装配提供阻焊图形,为元器件插装、检查、维修提供识别字符和图像。为了便于描述,在本申请实施例中可以简称为电路板。
引脚(又称管脚,英文为Pin),主要是指从集成电路(芯片)内部电路引出与外围电路的连接,所有引脚就构成了这块芯片的接口。
虚拟引脚,是指在芯片领域中的一种特殊的构造,其用于填充芯片中未使用的区域,以确保其它部分的结构和性能能够得到保持,这些填充物通常是由与芯片相同的材料制成,但是它们不会被用于任何电路或逻辑功能,简称为dummy引脚。
扇出:在PCB布局设计中,特别是BGA(球栅阵列),PCB扇出、焊盘和过孔尤为重要,参见图1,扇出是从器件焊盘到相邻过孔的走线,过孔是PCB中各层之间的电气连接,用于连接输入和输出、电源和接地轨道。
在本申请实施例提供了一种引脚的处理方法,参见图2,该方法可以包括以下步骤:
S101、获取目标电路板中引脚的引脚网络名信息。
S102、基于引脚网络名信息,确定虚拟引脚。
S103、基于虚拟引脚的连接数量信息,确定虚拟引脚的扇出信息。
S104、基于虚拟引脚的扇出信息,生成目标信息,以使得基于目标信息能够执行对虚拟引脚的扇出的目标操作。
在步骤S101中,目标电路板可以是指当前需要处理的电路板,如当前需要测试的电子设备中的电路板。目标电路中的引脚可以是目标电路板中的所有引脚,也可以是目标电路中指定区域的引脚。引脚网络名信息可以是基于引脚的实际物理功能定义的命名文本信息,也可以基于应用需求进行的引脚编号等自定义命名信息等。
在步骤S102中,可以基于引脚网络名信息,确定虚拟引脚,其中,虚拟引脚表征没有特定功能的引脚。可以通过代表虚拟引脚的特定的网络名命名条件来从引脚中确定虚拟引脚。在一种实施方式中,基于引脚网络名信息,确定虚拟引脚,包括:基于引脚网络名信息,获得每一引脚的引脚网络名;若引脚网络名为空,确定该引脚为虚拟引脚。
通常在引脚命名过程中,虚拟引脚命名为空,因此,可以获取目标电路板内所有引脚的网络名并判断名字是否为空,若为空,则判定该引脚为虚拟引脚(dummy引脚)。对应的,若在某些应用场景中,会以特定的命名字符来命名虚拟引脚,可以通过识别引脚网络名中是否包括这些特定的字符,如果包括,将这些引脚确定为虚拟引脚,在获得了虚拟引脚后,可以便于后续确定虚拟引脚的扇出信息。
在步骤S103中,基于虚拟引脚的连接数量信息,确定虚拟引脚的扇出信息。
虚拟引脚的连接数量是指该虚拟引脚连接其他部分产生的引脚占用数量,如虚拟引脚连接过孔等。当虚拟引脚的连接数量大于零,则确定该引脚上有扇出。即在本申请实施例的一种实施方式中,基于虚拟引脚的连接数量信息,确定虚拟引脚的扇出信息,包括:获得虚拟引脚的连接数量信息;若连接数量信息对应的数量值大于零,确定虚拟引脚存在扇出,并获得虚拟引脚的扇出信息。
进一步地,可以通过相同的处理模式查找每一虚拟引脚是否存在扇出,并记录相关的扇出信息,例如,可以使用EQUIVLOGIC(相同逻辑)模式将该引脚相关的所有扇出的位置及层面信息记录下来。其中,EQUIVLOGIC的等价逻辑定义的是一种全局查找模式,它会指示find命令去查找筛选器中已经找到的逻辑对象的所有物理等效部件。
在步骤S104中,可以基于虚拟引脚的扇出信息,生成目标信息。该目标信息可以是针对虚拟引脚的扇出的处理信息,以使得基于目标信息能够执行对虚拟引脚的扇出的目标操作。例如,目标操作可以是对虚拟引脚的扇出的删除操作,则对应的,目标信息可以是删除指令信息。又例如,目标操作可以是对虚拟引脚的扇出的高亮显示操作,目标信息可以是针对虚拟引脚的扇出的高亮显示信息等。为了能够方便、快捷地处理所有虚拟引脚的扇出,在本申请实施例中针对虚拟引脚的扇出可以是一键删除操作,这样可以删除所有的虚拟引脚的扇出,提升了针对扇出处理的效率和准确性。
为了能够准确地生成目标信息,可以生成对应的记录配置信息,然后通过该记录配置信息生成目标信息,或者生成对应的指令,同时也可以使得操作人员基于该记录配置信息,确定进一步的操作,以保证对扇出的准确处理。
在本申请实施例的一种实施方式中,基于虚拟引脚的扇出信息,生成目标信息的过程包括:基于虚拟引脚的扇出信息,记录各个扇出在目标电路板中的位置信息及层面信息;基于位置信息和层面信息,生成扇出记录配置信息;基于扇出记录配置信息,确定目标信息。
通常电路板包括至少一层,如可以是单层板、双层板、四层板、六层板、八层板或者十层板,确定虚拟引脚的扇出在目标电路板中的那一层,可以更准确地识别出扇出的位置,便于后续操作。然后,基于位置信息和层面信息,生成扇出记录配置信息,从而可以根据该扇出记录配置信息,确定目标信息,例如,可以基于选定的电路板的层来确定出需要进一步需要删除的扇出。
对应的,在本申请实施例的一种实施方式中,目标信息包括目标显示模式,该目标显示模式可以是对虚拟引脚的扇出的突出显示的模式,如高亮显示模式。其中,基于扇出记录配置信息,确定目标信息,包括:
响应于对扇出记录配置信息的显示触发,基于位置信息及层面信息,确定扇出的目标显示模式,以使得对虚拟引脚的扇出路径以目标显示模式进行显示。
进一步地,基于目标信息能够执行对虚拟引脚的扇出的目标操作,包括:基于虚拟引脚的扇出路径,将扇出路径上的所有元素扇出。
在完成对虚拟引脚的扇出后还包括:响应于删除虚拟引脚的扇出,更新扇出记录配置信息。
在该实施方式中,虚拟引脚的扇出路径可以是虚拟引脚的引线沿着在电子组件的覆盖区内及外部延伸的路径形成扇出路径。在扇出路径上的所有元素是指该扇出路径上存在的相关部件,如过孔等。
在具体的应用场景中,可以将本申请实施例提供的引脚处理方法封装在Allegro软件中,这样更便于相关人员的操作。具体的,可以通过Allegro软件开启PCB并运行相关程序,自动获取板内所有虚拟引脚(dummy引脚);利用该程序的软件判断每一个虚拟引脚(dummy引脚)上是否有扇出,如果有,则记录该虚拟引脚相关的所有扇出的坐标,层面信息并生成记录配置信息表格显示在Allegro软件的显示界面。当用户通过鼠标或者其他输入装置点击该表格的任意一行,程序会分析该表格中的信息打开相关层面,将整个扇出历经高亮并居中显示在屏幕上,如图3所示,然后用户可以通过删除操作将整个扇出路径上的所有元素删除并更新上述表格。其中,在图3左侧部分为通过高亮显示得到的扇出路径以及该路径上的元素,右侧部分为基于Allegro软件的操作界面。
本申请实施例提供的一种引脚的处理方法,可以使用Allegro语言二次开发程序实现对PCB中虚拟引脚(dummy引脚)删除的自动获取和扇出,工作效率与准确度对比于人工操作可以有明显的提高。不需要手动打开层面并反复刷新报告,可实现对单个dummy引脚所有扇出的一键删除,操作简单快捷,节省时间人力。
在本申请实施例中还提供了一种引脚的处理装置,参见图4,该装置可以包括:
获取单元201,用于获取目标电路板中引脚的引脚网络名信息;
第一确定单元202,用于基于所述引脚网络名信息,确定虚拟引脚,所述虚拟引脚表征没有特定功能的引脚;
第二确定单元203,用于基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息;
生成单元204,用于基于所述虚拟引脚的扇出信息,生成目标信息,以使得基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作。
可选地,所述第一确定单元包括:
第一获取子单元,用于基于所述引脚网络名信息,获得每一引脚的引脚网络名;
第一确定子单元,用于若所述引脚网络名为空,确定所述引脚为虚拟引脚。
可选地,所述第二确定单元包括:
第二获取子单元,用于获得所述虚拟引脚的连接数量信息;
第二确定子单元,用于若所述连接数量信息对应的数量值大于零,确定所述虚拟引脚存在扇出,并获得所述虚拟引脚的扇出信息。
可选地,所述基生成单元包括:
记录子单元,用于基于所述虚拟引脚的扇出信息,记录各个扇出在所述目标电路板中的位置信息及层面信息;
第一生成子单元,用于基于所述位置信息和层面信息,生成扇出记录配置信息;
第三确定子单元,用于基于所述扇出记录配置信息,确定目标信息。
可选地,所述目标信息包括目标显示模式,其中,所述第一生成子单元具体被配置为:
响应于对所述扇出记录配置信息的显示触发,基于所述位置信息及层面信息,确定所述扇出的目标显示模式,以使得对所述虚拟引脚的扇出路径以所述目标显示模式进行显示。
可选地,所述基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作,包括:
基于所述虚拟引脚的扇出路径,将所述扇出路径上的所有元素删除。
可选地,还包括:
更新子单元,用于响应于删除所述虚拟引脚的扇出,更新所述扇出记录配置信息。
需要说明的是,本实施例中各个单元以及子单元的具体实现可以参考前文中的相应内容,此处不再详述。
在本申请的另一实施例中,还提供了一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时,实现如上任一项所述的引脚的处理方法。
在本申请的另一实施例中,还提供了一种电子设备,所述电子设备可以包括:
存储器,用于存储应用程序和所述应用程序运行所产生的数据;
处理器,用于执行所述应用程序,以实现:
一种引脚的处理方法,包括:
获取目标电路板中引脚的引脚网络名信息;
基于所述引脚网络名信息,确定虚拟引脚,所述虚拟引脚表征没有特定功能的引脚;
基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息;
基于所述虚拟引脚的扇出信息,生成目标信息,以使得基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作。
可选地,所述基于所述引脚网络名信息,确定虚拟引脚,包括:
基于所述引脚网络名信息,获得每一引脚的引脚网络名;
若所述引脚网络名为空,确定所述引脚为虚拟引脚。
可选地,所述基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息,包括:
获得所述虚拟引脚的连接数量信息;
若所述连接数量信息对应的数量值大于零,确定所述虚拟引脚存在扇出,并获得所述虚拟引脚的扇出信息。
可选地,所述基于所述虚拟引脚的扇出信息,生成目标信息,包括:
基于所述虚拟引脚的扇出信息,记录各个扇出在所述目标电路板中的位置信息及层面信息;
基于所述位置信息和层面信息,生成扇出记录配置信息;
根据所述扇出记录配置信息,确定目标信息。
可选地,所述目标信息包括目标显示模式,所述基于所述扇出记录配置信息,确定目标信息,包括:
响应于对所述扇出记录配置信息的显示触发,基于所述位置信息及层面信息,确定所述扇出的目标显示模式,以使得对所述虚拟引脚的扇出路径以所述目标显示模式进行显示。
可选地,所述基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作,包括:
基于所述虚拟引脚的扇出路径,将所述扇出路径上的所有元素删除。
可选地,还包括:
响应于删除所述虚拟引脚的扇出,更新所述扇出记录配置信息。
需要说明的是,本实施例中处理器的具体实现可以参考前文中的相应内容,此处不再详述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种引脚的处理方法,包括:
获取目标电路板中引脚的引脚网络名信息;
基于所述引脚网络名信息,确定虚拟引脚,所述虚拟引脚表征没有特定功能的引脚;
基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息;
基于所述虚拟引脚的扇出信息,生成目标信息,以使得基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作。
2.根据权利要求1所述的方法,所述基于所述引脚网络名信息,确定虚拟引脚,包括:
基于所述引脚网络名信息,获得每一引脚的引脚网络名;
若所述引脚网络名为空,确定所述引脚为虚拟引脚。
3.根据权利要求1所述的方法,所述基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息,包括:
获得所述虚拟引脚的连接数量信息;
若所述连接数量信息对应的数量值大于零,确定所述虚拟引脚存在扇出,并获得所述虚拟引脚的扇出信息。
4.根据权利要求3所述的方法,所述基于所述虚拟引脚的扇出信息,生成目标信息,包括:
基于所述虚拟引脚的扇出信息,记录各个扇出在所述目标电路板中的位置信息及层面信息;
基于所述位置信息和层面信息,生成扇出记录配置信息;
基于所述扇出记录配置信息,确定目标信息。
5.根据权利要求4所述的方法,所述目标信息包括目标显示模式,所述基于所述扇出记录配置信息,确定目标信息,包括:
响应于对所述扇出记录配置信息的显示触发,基于所述位置信息及层面信息,确定所述扇出的目标显示模式,以使得对所述虚拟引脚的扇出路径以所述目标显示模式进行显示。
6.根据权利要求5所述的方法,所述基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作,包括:
基于所述虚拟引脚的扇出路径,将所述扇出路径上的所有元素删除。
7.根据权利要求6所述的方法,还包括:
响应于删除所述虚拟引脚的扇出,更新所述扇出记录配置信息。
8.一种引脚的处理装置,包括:
获取单元,用于获取目标电路板中引脚的引脚网络名信息;
第一确定单元,用于基于所述引脚网络名信息,确定虚拟引脚,所述虚拟引脚表征没有特定功能的引脚;
第二确定单元,用于基于所述虚拟引脚的连接数量信息,确定所述虚拟引脚的扇出信息;
生成单元,用于基于所述虚拟引脚的扇出信息,生成目标信息,以使得基于所述目标信息能够执行对所述虚拟引脚的扇出的目标操作。
9.一种存储介质,所述存储介质上存储有计算机程序,所述计算机程序被处理器执行时,实现如权利要求1至7中任一项所述的引脚的处理方法。
10.一种电子设备,包括:
存储器,用于存储应用程序和所述应用程序运行所产生的数据;
处理器,用于执行所述应用程序,以实现如权利要求1至7中任一项所述的引脚的处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410108163.5A CN117933173A (zh) | 2024-01-25 | 2024-01-25 | 一种引脚的处理方法、装置、存储介质及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410108163.5A CN117933173A (zh) | 2024-01-25 | 2024-01-25 | 一种引脚的处理方法、装置、存储介质及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117933173A true CN117933173A (zh) | 2024-04-26 |
Family
ID=90769999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410108163.5A Pending CN117933173A (zh) | 2024-01-25 | 2024-01-25 | 一种引脚的处理方法、装置、存储介质及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117933173A (zh) |
-
2024
- 2024-01-25 CN CN202410108163.5A patent/CN117933173A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080148208A1 (en) | Method for improving a printed circuit board development cycle | |
US20070168749A1 (en) | Method and system for tracing program execution in field programmable gate arrays | |
CN111880076B (zh) | 一种信号测试点检测方法、系统及相关组件 | |
CN112649720A (zh) | 板卡测试方法、装置及计算机可读存储介质 | |
US20050262396A1 (en) | Apparatus and method for automated test setup | |
US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
CN111459739B (zh) | 一种qdr sram应用验证板及验证方法 | |
CN111624475B (zh) | 大规模集成电路的测试方法及系统 | |
CN117933173A (zh) | 一种引脚的处理方法、装置、存储介质及电子设备 | |
CN115081389B (zh) | 一种印刷电路板走线检查方法、装置、设备、存储介质 | |
JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
US10430538B2 (en) | Test capability-based printed circuit board assembly design | |
NL2024200B1 (en) | A method for debugging a printed circuit board. | |
CN113012154A (zh) | Pcb焊盘尺寸检查方法、装置、计算机设备和存储介质 | |
JP2941033B2 (ja) | 回路情報表示装置 | |
JP2613297B2 (ja) | プリント基板のテスト方法 | |
CN111613112A (zh) | 一种课程虚实一体化实验平台电路优化方法及系统 | |
JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
CN114254583B (zh) | 一种检查器件引脚连接的方法、装置、设备、存储介质 | |
JP3030935B2 (ja) | 表面実装対応配線装置における自動配線方法 | |
CN114780433A (zh) | 基于ATE项目多site的布线检测方法及装置 | |
CN113221502A (zh) | Pcb独立网络检查方法、装置、计算机设备和存储介质 | |
CN117596778A (zh) | 基于电路板丝印的焊盘定位方法、装置、介质及设备 | |
CN117787159A (zh) | 生成fpga代码的方法、装置、存储介质与电子设备 | |
CN116090398A (zh) | 服务器信号点测位置优化方法、系统、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |