CN111613112A - 一种课程虚实一体化实验平台电路优化方法及系统 - Google Patents

一种课程虚实一体化实验平台电路优化方法及系统 Download PDF

Info

Publication number
CN111613112A
CN111613112A CN202010489935.6A CN202010489935A CN111613112A CN 111613112 A CN111613112 A CN 111613112A CN 202010489935 A CN202010489935 A CN 202010489935A CN 111613112 A CN111613112 A CN 111613112A
Authority
CN
China
Prior art keywords
circuit
module
timing
fpga
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010489935.6A
Other languages
English (en)
Inventor
马远佳
翟明岳
孙国玺
梁根
吕晓兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Petrochemical Technology
Original Assignee
Guangdong University of Petrochemical Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Petrochemical Technology filed Critical Guangdong University of Petrochemical Technology
Priority to CN202010489935.6A priority Critical patent/CN111613112A/zh
Publication of CN111613112A publication Critical patent/CN111613112A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B9/00—Simulators for teaching or training purposes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/18—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
    • G09B23/183—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits
    • G09B23/186—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits for digital electronics; for computers, e.g. microprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明属于电子类课程虚实技术领域，公开了一种电类课程虚实一体化实验平台电路优化方法及系统，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；当在仿真软件中搭建电路完毕后，在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；上位机采用时分复用的方式连接FPGA硬件模组；在服务器中选中当前空闲的FPGA硬件模组，进行电路下载以及实验测量等步骤。本发明提高了时钟校准的时间精度；同时，通过电路测试模块根据待测电路模型确定了测试电路并基于故障模型输入激励，得到故障覆盖情况，成功的实现了对FPGA电路的测试，提升了测试效率。

Description

一种课程虚实一体化实验平台电路优化方法及系统
技术领域
本发明属于电子类课程虚实技术领域，尤其涉及一种课程虚实一体化实验平台电路优化方法方法及系统。
背景技术
传统的电子类课程实验分为硬件实现和软件仿真两类。硬件实现主要是各大厂商根据实验课程要求，开发出各类实验箱、实验台供学生接线，操作，验证。它的优点是电路都是由真实元件搭建的实际模型，与今后工作中需要搭建的电路完全一致，不会出现理论仿真通过但是实际电路出错的情况。同时做实验的过程中会出现很多真实的故障，排除故障的过程中能够提高学生解决问题的能力。缺点是实验箱损坏率较高，投资较大，维护起来非常不方便。
软件仿真主要是近年来各种厂商推出的虚拟仿真软件以及各种专业的仿真软件。它的优点是灵活方便，投资少，几乎没有维护费用，做实验方便快捷，可以轻易的实现远程实验。缺点是仿真结果有时候不能完全替代硬件实验搭建，很多时候仿真结果正确但是到实际电路的搭建可能会出很多问题。而且很多软件仿真软件过于简化实验流程，学生只需要按照说明书用鼠标点击连线即可出来实验结果，如果不按照程序连线就无法出来结果，比较死板，限制了学生的创新思维。很多时候电路的搭建并不只有一种方案，实验的目的应该是给学生充分的自由空间让学生学会在实验现象中充分理解实验原理，通过不断的尝试总结出实验规律以及对理论的验证。
目前市场上出现一种新的方案是虚实一体或者叫软硬结合的实验平台搭建方案，既有软件仿真方便快捷的优点，同时又有真实的电路与之对应，同时具备了软件和硬件实验的优点。他的方案是厂商针对各电子类的课程开发出一系列的软件仿真软件，如数字电路、模拟电路、单片机、通信原理等核心课程都有类似的厂商在做。然后硬件端采用的不是传统实验箱的形式，而是用专门的网管平台加一组实验硬件服务器的方式，实验硬件服务器采用FPGA加相关外围电路搭建。用户在上位机用仿真软件搭建好实验电路，通过网管平台下载到实验硬件服务器中，由上位机软件搭建的电路来决定FPGA内部电路的连线。由于实验数据均由真实的硬件电路连线，测量值也是从硬件服务器中采集到的真实数据，因此可以对真实的电路进行完美的仿真。同时硬件服务器采用集中存放，学生也可以通过远程实验的方式访问到硬件服务器资源。然而，这种方式最大的缺点就是成本太高，FGPA搭建的硬件服务器价格不菲，而且一个学生端就要一片FPGA搭建的硬件电路与之对应，几十个人一个班的硬件成本非常高，一个班级的硬件服务器高达40到60万元，这严重影响了此类实验平台的普及。
综上所述，现有技术存在的问题是：现有电子类课程虚实一体(软硬结合)实验平台成本太高，FGPA搭建的硬件服务器价格不菲，而且一个学生端就要一片FPGA搭建的硬件电路与之对应，几十个人一个班的硬件成本非常高，一个班级的硬件服务器高达40到60万元，这严重影响了此类实验平台的普及；同时，现有课程虚实一体化实验平台电路优化方法对硬件校时误差大；电路测试效率低。
发明内容
针对现有技术存在的问题，本发明提供了一种课程虚实一体化实验平台电路优化方法及系统。
本发明是这样实现的，一种课程虚实一体化实验平台电路优化方法，包括以下步骤：
步骤一，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；
步骤二，当在仿真软件中搭建电路完毕后，首先在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；
上位机采用时分复用的方式连接FPGA硬件模组；
步骤三，上位机在搭建完电路之后，由服务器自动分配一个当前空闲的FPGA硬件模组与上位机进行连接，进行电路下载，然后在上位机上运行电路，通过真实的FPGA电路中采集来的数据进行实验测量；
步骤四，在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态；上位机通过查询该寄存器得知该片FPGA硬件模组占用状态；
步骤五，若需要改变电路的结构进行重新测量，通过上位机点击释放硬件占用的按钮，释放占用的FPGA硬件模组，然后继续在上位机上进行后续电路的搭建。
进一步，步骤三上位机与FPGA硬件模组通过硬件服务器进行连接，包括：
(1)上位机(学生做仿真实验的PC机)，通过RJ45网线通过交换机与服务器进行连接；
(2)FPGA硬件模组与服务器采用串口直连或者串口采集卡的方式连接，每块FPGA实验板在服务器中都有一个对应的串口号。
步骤四在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态，包括但不限于使用查询串口占用状态、使用一位硬件寄存器、在软件中采用一个布尔型变量实现。
进一步，步骤三实验测量中，通过校时模块进行校时，包括：
(1)进行FPGA芯片布局并且得到芯片各单元布局后的坐标；根据FPGA芯片的布线模式，获取和该模式对应的预存布线编码信息；根据各单元布局后的坐标确定该单元对应的编码，然后根据所述布线编码信息进行各单元的布线剪枝；
(2)通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；
(3)根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置；其中，所述参考时间信息为根据系统时钟对应生成的时间信息。
进一步，所述通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息，包括：
(1.1)利用预设物理接口从所述校时源获取所述原始时间数据对应的电平信号；
(1.2)将所述电平信号转化为所述原始时间数据，并从所述原始时间数据中提取校时原始时间数据；其中，所述校时原始时间数据为所述原始时间数据中进行校时所需的原始时间数据；对所述校时原始时间数据进行解析，获取所述校时时间信息；
所述校时源具体为IRIG-B码源。
进一步，所述根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置，包括：
根据所述校时时间信息和参考时间信息，利用所述校时算法和预设的守时算法计算获取所述校时信号和守时信号；
利用所述数据总线将所述校时信号发送至所述校时装置，并将所述守时信号发送至守时装置。
进一步，所述步骤三实验测量中，通过电路测试模块进行测试，包括：
1)通过测试程序提取待测电路模型；确定所述待测电路中，待测试的引脚、配置点和路径中的至少一种信息；将待测电路配置为至少一个测试电路；
2)通过电路放大器放大测试电路信号；
3)根据确定的fault model故障模型，确定输入激励的序列；
4)确定各配置的测试电路的覆盖情况；
所述将所述待测电路配置为至少一个测试电路包括：
使用交叉配置设计，配置所述测试电路。
所述使用交叉配置设计，配置所述测试电路包括：
配置两个测试电路，分别为config_0和config_1，且config_0配置中LUT5A和LUT5B的查找表初始值INITA和INITB，与config_1配置中的INITA和INITB相反。
进一步，所述根据确定的faultmodel故障模型，确定输入激励的序列中，所述故障模型包括单固定故障模型。
所述单固定故障模型包括：将电平固定为1，或者固定为0。
本发明的另一目的在于提供一种课程虚实一体化实验平台电路优化系统，包括：
参数配置模块，与主控模块连接，用于通过配置程序对电子类课程虚实一体实验平台上的硬件进行配置工作参数；
主控模块，与参数配置模块、电路搭建模块、网络通信模块、资源分配模块、状态记录模块、下载模块、释放模块、存储模块、校时模块、电路测试模块、显示模块连接，用于通过上位机控制各个模块正常工作；
电路搭建模块，与主控模块连接，用于通过电路仿真软件的对实验电路的进行连线与搭建；
网络通信模块，与主控模块连接，用于通过网线将每台上位机(PC)连接到硬件服务器；
资源分配模块，与主控模块连接，用于通过时分复用技术使上位机分别占用服务器硬件；
状态记录模块，与主控模块连接，用于通过寄存器来记录该片FPGA硬件电路的占用状态；
下载模块，与主控模块连接，用于通过下载程序下载实验电路；
释放模块，与主控模块连接，用于通过PC端释放按钮释放硬件占用，该电路给其他组学生使用；
存储模块，与主控模块连接，用于通过服务器存储搭建实验电路；
校时模块，与主控模块连接，用于通过校时程序对FPGA硬件电路进行校时；
电路测试模块，与主控模块连接，用于通过测试程序对FPGA硬件电路进行测试。
进一步，所述课程虚实一体化实验平台电路优化系统进一步包括：
显示模块，与主控模块连接，用于通过显示器显示实验电路、测试结果
本发明的优点及积极效果为：本发明由于电子类实验学生大部分时间都是在做线路连接，接通电源观察实验现象只占少部分，因此提高硬件实验电路的复用性能够极大的降低硬件成本。而FPGA的特点正好就是可以快速的改变电路的内部连接方式，可以在几秒钟之内快速搭建好实验电路。一般一个班可以2-4组学生共用一套实验硬件资源，因此可以帮助用户节约2-4倍的投入；以及本发明通过校时模块采用如IRIG-B码源的校准源作为时钟源，避免了NTP软件校时方式中的网络延迟，以及标准NTP协议本身存在的时间误差；利用FPGA并行处理的特点并采用校时算法进行时钟校准，避免了串行运算方式造成的时间误差，使时间精度可达到微秒级，解决了时间误差过大的问题，提高了时钟校准的时间精度；同时，通过电路测试模块提取待测电路模型；将待测电路配置为至少一个测试电路；根据确定的故障模型，确定输入激励的序列；确定各配置的测试电路的覆盖情况。从而根据待测电路模型确定了测试电路并基于故障模型输入激励，得到故障覆盖情况，成功的实现了对FPGA电路的测试，提升了测试效率。
附图说明
图1是本发明实施例提供的课程虚实一体化实验平台电路优化方法流程图。
图2是本发明实施例提供的课程虚实一体化实验平台电路优化系统结构框图。
图中：1、参数配置模块；2、主控模块；3、电路搭建模块；4、网络通信模块；5、资源分配模块；6、状态记录模块；7、下载模块；8、释放模块；9、存储模块；10、校时模块；11、电路测试模块；12、显示模块。
图3是本发明实施例提供的校时模块校时方法流程图。
图4是本发明实施例提供的通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息方法流程图。
图5是本发明实施例提供的电路测试模块测试方法流程图。
具体实施方式
为能进一步了解本发明的发明内容、特点及功效，兹例举以下实施例，并配合附图详细说明如下。
下面结合附图对本发明的结构作详细的描述。
如图1所示，本发明提供的课程虚实一体化实验平台电路优化方法包括以下步骤：
S101，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器。
S102，当在仿真软件中搭建电路完毕后，首先在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；上位机采用时分复用的方式连接FPGA硬件模组。
S103，上位机在搭建完电路之后，由服务器自动分配一个当前空闲的FPGA硬件模组与上位机进行连接，进行电路下载，然后在上位机上运行电路，通过真实的FPGA电路中采集来的数据进行实验测量。
S104，在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态；上位机通过查询该寄存器得知该片FPGA硬件模组占用状态。
S105，若需要改变电路的结构进行重新测量，通过上位机点击释放硬件占用的按钮，释放占用的FPGA硬件模组，然后继续在上位机上进行后续电路的搭建。
步骤S103上位机与FPGA硬件模组通过硬件服务器进行连接，包括：
(1)上位机(学生做仿真实验的PC机)，通过RJ45网线通过交换机与服务器进行连接；
(2)FPGA硬件模组与服务器采用串口直连或者串口采集卡的方式连接，每块FPGA实验板在服务器中都有一个对应的串口号。
步骤S104在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态，包括但不限于使用查询串口占用状态、使用一位硬件寄存器、在软件中采用一个布尔型变量实现。
如图2所示，本发明实施例提供的课程虚实一体化实验平台电路优化系统包括：参数配置模块1、主控模块2、电路搭建模块3、网络通信模块4、资源分配模块5、状态记录模块6、下载模块7、释放模块8、存储模块9、校时模块10、电路测试模块11、显示模块12。
参数配置模块1，与主控模块2连接，用于通过配置程序对电子类课程虚实一体(软硬结合)实验平台上的硬件进行配置工作参数；
主控模块2，与参数配置模块1、电路搭建模块3、网络通信模块4、资源分配模块5、状态记录模块6、下载模块7、释放模块8、存储模块9、校时模块10、电路测试模块11、显示模块12连接，用于通过上位机控制各个模块正常工作；
电路搭建模块3，与主控模块2连接，用于通过电路仿真软件的对实验电路的进行连线与搭建；
网络通信模块4，与主控模块2连接，用于通过网线将每台上位机(PC)连接到硬件服务器；
资源分配模块5，与主控模块2连接，用于通过时分复用技术使上位机分别占用服务器硬件；
状态记录模块6，与主控模块2连接，用于通过寄存器来记录该片FPGA硬件电路的占用状态；
下载模块7，与主控模块2连接，用于通过下载程序下载实验电路；
释放模块8，与主控模块2连接，用于通过PC端释放按钮释放硬件占用，该电路给其他组学生使用；
存储模块9，与主控模块2连接，用于通过服务器存储搭建的实验电路；
校时模块10，与主控模块2连接，用于通过校时程序对FPGA硬件电路进行校时；
电路测试模块11，与主控模块2连接，用于通过测试程序对FPGA硬件电路进行测试；
显示模块12，与主控模块2连接，用于通过显示器显示实验电路、测试结果。
如图3所示，本发明提供的校时模块10校时方法如下：
S201，进行FPGA芯片布局并且得到芯片各单元布局后的坐标；根据FPGA芯片的布线模式，获取和该模式对应的预存布线编码信息；根据各单元布局后的坐标确定该单元对应的编码，然后根据所述布线编码信息进行各单元的布线剪枝；
S202，通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；
S203，根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置；其中，所述参考时间信息为根据系统时钟对应生成的时间信息。
如图4所示，本发明提供的通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息，包括：
S301，利用预设物理接口从所述校时源获取所述原始时间数据对应的电平信号；
S302，将所述电平信号转化为所述原始时间数据，并从所述原始时间数据中提取校时原始时间数据；其中，所述校时原始时间数据为所述原始时间数据中进行校时所需的原始时间数据；对所述校时原始时间数据进行解析，获取所述校时时间信息。
本发明提供的校时源具体为IRIG-B码源。
本发明提供的根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置，包括：
根据所述校时时间信息和参考时间信息，利用所述校时算法和预设的守时算法计算获取所述校时信号和守时信号；
利用所述数据总线将所述校时信号发送至所述校时装置，并将所述守时信号发送至守时装置。
如图5所示，本发明提供的电路测试模块11测试方法如下：
S401，通过测试程序提取待测电路模型；确定所述待测电路中，待测试的引脚、配置点和路径中的至少一种信息；将待测电路配置为至少一个测试电路；
S402，通过电路放大器放大测试电路信号；
S403，根据确定的fault model故障模型，确定输入激励的序列；
S404，确定各配置的测试电路的覆盖情况。
本发明提供的将所述待测电路配置为至少一个测试电路包括：
使用交叉配置设计，配置所述测试电路。
本发明提供的使用交叉配置设计，配置所述测试电路包括：
配置两个测试电路，分别为config_0和config_1，且config_0配置中LUT5A和LUT5B的查找表初始值INITA和INITB，与config_1配置中的INITA和INITB相反。
本发明提供的根据确定的faultmodel故障模型，确定输入激励的序列中，所述故障模型包括单固定故障模型。
本发明提供的单固定故障模型包括：将电平固定为1，或者固定为0。
以上所述仅是对本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所做的任何简单修改，等同变化与修饰，均属于本发明技术方案的范围内。

Claims (10)

1.一种课程虚实一体化实验平台电路优化方法，其特征在于，所述课程虚实一体化实验平台电路优化方法包括以下步骤：
步骤一，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；
步骤二，当在仿真软件中搭建电路完毕后，首先在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；
上位机采用时分复用的方式连接FPGA硬件模组；
步骤三，上位机在搭建完电路之后，由服务器自动分配一个当前空闲的FPGA硬件模组与上位机进行连接，进行电路下载，然后在上位机上运行电路，通过真实的FPGA电路中采集来的数据进行实验测量；
步骤四，在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态；上位机通过查询该寄存器得知该片FPGA硬件模组占用状态；
步骤五，若需要改变电路的结构进行重新测量，通过上位机点击释放硬件占用的按钮，释放占用的FPGA硬件模组，然后继续在上位机上进行后续电路的搭建。
2.如权利要求1所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤三上位机与FPGA硬件模组通过硬件服务器进行连接，包括：
(1)上位机，通过RJ45网线通过交换机与服务器进行连接；
(2)FPGA硬件模组与服务器采用串口直连或者串口采集卡的方式连接，每块FPGA实验板在服务器中都有一个对应的串口号。
3.如权利要求1所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤四在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态，包括但不限于使用查询串口占用状态、使用一位硬件寄存器、在软件中采用一个布尔型变量实现。
4.如权利要求1所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤三实验测量中，通过校时模块进行校时，包括：
(1)进行FPGA芯片布局并且得到芯片各单元布局后的坐标；根据FPGA芯片的布线模式，获取和该模式对应的预存布线编码信息；根据各单元布局后的坐标确定该单元对应的编码，然后根据所述布线编码信息进行各单元的布线剪枝；
(2)通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；
(3)根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置；其中，所述参考时间信息为根据系统时钟对应生成的时间信息。
5.如权利要求4所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤(2)所述通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息，包括：
(1.1)利用预设物理接口从所述校时源获取所述原始时间数据对应的电平信号；
(1.2)将所述电平信号转化为所述原始时间数据，并从所述原始时间数据中提取校时原始时间数据；其中，所述校时原始时间数据为所述原始时间数据中进行校时所需的原始时间数据；对所述校时原始时间数据进行解析，获取所述校时时间信息；
所述校时源具体为IRIG-B码源；
步骤(3)所述根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置，包括：
根据所述校时时间信息和参考时间信息，利用所述校时算法和预设的守时算法计算获取所述校时信号和守时信号；
利用所述数据总线将所述校时信号发送至所述校时装置，并将所述守时信号发送至守时装置。
6.如权利要求1所述课程虚实一体化实验平台电路优化方法，其特征在于，所述步骤三实验测量中，通过电路测试模块进行测试，包括：
1)通过测试程序提取待测电路模型；确定所述待测电路中，待测试的引脚、配置点和路径中的至少一种信息；将待测电路配置为至少一个测试电路；
2)通过电路放大器放大测试电路信号；
3)根据确定的fault model故障模型，确定输入激励的序列；
4)确定各配置的测试电路的覆盖情况；
所述将所述待测电路配置为至少一个测试电路包括：
使用交叉配置设计，配置所述测试电路；
所述使用交叉配置设计，配置所述测试电路包括：
配置两个测试电路，分别为config_0和config_1，且config_0配置中LUT5A和LUT5B的查找表初始值INITA和INITB，与config_1配置中的INITA和INITB相反。
7.如权利要6所述课程虚实一体化实验平台电路优化方法，其特征在于，所述根据确定的faultmodel故障模型，确定输入激励的序列中，所述故障模型包括单固定故障模型。
8.如权利要求7所述课程虚实一体化实验平台电路优化方法，其特征在于，所述单固定故障模型包括：将电平固定为1，或者固定为0。
9.一种课程虚实一体化实验平台电路优化系统，其特征在于，所述课程虚实一体化实验平台电路优化系统包括：
参数配置模块，与主控模块连接，用于通过配置程序对电子类课程虚实一体实验平台上的硬件进行配置工作参数；
主控模块，与参数配置模块、电路搭建模块、网络通信模块、资源分配模块、状态记录模块、下载模块、释放模块、存储模块、校时模块、电路测试模块、显示模块连接，用于通过上位机控制各个模块正常工作；
电路搭建模块，与主控模块连接，用于通过电路仿真软件的对实验电路的进行连线与搭建；
网络通信模块，与主控模块连接，用于通过网线将每台上位机(PC)连接到硬件服务器；
资源分配模块，与主控模块连接，用于通过时分复用技术使上位机分别占用服务器硬件；
状态记录模块，与主控模块连接，用于通过寄存器来记录该片FPGA硬件电路的占用状态；
下载模块，与主控模块连接，用于通过下载程序下载实验电路；
释放模块，与主控模块连接，用于通过PC端释放按钮释放硬件占用，该电路给其他组学生使用；
存储模块，与主控模块连接，用于通过服务器存储搭建实验电路；
校时模块，与主控模块连接，用于通过校时程序对FPGA硬件电路进行校时；
电路测试模块，与主控模块连接，用于通过测试程序对FPGA硬件电路进行测试。
10.如权利要求9所述的课程虚实一体化实验平台电路优化系统，其特征在于，所述课程虚实一体化实验平台电路优化系统进一步包括：
显示模块，与主控模块连接，用于通过显示器显示实验电路、测试结果。
CN202010489935.6A 2020-06-02 2020-06-02 一种课程虚实一体化实验平台电路优化方法及系统 Withdrawn CN111613112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010489935.6A CN111613112A (zh) 2020-06-02 2020-06-02 一种课程虚实一体化实验平台电路优化方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010489935.6A CN111613112A (zh) 2020-06-02 2020-06-02 一种课程虚实一体化实验平台电路优化方法及系统

Publications (1)

Publication Number Publication Date
CN111613112A true CN111613112A (zh) 2020-09-01

Family

ID=72202204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010489935.6A Withdrawn CN111613112A (zh) 2020-06-02 2020-06-02 一种课程虚实一体化实验平台电路优化方法及系统

Country Status (1)

Country Link
CN (1) CN111613112A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113744606A (zh) * 2021-08-11 2021-12-03 南通大学 一种嵌入式人工智能实验平台

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156995A (ja) * 2001-11-20 2003-05-30 Andor System Support Co Ltd ディジタル回路実験・実習遠隔教育システム
CN105573798A (zh) * 2015-12-22 2016-05-11 北京华峰测控技术有限公司 一种可快速重新配置fpga的方法及电路
CN105913739A (zh) * 2016-06-13 2016-08-31 山东师范大学 基于虚拟仿真平台的单片机模块化实验实训系统及方法
CN106448321A (zh) * 2016-10-31 2017-02-22 河南理工大学 一种远程实验实现方法及其单片机远程实验系统
CN108055257A (zh) * 2017-12-08 2018-05-18 杭州和利时自动化有限公司 一种fpga辅助高性能计算方法及fpga
CN109637312A (zh) * 2019-01-28 2019-04-16 安徽师范大学 一种片上数字电子技术实验系统
CN110308380A (zh) * 2019-05-29 2019-10-08 深圳市紫光同创电子有限公司 一种fpga电路测试方法和装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156995A (ja) * 2001-11-20 2003-05-30 Andor System Support Co Ltd ディジタル回路実験・実習遠隔教育システム
CN105573798A (zh) * 2015-12-22 2016-05-11 北京华峰测控技术有限公司 一种可快速重新配置fpga的方法及电路
CN105913739A (zh) * 2016-06-13 2016-08-31 山东师范大学 基于虚拟仿真平台的单片机模块化实验实训系统及方法
CN106448321A (zh) * 2016-10-31 2017-02-22 河南理工大学 一种远程实验实现方法及其单片机远程实验系统
CN108055257A (zh) * 2017-12-08 2018-05-18 杭州和利时自动化有限公司 一种fpga辅助高性能计算方法及fpga
CN109637312A (zh) * 2019-01-28 2019-04-16 安徽师范大学 一种片上数字电子技术实验系统
CN110308380A (zh) * 2019-05-29 2019-10-08 深圳市紫光同创电子有限公司 一种fpga电路测试方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周佳晖等: "基于Proteus和FPGA的虚实结合的数字电路综合实验研究", 《无线通信技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113744606A (zh) * 2021-08-11 2021-12-03 南通大学 一种嵌入式人工智能实验平台

Similar Documents

Publication Publication Date Title
US6760898B1 (en) Method and system for inserting probe points in FPGA-based system-on-chip (SoC)
CN110187299B (zh) 一种航空保障装备电学参数通用校准系统
CN109541353A (zh) 配电自动化检测系统
CN111859834B (zh) 一种基于uvm的验证平台开发方法、系统、终端及存储介质
CN105301481A (zh) 电路测试方法及适用的测试系统
CN107797004B (zh) 一种航天器电性能测试用例数字化验证系统和方法
CN103576073A (zh) 一种测试芯片功能的系统和方法
CN109462495A (zh) 一种船舶硬件与通信系统检测系统及方法
CN113254284B (zh) 芯片测试方法、装置、设备、存储介质以及程序产品
CN116821001B (zh) 输入输出子系统的验证方法、装置、电子设备及介质
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
CN116306474A (zh) 一种片上网络的通路验证方法、装置、设备、存储介质
CN115525490A (zh) 一种内存眼图测试方法、硬件调试设备及存储介质
CN107247827B (zh) 基于机器学习的虚端子模型建模及自动连线方法
CN111613112A (zh) 一种课程虚实一体化实验平台电路优化方法及系统
CN114756009A (zh) 一种基于新能源汽车整车功能的测试系统及其搭建方法
CN110889257A (zh) Fpga电路验证生成网表的方法及电路逻辑验证平台
CN114357939A (zh) 芯片ip准入验证方法、装置、电子设备及存储介质
CN109270376A (zh) 一种微控制器管脚参数自动测试平台及测试方法
CN116257037B (zh) 控制器测试程序的生成方法、系统、电子设备及存储介质
CN106547656B (zh) 一种产品性能烧录校准校验测试方法
CN117148819A (zh) 一种宇航产品在轨仿真测试平台
CN115270674A (zh) 一种基于自动化的带时序裕量的lib提取方法和装置
CN103365266A (zh) 一种基于Agent的分布式智能光刻设备
CN115048308A (zh) 一种基于汽车软件测试的芯片仿真方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200901

WW01 Invention patent application withdrawn after publication