CN115081389B - 一种印刷电路板走线检查方法、装置、设备、存储介质 - Google Patents
一种印刷电路板走线检查方法、装置、设备、存储介质 Download PDFInfo
- Publication number
- CN115081389B CN115081389B CN202210689470.8A CN202210689470A CN115081389B CN 115081389 B CN115081389 B CN 115081389B CN 202210689470 A CN202210689470 A CN 202210689470A CN 115081389 B CN115081389 B CN 115081389B
- Authority
- CN
- China
- Prior art keywords
- line
- inspected
- wiring
- wire
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004590 computer program Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 abstract description 25
- 238000011161 development Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 238000012216 screening Methods 0.000 description 4
- 241000826860 Trapezium Species 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本申请公开了一种印刷电路板走线检查方法、装置、设备、存储介质，涉及集成电路技术领域，包括：选择待检查信号线，对待检查信号线设置待检查走线要求；提取待检查信号线的第一标识信息，并基于第一标识信息查找待检查信号线的标准走线要求；对待检查走线要求与标准走线要求进行比对，以得到相应的比对结果；基于比对结果，输出相应的检查结果。本申请对待检查信号线设置的待检查走线要求与标准走线要求进行比对，确定每一待检查信号线的走线要求的情况，避免出现漏检情况，设计对传输线的各参数进行检查，保证良好的信号完整性，并且自动检查判断比较待检查信号线的待检查走线要求与标准走线要求的差异，减少检查信号线的时间、缩短开发周期。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种印刷电路板走线检查方法、装置、设备、存储介质。
背景技术
当前服务器和存储器集成度越来越高，系统中每个单板PCB(Printed CircuitBoard，印刷电路板)布局布线挑战也越来越大。对于PCB上信号线的，如何保证布局的同时保证良好的信号完整性，是工程师需要重点关注的地方。
目前比如遇到拥挤空间，布线要么减少单根线线宽，减少差分线线宽及差分线距，要么减少与其他相邻线之间的间距，但是只是保证了信号线能布下，并没有关注其电性指标是否满足要求，比如阻抗、串扰、插损回损等。这样对信号的SI(Signal Integrity，信号完整性)性能定会产生一定的负面影响，对于整个系统的可靠性稳定性也是存在风险隐患。
综上，如何实现自动检查信号线、保证信号完整性，减少工时，缩短开发周期，避免出现漏测是本领域有待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种印刷电路板走线检查方法、装置、设备、存储介质，能够自动检查信号线、保证信号完整性，减少工时，缩短开发周期，避免出现漏测。其具体方案如下：
第一方面，本申请公开了一种印刷电路板走线检查方法，包括：
选择待检查信号线，对所述待检查信号线设置待检查走线要求；
提取所述待检查信号线的第一标识信息，并基于所述第一标识信息查找所述待检查信号线的标准走线要求；
对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；
基于所述比对结果，输出相应的检查结果。
可选的，所述对所述待检查信号线设置待检查走线要求，包括：
对所述待检查信号线的线宽、线长、相邻线的线间距进行设置。
可选的，所述基于所述第一标识信息查找所述待检查信号线的标准走线要求，包括：
基于所述第一标识信息查找所述待检查信号线中每段走线的第二标识信息、基于所述每段走线的所述第二标识信息查找所述每段走线的起始坐标信息和终止坐标信息、所述每段走线的标准线宽信息；
基于所述每段走线的所述起始坐标信息和所述终止坐标确定所述待检查信号线的标准线长信息。
可选的，所述对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果，包括：
对所述待检查信号线的线宽与所述标准线宽信息进行比对，以得到线宽比对结果；
对所述待检查信号线的线长与所述标准线长信息进行比对，以得到线长比对结果；
基于所述每段走线的所述起始坐标信息、所述终止坐标信息以及中点坐标信息进行画圆操作，检查是否存在相邻走线落入圆内，以得到相邻线的线间距比对结果。
可选的，所述对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果，包括：
若所述待检查信号线为差分线对，则对两条差分线之间的对内线距与所述标准走线要求进行比对，以得到相应的对内线距比对结果。
可选的，所述基于所述比对结果，输出相应的检查结果，包括：
若所述比对结果一致，则输出相应的检查结果为通过；
若所述比对结果不一致，则输出相应的检查结果为不通过。
可选的，所述基于所述比对结果，输出相应的检查结果之后，还包括：
基于所述检查结果生成相应的检查报告，以便检查人员查看。
第二方面，本申请公开了一种印刷电路板走线检查装置，包括：
要求设置模块，用于选择待检查信号线，对所述待检查信号线设置待检查走线要求；
标准要求确定模块，用于提取所述待检查信号线的标识信息，并基于所述标识信息查找所述待检查信号线的标准走线要求；
比对模块，用于对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；
检查模块，用于基于所述比对结果，输出相应的检查结果。
第三方面，本申请公开了一种电子设备，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现前述公开的印刷电路板走线检查方法的步骤。
第四方面，本申请公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的印刷电路板走线检查方法的步骤。
可见，本申请公开了一种印刷电路板走线检查方法，包括：选择待检查信号线，对所述待检查信号线设置待检查走线要求；提取所述待检查信号线的第一标识信息，并基于所述第一标识信息查找所述待检查信号线的标准走线要求；对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；基于所述比对结果，输出相应的检查结果。由此可见，对待检查信号线设置的待检查走线要求与标准走线要求进行比对，进而确定每一待检查信号线的走线要求的情况，避免出现漏检情况，设计对传输线的各参数进行检查，保证良好的信号完整性，同时，根据第一标识信息查找对应的标准走线要求能够自动获取相应标准走线要求，并且能够自动检查判断比较待检查信号线的待检查走线要求与标准走线要求的差异，进而可以减少检查信号线的时间、缩短开发周期，并且使用范围广，推广度更高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种印刷电路板走线检查方法流程图；
图2为本申请公开的一种渐变信号线结构示意图；
图3为本申请公开的一种PCB渐变走线检查工具图；
图4为本申请公开的一种待检查走线要求设置图；
图5为本申请公开的一种具体的印刷电路板走线检查方法流程图；
图6为本申请公开的一种PCB渐变走线检查效果图；
图7为本申请公开的一种差分对内间距计算示意图；
图8为本申请公开的一种印刷电路板走线检查装置结构示意图；
图9为本申请公开的一种电子设备结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前比如遇到拥挤空间，布线要么减少单根线线宽，减少差分线线宽及差分线距，要么减少与其他相邻线之间的间距，但是只是保证了信号线能布下，并没有关注其电性指标是否满足要求，比如阻抗、串扰、插损回损等。这样对信号的SI性能定会产生一定的负面影响，对于整个系统的可靠性稳定性也是存在风险隐患。
为此，本申请公开了一种印刷电路板走线检查方案，能够实现自动检查信号线、保证信号完整性，减少工时，缩短开发周期，避免出现漏测。
参照图1所示，本发明实施例公开了一种印刷电路板走线检查方法，包括：
步骤S11：选择待检查信号线，对所述待检查信号线设置待检查走线要求。
本实施例中，首先根据单板PCB因走线空间影响，采用了渐变传输线设计后，针对SI工程师通过仿真得到传输线线宽及走线间距等各参数进行PCB布线检查。因此，首先对所述待检查信号线的线宽、线长、相邻线的线间距进行设置。参照图2所示，首先由于走线空间的影响，信号线在进行布线操作时，进行渐变传输线设计，因此会出现不同的走线线宽，当走线空间宽裕时，基于SI设定的走线要求进行走线时，线宽可适当的增加，当走线空间不宽裕时，基于SI设定的走线要求进行走线时，线宽可适当的减少，因此，在一条传输线的走线设计时，每段走线之间的线宽可能相同，也可能不相同，其中，在进行走线设计时会出现单根走线和差分线走线。
在一种具体实施方式中，若渐变传输线为单根线走线，且该渐变传输线由两段走线构成，也即单线1和单线2，由图2可知，对于单线1的走线，线宽为线宽1，线长为线长1，对于单线2的走线，线宽为线宽2，线长为线长2，并且线宽2明显比线宽1宽，并且相邻线的线间距也会因为不同段走线的线宽的大小也会不同，由此可见，对于待检查信号线，由于组成所述待检查信号线的子信号线有很多，因此对每段子信号线的检查结果的准确程度十分影响检查信号线的检查结果，又由于每段组成所述待检查信号线的子信号线所涉及到的参数很多，因此需要对每一段子信号线的参数进行设置。
在另一种具体实施方式中，若渐变传输线为差分线走线，且该渐变传输线由两段走线构成，也即差分线1和差分线2，由图2可知，对于差分线1的走线，线宽为差分线宽1，线长为差分线长1，对于差分线2的走线，线宽为差分线宽2，线长为差分线长2，并且差分线宽2明显比差分线宽1宽，并且，由于差分线对中存在两根差分线，因此除了需要设置相邻线之间的线间距，还要基于差分线对的两条差分线之间的内部线距，因此需要对每差分线的一段子信号线的参数进行设置。
本实施例中，参照图3所示，如图为PCB渐变走线检查工具的显示界面，由五个模块构成，分别是模块A、模块B、模块C、模块D、模块E；其中，模块A为选择信号线单元，当操作人员点击选择信号线按钮，根据用户需求，通过预设接口直接输入信号线网络名称，选择本次待检查信号线，或者可以输入关键字进行快速过滤，以便对所有信号线进行初次筛选，然后从经过初次筛选并显示在信号线列表的中若干条备选信号线中选择通过鼠标等外部设备点击选中过滤出来的待检查信号线。
本实施例中，参照图3所示，模块B为走线规则单元，在走线规则单元中，操作人员输入起始零件名，以便确定本次筛选出的待检查信号线的传输的方向；如果待检查信号线为单根线，则输入线宽要求W，线长要求L，线间距要求H；如果待检查信号线是差分线，则输入线宽要求S及差分线对内间距要求S；线长要求L，与相邻走线之间的线间距要求H；例如：参照图4所示，当操作人员通过鼠标键盘等外部设备向走线检查工具输入下列相关待检查走线要求的具体参数，比如单根线，从起始零件U1出发，SI给出的走线要求是，W＝3.5mil，L<＝500mil；W＝4mil，L<＝5000mil，W＝3.5mil，L<＝1000mil，那么在线宽W要求中输入3.5，4，3.5，线长L要求中输入500，5000，1000。比如差分线，从起始零件U1出发，SI给出的走线要求是，W/S＝3.5mil/4mil，L<＝500mil，W/S＝5mil/7mil，L<＝8000mil，W/S＝3.5mil/4mil，L<＝500mil，即在线宽/线距W/S要求中输入3.5，4；5，7；3.5，4。在线长L要求中输入500，8000，500，与相邻线的间距要求输入到相邻线的间距H中。
步骤S12：提取所述待检查信号线的第一标识信息，并基于所述第一标识信息查找所述待检查信号线的标准走线要求。
本实施例中，参照图3所示，模块C为走线检查单元，在走线检查单元中，首先根据选择的待检查信号线，利用内置的信息提取程序提取该待检查信号线的第一ID信息，进而利用第一ID信息从本地数据库中查找组成所述待检查信号线的每段走线的第二ID信息、标准坐标信息、标准线宽信息、层面信息、并计算每段走线线长。然后基于选择的所述待检查信号线同时找到这根线两端的零件，然后将两端零件分别和模块B走线规则单元中的起始零件进行比对。确定出对应的U1零件，然后根据标识信息得到待检查信号线的起始坐标信息。利用上述的所有相关参数信息确定出所有待检查要求中所有标准参数要求。
步骤S13：对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果。
本实施例中，若所述待检查信号线为差分线对，则需要额外对两条差分线之间的对内线距与所述标准走线要求进行比对，以得到相应的对内线距比对结果。若所述待检查信号线为单根线，则无需设置线长/线距这一参数要求。
本实施例中，参照图3所示，点击规范输出，可以将设定的规范进行输出，便于和SI给出的布线规范进行对比，看是否输入错误。将SI设置的待检查走线要求与上述步骤获得的对应的标准走线要求进行比对，也即将所述待检查走线要求中的各个参数要求与对应的预先保存的标准参数要求进行比对，这样一来，便可对每一段中的走线进行相应的检查比对，以得到相应的比对结果。
本实施例中，在对所述待检查走线要求与所述标准走线要求进行比对之前，需要在本地数据库中预先保存历史符合走线要求的标准走线参数数据，并且预先构建每一段走线的标准参数数据与第二ID信息的映射关系，然后由于传输线由不同数量个段走线构成，因此也要预先构建传输线与每段走线之间的映射关系，也即构建第一ID信息与第二ID信息的关联，其中将每一传输线都赋予相应的第一ID信息，以便利用第一ID代替对应的传输线，并将所述映射关系和关联统一保存在预设的本地数据库中，以便在检查传输线的走线时作为标准参考提示。
步骤S14：基于所述比对结果，输出相应的检查结果。
本实施例中，若所述比对结果一致，则输出相应的检查结果为通过；若所述比对结果不一致，则输出相应的检查结果为不通过。可以理解的是，在检查结果显示单元中，根据输出的Pass和Fail检查结果，将标记为Pass的走线要求比对结果和标记Fail的走线要求比对结果分布进行记录，并在显示单元进行显示，操作人员通过鼠标等外部设备单击任一条记录时，可以切换到PCB布线界面，方便layout工程师对走线要求进行相应的修改，以得到通过走线检查的布线要求。
本实施例中，所述基于所述比对结果，输出相应的检查结果之后，还包括：基于所述检查结果生成相应的检查报告，以便检查人员查看。可以理解的是，在检查结果报告单元中可以将检查结果生成检查报告，便于其他领域工程师进行查看，同时便于数据存档。
可见，本申请公开了一种印刷电路板走线检查方法，包括：选择待检查信号线，对所述待检查信号线设置待检查走线要求；提取所述待检查信号线的第一标识信息，并基于所述第一标识信息查找所述待检查信号线的标准走线要求；对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；基于所述比对结果，输出相应的检查结果。由此可见，对待检查信号线设置的待检查走线要求与标准走线要求进行比对，进而确定每一待检查信号线的走线要求的情况，避免出现漏检情况，设计对传输线的各参数进行检查，保证良好的信号完整性，同时，根据第一标识信息查找对应的标准走线要求能够自动获取相应标准走线要求，并且能够自动检查判断比较待检查信号线的待检查走线要求与标准走线要求的差异，进而可以减少检查信号线的时间、缩短开发周期，并且使用范围广，推广度更高。
参照图5所示，本发明实施例公开了一种具体的印刷电路板走线检查方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
步骤S21：选择待检查信号线，对所述待检查信号线的线宽、线长、相邻线的线间距进行设置。
其中，步骤S21中更加详细的处理过程请参照前述公开的实施例，在此不再进行赘述。
步骤S22：提取所述待检查信号线的第一标识信息，并基于所述第一标识信息查找所述待检查信号线中每段走线的第二标识信息、基于所述每段走线的所述第二标识信息查找所述每段走线的起始坐标信息和终止坐标信息、所述每段走线的标准线宽信息；基于所述每段走线的所述起始坐标信息和所述终止坐标确定所述待检查信号线的标准线长信息。
本实施例中，提取所述待检查信号线的第一ID信息，并基于所述第一ID信息查找所述待检查信号线中每段走线的第二ID信息、基于所述每段走线的所述第二ID信息查找所述每段走线的起始坐标信息和终止坐标信息、所述每段走线的标准线宽信息；基于所述每段走线的所述起始坐标信息和所述终止坐标确定所述待检查信号线的标准线长信息。
步骤S23：对所述待检查信号线的所述线宽与所述标准线宽信息进行比对，以得到线宽比对结果；对所述待检查信号线的所述线长与所述标准线长信息进行比对，以得到线长比对结果；基于所述每段走线的所述起始坐标信息、所述终止坐标信息以及中点坐标信息进行画圆操作，检查是否存在相邻走线落入圆内，以得到相邻线的线间距比对结果。
本实施例中，参照图6所示，针对单根线，对比线宽，是否和走线规则单元的线宽W一致，线长是否等于或小于走线规则单元的线长L。将检查结果按照Pass/Fail标记到数据库中。同时检查单根线与相邻线之间的距离是否大于等于走线规则单元的间距H。与相邻线的距离检查方法是在每段走线的起始点终止点和中点这三个点的位置，以H-1mil，H，H+1mil为半径画圆，1mil可以修改，观察是否有其他线的ID落入这三个圆中，如果有，对其进行标记。针对差分线，对比线宽，是否和走线规则单元的线宽W一致，线长是否等于或小于走线规则单元的线长L。同时检查线距是否和标准线距一致。检查方法：如果差分两根线是水平的，即两根线的y轴坐标分别是一致的，那么两根线的间距是两个线的y轴坐标差；如果差分两根线是垂直的，即两根线的x轴坐标分别是一致的，那么两根线的间距是两个线的x轴坐标差；如果差分两根线是其他角度时，那么根据梯形的各个边之间的关系，如图7所示，按照梯形的a，b，c，d，e，f，可以进行对S的计算，a2＝b2+S2；c2＝d2+S2；b+e+d＝f；又由于e，f，a，c的长度可以根据两点间的坐标求出，而a2-c2＝b2-d2；b+d＝f-e；都已知又根据b，d均大于0，因此可以求出b和d，相应的可以求出两个线之间的间距。用已求出的间距和走线规则单元的S进行对比，检查是否一致。针对差分线与相邻线的间距，与单根线的检查方法相同，在此不再进行赘述。
步骤S24：基于所述线宽比对结果、所述线长比对结果、所述线间距比对结果，输出相应的检查结果。
本实施例中，基于所述线宽比对结果、所述线长比对结果、所述线间距比对结果，输出对应的Pass或Fail标记在显示页面上。
由此可见，本实施例通过预先在走线检查工具中设置相应的参数计算方式，得到每一走线要求的具体参数，并与标准参数进行比较，而且在参数的计算和比较的过程均通过计算机来实现，对于仅靠人工凭经验的走线进行了较为准确的检查，并且缩短了大量的工时，避免出现漏检情况，提高PCB设计质量，进而提高云运算产品的性能。
参照图8所示，本发明实施例公开了一种印刷电路板走线检查装置，包括：
要求设置模块11，用于选择待检查信号线，对所述待检查信号线设置待检查走线要求；
在所述要求设置模块11中，用于首先根据单板PCB因走线空间影响，采用了渐变传输线设计后，针对SI工程师通过仿真得到传输线线宽及走线间距等各参数进行PCB布线检查。因此，首先对所述待检查信号线的线宽、线长、相邻线的线间距进行设置。参照图2所示，首先由于走线空间的影响，信号线在进行布线操作时，进行渐变传输线设计，因此会出现不同的走线线宽，当走线空间宽裕时，基于SI设定的走线要求进行走线时，线宽可适当的增加，当走线空间不宽裕时，基于SI设定的走线要求进行走线时，线宽可适当的减少，因此，在一条传输线的走线设计时，每段走线之间的线宽可能相同，也可能不相同，其中，在进行走线设计时会出现单根走线和差分线走线。
在所述要求设置模块11中，用于在一种具体实施方式中，若渐变传输线为单根线走线，且该渐变传输线由两段走线构成，也即单线1和单线2，由图2可知，对于单线1的走线，线宽为线宽1，线长为线长1，对于单线2的走线，线宽为线宽2，线长为线长2，并且线宽2明显比线宽1宽，并且相邻线的线间距也会因为不同段走线的线宽的大小也会不同，由此可见，对于待检查信号线，由于组成所述待检查信号线的子信号线有很多，因此对每段子信号线的检查结果的准确程度十分影响检查信号线的检查结果，又由于每段组成所述待检查信号线的子信号线所涉及到的参数很多，因此需要对每一段子信号线的参数进行设置。
在所述要求设置模块11中，用于在另一种具体实施方式中，若渐变传输线为差分线走线，且该渐变传输线由两段走线构成，也即差分线1和差分线2，由图2可知，对于差分线1的走线，线宽为差分线宽1，线长为差分线长1，对于差分线2的走线，线宽为差分线宽2，线长为差分线长2，并且差分线宽2明显比差分线宽1宽，并且，由于差分线对中存在两根差分线，因此除了需要设置相邻线之间的线间距，还要基于差分线对的两条差分线之间的内部线距，因此需要对每差分线的一段子信号线的参数进行设置。
在所述要求设置模块11中，用于参照图3所示，如图为PCB渐变走线检查工具的显示界面，由五个模块构成，分别是模块A、模块B、模块C、模块D、模块E；其中，模块A为选择信号线单元，当操作人员点击选择信号线按钮，根据用户需求，通过预设接口直接输入信号线网络名称，选择本次待检查信号线，或者可以输入关键字进行快速过滤，以便对所有信号线进行初次筛选，然后从经过初次筛选并显示在信号线列表的中若干条备选信号线中选择通过鼠标等外部设备点击选中过滤出来的待检查信号线。
标准要求确定模块12，用于提取所述待检查信号线的标识信息，并基于所述标识信息查找所述待检查信号线的标准走线要求；
在所述标准要求确定模块12，用于参照图3所示，模块C为走线检查单元，在走线检查单元中，首先根据选择的待检查信号线，利用内置的信息提取程序提取该待检查信号线的第一ID信息，进而利用第一ID信息从本地数据库中查找组成所述待检查信号线的每段走线的第二ID信息、标准坐标信息、标准线宽信息、层面信息、并计算每段走线线长。然后基于选择的所述待检查信号线同时找到这根线两端的零件，然后将两端零件分别和模块B走线规则单元中的起始零件进行比对。确定出对应的U1零件，然后根据标识信息得到待检查信号线的起始坐标信息。利用上述的所有相关参数信息确定出所有待检查要求中所有标准参数要求。
比对模块13，用于对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；
检查模块14，用于基于所述比对结果，输出相应的检查结果。
可见，本申请公开了一种印刷电路板走线检查方法，包括：选择待检查信号线，对所述待检查信号线设置待检查走线要求；提取所述待检查信号线的第一标识信息，并基于所述第一标识信息查找所述待检查信号线的标准走线要求；对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；基于所述比对结果，输出相应的检查结果。由此可见，对待检查信号线设置的待检查走线要求与标准走线要求进行比对，进而确定每一待检查信号线的走线要求的情况，避免出现漏检情况，设计对传输线的各参数进行检查，保证良好的信号完整性，同时，根据第一标识信息查找对应的标准走线要求能够自动获取相应标准走线要求，并且能够自动检查判断比较待检查信号线的待检查走线要求与标准走线要求的差异，进而可以减少检查信号线的时间、缩短开发周期，并且使用范围广，推广度更高。
在一些具体实施例中，所述要求设置模块11，具体可以包括：
要求设置单元，用于对所述待检查信号线的线宽、线长、相邻线的线间距进行设置。
在一些具体实施例中，所述标准要求确定模块12，具体可以包括：
标准信息查找单元，用于基于所述第一标识信息查找所述待检查信号线中每段走线的第二标识信息、基于所述每段走线的所述第二标识信息查找所述每段走线的起始坐标信息和终止坐标信息、所述每段走线的标准线宽信息；基于所述每段走线的所述起始坐标信息和所述终止坐标确定所述待检查信号线的标准线长信息。
在一些具体实施例中，所述比对模块13，具体可以包括：
比对单元，用于对所述待检查信号线的线宽与所述标准线宽信息进行比对，以得到线宽比对结果；对所述待检查信号线的线长与所述标准线长信息进行比对，以得到线长比对结果；基于所述每段走线的所述起始坐标信息、所述终止坐标信息以及中点坐标信息进行画圆操作，检查是否存在相邻走线落入圆内，以得到相邻线的线间距比对结果。
在一些具体实施例中，所述比对模块13，具体可以包括：
结果获取单元，用于若所述待检查信号线为差分线对，则对两条差分线之间的对内线距与所述标准走线要求进行比对，以得到相应的对内线距比对结果。
在一些具体实施例中，所述检查模块14，具体可以包括：
结果判断单元，用于若所述比对结果一致，则输出相应的检查结果为通过；若所述比对结果不一致，则输出相应的检查结果为不通过。
在一些具体实施例中，所述检查模块14，具体可以包括：
报告生成单元，用于基于所述检查结果生成相应的检查报告，以便检查人员查看。
进一步的，本申请实施例还公开了一种电子设备，图9是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。
图9为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的印刷电路板走线检查方法中的相关步骤。另外，本实施例中的电子设备20具体可以为电子计算机。
本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口24能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括操作系统221、计算机程序222等，存储方式可以是短暂存储或者永久存储。
其中，操作系统221用于管理与控制电子设备20上的各硬件设备以及计算机程序222，以实现处理器21对存储器22中海量数据223的运算与处理，其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的印刷电路板走线检查方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。数据223除了可以包括电子设备接收到的由外部设备传输进来的数据，也可以包括由自身输入输出接口25采集到的数据等。
进一步的，本申请还公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的印刷电路板走线检查方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种印刷电路板走线检查方法、装置、设备、存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种印刷电路板走线检查方法，其特征在于，包括：
选择待检查信号线，对所述待检查信号线设置待检查走线要求；
提取所述待检查信号线的第一标识信息，并基于所述第一标识信息查找所述待检查信号线的标准走线要求；
对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；
基于所述比对结果，输出相应的检查结果；
所述基于所述第一标识信息查找所述待检查信号线的标准走线要求，包括：
基于所述第一标识信息查找所述待检查信号线中每段走线的第二标识信息、基于所述每段走线的所述第二标识信息查找所述每段走线的起始坐标信息和终止坐标信息、所述每段走线的标准线宽信息；
基于所述每段走线的所述起始坐标信息和所述终止坐标确定所述待检查信号线的标准线长信息；
所述对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果，包括：
对所述待检查信号线的线宽与所述标准线宽信息进行比对，以得到线宽比对结果；
对所述待检查信号线的线长与所述标准线长信息进行比对，以得到线长比对结果；
基于所述每段走线的所述起始坐标信息、所述终止坐标信息以及中点坐标信息进行画圆操作，检查是否存在相邻走线落入圆内，以得到相邻线的线间距比对结果；
其中，所述基于所述每段走线的所述起始坐标信息、所述终止坐标信息以及中点坐标信息进行画圆操作，包括：检查单根线与相邻线之间的距离是否大于等于走线规则单元的间距H；与相邻线的距离检查方法是在每段走线的起始点终止点和中点这三个点的位置，以H-1mil，H，H+1mil为半径画圆，1mil可以修改。
2.根据权利要求1所述的印刷电路板走线检查方法，其特征在于，所述对所述待检查信号线设置待检查走线要求，包括：
对所述待检查信号线的线宽、线长、相邻线的线间距进行设置。
3.根据权利要求1所述的印刷电路板走线检查方法，其特征在于，所述对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果，包括：
若所述待检查信号线为差分线对，则对两条差分线之间的对内线距与所述标准走线要求进行比对，以得到相应的对内线距比对结果。
4.根据权利要求1至3任一项所述的印刷电路板走线检查方法，其特征在于，所述基于所述比对结果，输出相应的检查结果，包括：
若所述比对结果一致，则输出相应的检查结果为通过；
若所述比对结果不一致，则输出相应的检查结果为不通过。
5.根据权利要求1所述的印刷电路板走线检查方法，其特征在于，所述基于所述比对结果，输出相应的检查结果之后，还包括：
基于所述检查结果生成相应的检查报告，以便检查人员查看。
6.一种印刷电路板走线检查装置，其特征在于，包括：
要求设置模块，用于选择待检查信号线，对所述待检查信号线设置待检查走线要求；
标准要求确定模块，用于提取所述待检查信号线的标识信息，并基于所述标识信息查找所述待检查信号线的标准走线要求；
比对模块，用于对所述待检查走线要求与所述标准走线要求进行比对，以得到相应的比对结果；
检查模块，用于基于所述比对结果，输出相应的检查结果；
所述标准要求确定模块，具体用于基于第一标识信息查找所述待检查信号线中每段走线的第二标识信息、基于所述每段走线的所述第二标识信息查找所述每段走线的起始坐标信息和终止坐标信息、所述每段走线的标准线宽信息；基于所述每段走线的所述起始坐标信息和所述终止坐标确定所述待检查信号线的标准线长信息；
所述比对模块，具体用于对所述待检查信号线的线宽与所述标准线宽信息进行比对，以得到线宽比对结果；对所述待检查信号线的线长与所述标准线长信息进行比对，以得到线长比对结果；基于所述每段走线的所述起始坐标信息、所述终止坐标信息以及中点坐标信息进行画圆操作，检查是否存在相邻走线落入圆内，以得到相邻线的线间距比对结果；
所述印刷电路板走线检查装置，具体用于检查单根线与相邻线之间的距离是否大于等于走线规则单元的间距H；与相邻线的距离检查方法是在每段走线的起始点终止点和中点这三个点的位置，以H-1mil，H，H+1mil为半径画圆，1mil可以修改。
7.一种电子设备，其特征在于，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1至5任一项所述的印刷电路板走线检查方法的步骤。
8.一种计算机可读存储介质，其特征在于，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的印刷电路板走线检查方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210689470.8A CN115081389B (zh) | 2022-06-17 | 2022-06-17 | 一种印刷电路板走线检查方法、装置、设备、存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210689470.8A CN115081389B (zh) | 2022-06-17 | 2022-06-17 | 一种印刷电路板走线检查方法、装置、设备、存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115081389A CN115081389A (zh) | 2022-09-20 |
| CN115081389B true CN115081389B (zh) | 2024-01-23 |
Family
ID=83252810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210689470.8A Active CN115081389B (zh) | 2022-06-17 | 2022-06-17 | 一种印刷电路板走线检查方法、装置、设备、存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115081389B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115345116A (zh) * | 2022-10-19 | 2022-11-15 | 深圳鸿芯微纳技术有限公司 | 一种芯片绕线检测方法、系统、计算机设备及存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107194058A (zh) * | 2017-05-19 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种基于pcb上差分对分段等长自动化检查方法及系统 |
| CN109446613A (zh) * | 2018-10-17 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种自动检查弯折走线的方法和系统 |
| CN109492310A (zh) * | 2018-11-14 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种线路检查的方法及检查装置 |
| CN109684770A (zh) * | 2019-01-09 | 2019-04-26 | 郑州云海信息技术有限公司 | 一种pcb中差分过孔的检查方法及相关装置 |
| CN110378062A (zh) * | 2019-07-26 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种差分线的引脚走线检查方法及相关装置 |
| CN110399682A (zh) * | 2019-07-26 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种多pcb的水平垂直走线检查方法及相关装置 |
-
2022
- 2022-06-17 CN CN202210689470.8A patent/CN115081389B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107194058A (zh) * | 2017-05-19 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种基于pcb上差分对分段等长自动化检查方法及系统 |
| CN109446613A (zh) * | 2018-10-17 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种自动检查弯折走线的方法和系统 |
| CN109492310A (zh) * | 2018-11-14 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种线路检查的方法及检查装置 |
| CN109684770A (zh) * | 2019-01-09 | 2019-04-26 | 郑州云海信息技术有限公司 | 一种pcb中差分过孔的检查方法及相关装置 |
| CN110378062A (zh) * | 2019-07-26 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种差分线的引脚走线检查方法及相关装置 |
| CN110399682A (zh) * | 2019-07-26 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种多pcb的水平垂直走线检查方法及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115081389A (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2022001132A1 (zh) | 印制电路板的走线检测方法、装置及计算机可读存储介质 | |
| US7559045B2 (en) | Database-aided circuit design system and method therefor | |
| US9984195B1 (en) | Hierarchical visualization-based analysis of integrated circuits | |
| WO2020038040A1 (zh) | 信号链路信号质量评估方法、装置、设备及可读存储介质 | |
| CN109492310B (zh) | 一种线路检查的方法及检查装置 | |
| US20060218516A1 (en) | Design rule report utility | |
| JPH0434951A (ja) | プリント配線板の検査方法 | |
| CN113409284B (zh) | 电路板故障检测方法、装置、设备以及存储介质 | |
| US9147034B1 (en) | Circuit layout verification method | |
| CN115081389B (zh) | 一种印刷电路板走线检查方法、装置、设备、存储介质 | |
| CN111880076A (zh) | 一种信号测试点检测方法、系统及相关组件 | |
| CN111682979B (zh) | 高速信号测试板生成方法及装置 | |
| US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
| CN114596302A (zh) | 一种pcb板缺陷检测方法、系统、介质、设备及终端 | |
| CN113468849A (zh) | 印制电路板布线检测方法、装置、电子设备及存储介质 | |
| CN110398681B (zh) | 一种双带线检查方法及相关装置 | |
| CN114444431A (zh) | 差动阻抗线自动挑选方法、装置和存储介质 | |
| CN115062571A (zh) | 应用于集成电路器件的数据区域动态选取方法、系统、设备和计算机可读存储介质 | |
| CN109740272B (zh) | 一种pcb中感性补偿的检查方法及相关装置 | |
| US9202001B1 (en) | System and method for electronic design routing between terminals | |
| CN114254583B (zh) | 一种检查器件引脚连接的方法、装置、设备、存储介质 | |
| CN113704035B (zh) | 一种时延检测方法、装置及相关设备 | |
| US7076747B2 (en) | Analytical simulator and analytical simulation method and program | |
| CN116522857B (zh) | 一种电源网络最优方案的选择方法和系统 | |
| JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |