JP2008059078A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】レイアウトネットリストの作成に対する作業効率を向上することのできる技術を提供する。
【解決手段】ＢＧＡの論理ネットＦＤ［１］、ＦＤ［２］及びＦＤ［３］に対して論理ネットグループＦＤ＿ＳＩＧを定義し、ＢＧＡのレイアウトＩＤのＡ１ピン、Ａ２ピン及びＢ１ピンに対してレイアウトＩＤグループを定義し、論理ネットグループとレイアウトＩＤグループとをマッピングした後、このレイアウトＩＤグループと、同じ論理ネットグループにマッピングされた他のレイアウトＩＤグループとの間に結線要求を発生させる。その後、論理ネットグループとレイアウトＩＤグループとのマッピングを論理ネット（ＦＤ［１］、ＦＤ［２］及びＦＤ［３］）とレイアウトＩＤ（Ａ１ピン、Ａ２ピン及びＢ１ピン）とのマッピングに変換して、レイアウトネットリストを作成する。
【選択図】図１

Description

本発明は、半導体装置の製造技術に関し、特に、個々に製作したチップを実装基板上に搭載させるシステムインパッケージ（以下、ＳＩＰと記す）において、その論理的接続仕様をＳＩＰを構成する各チップの電極に割り当てる方法に適用して有効な技術に関するものである。

表示装置の表示画面のウインドウＷ１に設計対象ＬＳＩ（１）の仮決定された各ピンの配置状態を表示し、ウインドウＷ２に設計対象ＬＳＩ（１）と他ＬＳＩ（２）等のパッケージ上の配置状態と、設計対象ＬＳＩ（１）のピンと他ＬＳＩ（２）等のピンとの接続関係を示すラッツネットを表示し、マウス等の手段を操作して設計対象ＬＳＩ（１）のピンの配置の変更を指示すると、ウインドウＷ１においてピンの配置状態が指示された通り変更されると共に、ウインドウＷ２内のラッツネットも同時に変更される技術が特開平６−３０１７４５号公報（特許文献１）に記載されている。
特開平６−３０１７４５号公報

ＳＩＰを構成する各チップの配置及び各チップのピンの配置等を示すレイアウトＩＤ仕様と各チップ間の接続関係を示す論理ネット仕様とを対応させた表を作成し、さらにこの表を基に作成されたレイアウトネットリストをＣＡＤ（Computer Aided Design）に入力することにより、各チップ間及び各ピン間の配線がレイアウトされる。

しかしながら、上記レイアウトネットリストの作成については、以下に説明する種々の技術的課題が存在する。すなわち、レイアウトネットリストは設計者の手作業により作成されるため、レイアウトネットリストの作成に多大な時間を要し、また、必要な配線が抜ける、余分な配線を引くなどの行為によって誤ったレイアウトネットリストを作成することもある。さらに、複数のファイルや表示装置の画面を見ながら作業をするため、配線を引きやすいレイアウトネットリストの作成が難しいという問題点もある。

本発明の目的は、レイアウトネットリストの作成に対する作業効率を向上することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、複数の部品間を互いに電気的に接続する配線をレイアウトする半導体装置の製造方法であって、部品毎の論理ネット仕様及びレイアウトＩＤ仕様を読み込む工程、第１部品に設定された複数の論理ネットに対して１つまたは複数の論理ネットグループを定義する工程、第１部品に設定された複数のレイアウトＩＤに対して１つまたは複数のレイアウトＩＤグループを定義する工程、第１部品の論理ネットグループと第１部品のレイアウトＩＤグループとをマッピングする工程、第１部品のレイアウトＩＤグループと、他のレイアウトＩＤグループとの間に結線要求を発生させる工程、第１部品の論理ネットグループと前記第１部品のレイアウトＩＤグループとのマッピングの最適化を行う工程、第１部品の論理ネットグループと第１部品のレイアウトＩＤグループとのマッピングを、第１部品の論理ネットグループに属する個々の論理ネットと第１部品のレイアウトＩＤグループに属する個々のレイアウトＩＤとのマッピングに変換する工程、第１部品のレイアウトＩＤグループに属する個々のレイアウトＩＤと、他のレイアウトＩＤグループに属する個々のレイアウトＩＤとの間に結線要求を発生させる工程、レイアウトネットリストを作成する工程とを有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

グループ単位でマッピングすることにより、複数の論理ネットと複数のレイアウトＩＤとを結び付けることができるので、過不足のないマッピングが可能となり、レイアウトネットリストの作成に対する作業効率を向上することができる。

本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。

また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
本実施の形態１によるレイアウトネットリストの作成方法を図１〜図１０を用いて説明する。図１は、本実施の形態１によるレイアウトネットリストの作成手順を示す工程図、図２〜図６の（ａ）、（ｂ）及び（ｃ）はそれぞれ論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリスト、図７〜図９は、レイアウトＩＤの結線組み換え方法の一例を説明する模式図、図１０（ａ）、（ｂ）及び（ｃ）はそれぞれ論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。本実施の形態１では、レイアウトネットリストの作成方法を１．論理ネットグループとレイアウトＩＤグループとのマッピングの定義、２．論理ネットグループとレイアウトＩＤグループとのマッピングの最適化、３．論理ネットとレイアウトＩＤとのマッピングの定義の３つのブロックに分けて工程順に説明する。なお、レイアウトネットリストの作成は自動処理を前提としているが、特に明示した場合を除き、レイアウトネットリストの作成の一部を手作業により行ってもよい。

１．論理ネットグループとレイアウトＩＤグループとのマッピングの定義
まず、部品毎にレイアウトＩＤ仕様及び論理ネット仕様を読み込む（図１の工程１００及び工程１０１）。レイアウトＩＤ仕様は、例えば部品、各部品の配置、各部品に備わる各ピンのチップ上の配置、各ピンのレイアウトＩＤ（管理番号）等である。図２では、ＳＯＣ、ＳＤＲＡＭ、ＦＬＡＳＨ及びＢＧＡの４つの部品を例示する。このうち、ＳＯＣ、ＳＤＲＡＭ及びＦＬＡＳＨの結線は既に定義されている。従って、図２（ｂ）及び（ｃ）に示すように、論理ネット・レイアウトＩＤマップ作成エディタにより、ＳＯＣとＳＤＲＡＭとの間及びＳＯＣとＦＬＡＳＨとの間での結線は済んでおり、レイアウトネットが作成されている。以下、ＢＧＡの結線を定義してレイアウトネットリストを完成させる工程について説明する。

次に、複数の論理ネットに対してグループを定義する（図１の工程１０２）。例えば図２（ａ）に示すように、論理ネットＳＤ［１］及びＳＤ［２］に対して論理ネットグループＳＤ＿ＳＩＧが定義され、論理ネットＦＤ［１］、ＦＤ［２］及びＦＤ［３］に対して論理ネットグループＦＤ＿ＳＩＧが定義される。

次に、複数のレイアウトＩＤに対してグループを定義する（図１の工程１０３）。例えば図２（ｂ）に示すように、ＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンに対してレイアウトＩＤグループを新たに定義する。

次に、論理ネットグループとレイアウトＩＤグループとをマッピングする（図１の工程１０４）。例えば図２（ａ）及び（ｂ）に示すように、ＢＧＡの論理ネットグループＦＤ＿ＳＩＧと、ＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンのレイアウトＩＤグループとをマッピングする。二重のマッピングを防ぐために、マッピングされた論理ネットグループ及びレイアウトＩＤグループに、マッピング終了のフラグを付ける。例えば図３（ａ）及び（ｂ）に示すように、ＢＧＡの論理ネットグループＦＤ＿ＳＩＧ及びＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンのレイアウトＩＤグループの背景色を変えることにより、マッピング終了のフラグを設定する。

次に、新しく定義されたレイアウトＩＤグループと、同じ論理ネットグループにマッピングされた他のレイアウトＩＤグループとの間に結線要求を発生させる。例えば図３（ｂ）に示すように、ＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンのレイアウトＩＤグループと、ＳＯＣの３ピンとＦＬＡＳＨの１ピンのＲＡＴＳ、ＳＯＣの４ピンとＦＬＡＳＨの２ピンのＲＡＴＳ、ＳＯＣの５ピンとＦＬＡＳＨの３ピンのＲＡＴＳのレイアウトＩＤグループとの間に結線要求を発生させる。

このように、グループ単位でマッピングすることにより、個々の論理ネットや個々のレイアウトＩＤを意識することなく、複数の論理ネットと複数のレイアウトＩＤとを結び付けることができる。また、フラグによってマッピングされたか否かを管理することにより、二重のマッピングを防ぐことができる。さらに、部品毎の論理ネット及びレイアウトＩＤのリストを管理できるので、過不足のないマッピングができる。

２．論理ネットグループとレイアウトＩＤグループとのマッピングの最適化
論理ネットグループとレイアウトＩＤグループとのマッピングの最適化を行う（図１の工程１０５）。例えば図４（ｂ）では、ＢＧＡの論理ネットグループＳＤ＿ＳＩＧと、ＢＧＡのＡ１ピン、Ｂ１ピン及びＢ２ピンのレイアウトＩＤグループとがマッピングされている。また、ＢＧＡの論理ネットグループＦＤ＿ＳＩＧと、ＢＧＡのＣ１ピン、Ｄ１ピン及びＤ２ピンのレイアウトＩＤグループとがマッピングされている。しかし、上記マッピングでは、結成要求のＲＡＴＳが交差してしまう。

そこで、結線要求のＲＡＴＳの交差数または結線要求のＲＡＴＳの総仮想配線長を減少させるために、上記マッピングの最適化を行う。例えば図５（ｂ）では、ＢＧＡの論理ネットグループＦＤ＿ＳＩＧをＢＧＡのＡ１ピン、Ｂ１ピン及びＢ２ピンのレイアウトＩＤグループにマッピングする。また、ＢＧＡの論理ネットグループＳＤ＿ＳＩＧをＢＧＡのＣ１ピン、Ｄ１ピン及びＤ２ピンのレイアウトＩＤグループにマッピングする。マッピングを変更することにより、マッピングにより発生する結線要求のＲＡＴＳの交差数または総仮想配線長を減少させることができる。

このように、論理ネットグループとレイアウトＩＤグループとのマッピングの最適化を行うことにより、マッピングにより発生する結成要求のＲＡＴＳの交差数または総仮想配線長を減少させることができるので、レイアウトの際に配線を引きやすいレイアウトネットを得ることができる。

３．論理ネットとレイアウトＩＤとのマッピングの定義
論理ネットグループとレイアウトＩＤグループとのマッピングを論理ネットグループに属する個々の論理ネットとレイアウトＩＤグループに属する個々のレイアウトＩＤとのマッピングに変換する（図１の工程１０６）。例えば図６（ａ）及び（ｂ）に示すように、ＢＧＡの論理ネットグループＦＤ＿ＳＩＧに属する論理ネットＦＤ［１］、ＦＤ［２］及びＦＤ［３］とＢＧＡのレイアウトＩＤグループに属するＡ１ピン、Ａ２ピン及びＢ１ピンとをマッピングする。

次に、論理ネットとレイアウトＩＤとのマッピングの最適化を行う（図１の工程１０７）。上記マッピングの変換は、例えば変換の結果として発生する結線要求のＲＡＴＳの交差数が最少となるように行う、または変換の結果として発生する結線要求のＲＡＴＳの総仮想配線長が最短となるように行う。

次に、レイアウトＩＤの結線組み換え方法の一例を図７〜図９を用いて詳細に説明する。図中、符号１は第１部品（例えばＳＯＣ）、符号２は第２部品（例えばＦＬＡＳＨ）、符号３は端子、符号４はピン引き出し方向、符号５はＲＡＴＳ、符号６は配線、符号７は仮想端子を示す。

図７（ａ）に示すように、ピン引き出し方向４を考慮せずにＲＡＴＳ５の交差数が最少となるように第１部品１の端子３と第２部品２の端子３とをマッピングすると、ピン引き出し方向４とＲＡＴＳ５とのなす角度が９０°になる場合がある。しかし実際に配線６を引くと、図７（ｂ）のように、配線６が引きにくいという問題が生じる。そこで、図８（ａ）に示すように、第１部品１の端子３を９０°回転させて、第２部品２の端子３の配列方向と同じ方向に並び変えることにより第１部品１の仮想端子７を生成した後、図８（ｂ）に示すように、第１部品１の仮想端子７の位置を起点としてＲＡＴＳ５の交差数が最少となるようにマッピングする。その後、図９（ａ）に示すように、第１部品１の仮想端子７を用いて導いたピン引き出し方向４を考慮してマッピングすると、図９（ｂ）に示すように、引きやすくまた交差の少ない配線６を得ることができる。

図１０（ｂ）に、ＢＧＡの論理ネットグループＦＤ＿ＳＩＧに属する論理ネットＦＤ［１］、ＦＤ［２］及びＦＤ［３］とＢＧＡのレイアウトＩＤグループに属するＡ１ピン、Ａ２ピン及びＢ１ピンとのマッピングにより発生した結線要求を示す。ＢＧＡの論理ネットＦＤ［１］、ＦＤ［２］及びＦＤ［３］はそれぞれＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンにそれぞれマッピングされる。これにより、ＢＧＡのＡ１ピンとＦＬＡＳＨの１ピンとＳＯＣの３ピンに結線要求のＲＡＴＳが発生した状態となり、ＢＧＡのＡ２ピンとＦＬＡＳＨの３ピンとＳＯＣの５ピンに結線要求のＲＡＴＳが発生した状態となり、ＢＧＡのＢ１ピンとＦＬＡＳＨの２ピンとＳＯＣの４ピンに結線要求のＲＡＴＳが発生した状態になる。また、マッピングにより結線要求が発生した論理ネット及びレイアウトＩＤに、マッピング終了のフラグを付けることにより、二重のマッピングを防ぐ。例えば図１０（ａ）に示すように、ＢＧＡの論理ネットＦＤ［１］、ＦＤ［２］及びＦＤ［３］の背景色を変えることにより、マッピング終了のフラグを設定する。

その後は、例えば図１０（ｃ）に示すレイアウトネットリストが作成されて（図１の工程１０８）、例えばＣＡＤへ出力される（図１の工程１０９）。

このように、論理ネットグループとレイアウトＩＤグループとのマッピングを論理ネットグループに属する個々の論理ネットとレイアウトＩＤグループに属する個々のレイアウトＩＤとのマッピングに変換することにより、論理ネットを所望する領域のレイアウトＩＤに対して過不足なくマッピングすることができる。また、このマッピングにより結成要求のＲＡＴＳの交差数の最少化または総仮想配線長の最短化ができるので、配線を引きやすいレイアウトネットを得ることができる。

本実施の形態１によれば、論理ネットグループ及びレイアウトＩＤグループのグループ単位でマッピングすることにより、論理ネットグループに属する個々の論理ネットやレイアウトＩＤグループに属する個々のレイアウトＩＤを意識することなく、複数の論理ネットと複数のレイアウトＩＤとを結び付けることができる。これにより、過不足のないマッピングが可能となり、レイアウトネットリストの作成に対する作業効率を向上することができる。

（実施の形態２）
論理ネットグループは階層的に定義することが可能であることから、論理ネットグループとレイアウトＩＤグループとの間で階層的にマッピングを行うことができる。本実施の形態２では、論理ネットグループとレイアウトＩＤグループとの間のマッピングを階層的に行う手法について図１１〜図１４を用いて説明する。図１１〜図１４の（ａ）、（ｂ）及び（ｃ）はそれぞれ論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。

４．階層的な論理ネットグループとレイアウトＩＤグループとのマッピングの定義
４−１．論理ネットグループとレイアウトＩＤグループとのマッピング
前述した実施の形態１による１．論理ネットグループとレイアウトＩＤグループとのマッピングの定義と同様にして、論理ネットグループとレイアウトＩＤグループとをマッピングする。例えば図１１（ｂ）及び（ｃ）に示すように、論理ネット・レイアウトＩＤマップ作成エディタにより、ＳＯＣとＳＤＲＡＭとの間及びＳＯＣとＦＬＡＳＨとの間でのマッピングは済んでおり、レイアウトネットが作成されている。

次に、複数の論理ネットに対してグループを定義する。例えば図１１（ａ）に示すように、ＢＧＡの論理ネットＳＤ［１］、ＳＤ［２］及びＳＡ［１］に対して論理ネットグループＳＤ＿ＳＩＧが定義され、ＢＧＡの論理ネットＦＤ［１］及びＦＤ［２］に対して論理ネットグループＦＤ＿ＳＩＧが定義される。

次に、複数のレイアウトＩＤに対してグループを定義する。例えば図１１（ｂ）に示すように、ＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンに対してレイアウトＩＤグループを定義する。

次に、論理ネットグループとレイアウトＩＤグループとをマッピングする。例えば図１１（ａ）及び（ｂ）に示すように、ＢＧＡの論理ネットグループＳＤ＿ＳＩＧと、ＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンのレイアウトＩＤグループとをマッピングする。マッピングされた論理ネットグループ及びレイアウトＩＤグループに、マッピング終了のフラグを付けることにより、二重のマッピングを防ぐ。例えば図１２（ａ）及び（ｂ）に示すように、論理ネット仕様エディタ及び論理ネット・レイアウトＩＤマップ作成エディタの背景色を変えることにより、マッピング終了のフラグを設定する。

次に、新しく定義されたレイアウトＩＤグループと、同じ論理ネットグループとマッピングされた他のレイアウトＩＤグループとの間に結線要求を発生させる。例えば図１２（ｂ）に示すように、ＢＧＡのＡ１ピン、Ａ２ピン及びＢ１ピンのレイアウトＩＤグループと、ＳＯＣの３ピンとＦＬＡＳＨの１ピンのＲＡＴＳ、ＳＯＣの４ピンとＦＬＡＳＨの２ピンのＲＡＴＳ、ＳＯＣの５ピンとＦＬＡＳＨの３ピンのＲＡＴＳのレイアウトＩＤグループとの間に結線要求を発生させる。

４−２．論理ネットサブグループとレイアウトＩＤサブグループとのマッピング
論理ネットグループに属する論理ネットに対してサブグループを定義する。例えば図１３（ａ）に示すように、ＢＧＡの論理ネットグループＳＤ＿ＳＩＧに属するＳＤ［１］及びＳＤ［２］に対して論理ネットサブグループＳＤ＿ＤＡＴＡが定義され、ＳＡ［１］に対して論理ネットサブグループＳＤ＿ＡＤＲＥＳＳが定義される。

次に、レイアウトＩＤグループに属するレイアウトＩＤに対してサブグループを定義する。例えば図１３（ｂ）に示すように、ＢＧＡのＡ１ピン及びＡ２ピンに対してレイアウトＩＤサブグループを定義する。

次に、論理ネットサブグループとレイアウトＩＤサブグループとをマッピングする。例えば図１３（ａ）及び（ｂ）に示すように、ＢＧＡの論理ネットサブグループＳＤ＿ＤＡＴＡのと、ＢＧＡのＡ１ピン及びＡ２ピンのレイアウトＩＤサブグループとをマッピングする。マッピングされた論理ネットサブグループ及びレイアウトＩＤサブグループに、マッピング終了のフラグを付けることにより、二重のマッピングを防ぐ。例えば図１４（ａ）に示すように、論理ネット仕様エディタの背景色を変えることにより、マッピング終了のフラグを設定する。

次に、新しく定義されたレイアウトＩＤサブグループと、同じ論理ネットサブグループとマッピングされた他のレイアウトＩＤサブグループとの間に結線要求を発生させる。例えば図１４（ｂ）に示すように、ＢＧＡのＡ１ピン及びＡ２ピンのレイアウトＩＤサブグループと、ＳＯＣの１ピンとＳＤＲＡＭの１ピンのＲＡＴＳ、ＳＯＣの２ピンとＳＤＲＡＭの２ピンのＲＡＴＳのレイアウトＩＤサブグループとの間に結線要求を発生させる。

このように、本実施の形態２によれば、論理ネットグループ内の論理ネット及びレイアウトＩＤグループ内のレイアウトＩＤに対して、異なるレベルのマッピングを行うことができるので、ＲＡＴＳの交差数の最少化または総仮想配線長の最短化によるレイアウトネットの作成の容易性に加えて、解決すべき課題等を考慮したマッピングができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の半導体装置の製造方法は、例えばＳＩＰやＳＯＣなどのシステムＬＳＩの製造に適用することができる。

本実施の形態１によるレイアウトネットリストの作成手順を示す工程図である。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態１による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態１による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態１による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態１による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態１による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 本実施の形態１によるレイアウトＩＤの結線組み換え方法の一例を説明する模式図である。 本実施の形態１によるレイアウトＩＤの結線組み換え方法の一例を説明する模式図である。 本実施の形態１によるレイアウトＩＤの結線組み換え方法の一例を説明する模式図である。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態１による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態２による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態２による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態２による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。 （ａ）、（ｂ）及び（ｃ）はそれぞれ本実施の形態２による論理ネット仕様エディタ、論理ネット・レイアウトＩＤマップ作成エディタ及びレイアウトネットリストである。

符号の説明

１ 第１部品
２ 第２部品
３ 端子
４ ピン引き出し方向
５ ＲＡＴＳ
６ 配線
７ 仮想端子

Claims (6)

1. 複数の部品間を互いに電気的に接続する配線をレイアウトする半導体装置の製造方法であって、以下の工程を有することを特徴とする半導体装置の製造方法：
   （ａ）部品毎に論理ネット仕様及びレイアウトＩＤ仕様を読み込む工程；
   （ｂ）第１部品に設定された複数の論理ネットに対して１つまたは複数の論理ネットグループを定義する工程；
   （ｃ）前記第１部品に設定された複数のレイアウトＩＤに対して１つまたは複数のレイアウトＩＤグループを定義する工程；
   （ｄ）前記第１部品の論理ネットグループと前記第１部品のレイアウトＩＤグループとをマッピングする工程；
   （ｅ）前記第１部品のレイアウトＩＤグループと、他のレイアウトＩＤグループとの間に結線要求を発生させる工程；
   （ｆ）前記第１部品の論理ネットグループと前記第１部品のレイアウトＩＤグループとのマッピングの最適化を行う工程；
   （ｇ）前記第１部品の論理ネットグループと前記第１部品のレイアウトＩＤグループとのマッピングを、前記第１部品の論理ネットグループに属する個々の論理ネットと前記第１部品のレイアウトＩＤグループに属する個々のレイアウトＩＤとのマッピングに変換する工程；
   （ｈ）前記第１部品のレイアウトＩＤグループに属する個々のレイアウトＩＤと、前記他のレイアウトＩＤグループに属する個々のレイアウトＩＤとの間に結線要求を発生させる工程；
   （ｉ）レイアウトネットリストを作成する工程。
2. 請求項１記載の半導体装置の製造方法において、前記（ｄ）工程の後または前記（ｇ）工程の後に、マッピング終了のフラグを付けることを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、前記（ｈ）工程の後に、さらに以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ｊ）前記第１部品の論理ネットグループに属する個々の論理ネットと前記第１部品のレイアウトＩＤグループに属する個々のレイアウトＩＤとのマッピングの最適化を行う工程。
4. 複数の部品間を互いに電気的に接続する配線をレイアウトする半導体装置の製造方法であって、以下の工程を有することを特徴とする半導体装置の製造方法：
   （ａ）部品毎に論理ネット仕様及びレイアウトＩＤ仕様を読み込む工程；
   （ｂ）第１部品に設定された複数の論理ネットに対して１つまたは複数の論理ネットグループを定義する工程；
   （ｃ）前記第１部品の論理ネットグループを複数の論理ネットサブグループに分割する工程；
   （ｄ）前記第１部品に設定された複数のレイアウトＩＤに対して１つまたは複数のレイアウトＩＤグループを定義する工程；
   （ｅ）前記第１部品のレイアウトＩＤグループを複数のレイアウトＩＤサブグループに分割する工程；
   （ｆ）前記第１部品の論理ネットサブグループと前記第１部品のレイアウトＩＤサブグループとをマッピングする工程；
   （ｇ）前記第１部品のレイアウトＩＤサブグループと、他のレイアウトＩＤサブグループとの間に結線要求を発生させる工程；
   （ｈ）前記第１部品の論理ネットサブグループと前記第１部品のレイアウトＩＤサブグループとのマッピングの最適化を行う工程；
   （ｉ）前記第１部品の論理ネットサブグループと前記第１部品のレイアウトＩＤサブグループとのマッピングを、前記第１部品の論理ネットサブグループに属する個々の論理ネットと前記第１部品のレイアウトＩＤサブグループに属する個々のレイアウトＩＤとのマッピングに変換する工程；
   （ｊ）前記第１部品のレイアウトＩＤサブグループに属する個々のレイアウトＩＤと、前記他のレイアウトＩＤサブグループに属する個々のレイアウトＩＤとの間に結線要求を発生させる工程；
   （ｋ）レイアウトネットリストを作成する工程。
5. 請求項４記載の半導体装置の製造方法において、前記（ｆ）工程の後または前記（ｉ）工程の後に、マッピング終了のフラグを付けることを特徴とする半導体装置の製造方法。
6. 請求項４記載の半導体装置の製造方法において、前記（ｊ）工程の後に、さらに以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ｌ）前記第１部品の論理ネットサブグループに属する個々の論理ネットと前記第１部品のレイアウトＩＤサブグループに属する個々のレイアウトＩＤとのマッピングの最適化を行う工程。

Images