TWI445150B - 電源供應網之規劃方法 - Google Patents

電源供應網之規劃方法 Download PDF

Info

Publication number
TWI445150B
TWI445150B TW096143160A TW96143160A TWI445150B TW I445150 B TWI445150 B TW I445150B TW 096143160 A TW096143160 A TW 096143160A TW 96143160 A TW96143160 A TW 96143160A TW I445150 B TWI445150 B TW I445150B
Authority
TW
Taiwan
Prior art keywords
power supply
power
area
supply network
line
Prior art date
Application number
TW096143160A
Other languages
English (en)
Other versions
TW200921883A (en
Inventor
Chia Lin Chuang
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40643305&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI445150(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW096143160A priority Critical patent/TWI445150B/zh
Priority to US12/271,534 priority patent/US8006218B2/en
Publication of TW200921883A publication Critical patent/TW200921883A/zh
Application granted granted Critical
Publication of TWI445150B publication Critical patent/TWI445150B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

電源供應網之規劃方法
本發明係關於一種電源供應網路的規劃方法，尤指一種應用於具有多個電源定義區(multiple power domain)之積體電路之電源供應網路的規劃方法。
在積體電路的領域中，由於電路日益複雜，在同一個晶片之中，不同的電路可能需要同時使用不同的電壓(電源)；舉例來說，晶片電路可能具有正常工作模式與睡眠模式兩種不同的運作模式，當晶片電路處於正常工作模式時，整體晶片電路皆使用工作電壓來進行正常操作；然而，當電路處於睡眠狀態(sleep mode)時，此電路中內部的部分電路可能仍然必須處於正常工作狀態，因此，對於此部分電路來說，仍須使用一般的工作電壓來維持運作；而另一方面，對於此部分電路之外的其他電路，則僅須較低的電壓，便可進行睡眠狀態下的運作。
因此，前述晶片電路便需要不同的電源，以分別提供不同的電壓至晶片內部的不同電路，如此方能使晶片電路於睡眠模式中進行不同的運作。因此，在實作上經常將一個晶片電路規劃為多個電源定義區(power domain)，換言之，處於不同電源定義區的電路係對應不同的電源，以允許不同電源定義區的電路使用不同的電源，來支援前述的運作。
但是，對於具有多個電源定義區的電路來說，習知的電路設計並未提供一個簡易的規則或步驟，以允許電路設計者能夠依詢一個既定的規則，來進行電源繞線(routing)的規劃與設計。舉例來說，習知的APR(automatic placement and rounting)工具僅僅只能支援具有單一電源定義區之電路；亦即，若使用APR工具，僅能自動繪出只具有單一電源定義區之電路的電源繞線；因此，若要設計多個電源定義區的電源繞線，電路設計者便只能仰賴最原始的方式來進行設計，譬如直接以手繪的方式將繞線繪製出來，很明顯地，如此的設計方式不僅複雜而且又不具效率。
因此，本發明的主要目的之一在於提供一種電源供應網的規劃方法，以允許使用者更簡單地將多電源定義區的電源供應網設計出來，以解決習知技術中的問題。
根據本發明之一實施例，係揭露一種電源繞線之規劃方法，其應用於一具有多個電源定義區(multiple power domain)之積體電路，該規劃方法包含有：根據該積體電路上一第一電源定義區之位置，形成一第一區域電源供應網(local power mesh)；根據該積體電路上一第二電源定義區之位置，形成一第二區域電源供應網；形成一全域電源供應網(global power mesh)，該全域電源供應網係用來提供該第一電源定義區所須之電源以及該第二電源定義區所須之電源；將該第一區域電源供應網耦接至該全域電源供應網，並且將該第一區域電源供應網耦接至該第一電源定義區；以及將該第二區域電源供應網耦接至該全域電源供應網，並且將該第二區域電源供應網耦接至該第二電源定義區。
根據本發明之另一實施例，另揭露一種電源繞線架構，其係應用於一具有多個電源定義區(multiple power domain)之積體電路，該電源供應網(power mesh)架構包含有：一第一區域電源供應網(local power mesh)，耦接至一第一電源定義區(power domain)；一第二區域電源供應網，耦接至一第二電源定義區(power domain)；以及一全域電源供應網(global power mesh)，耦接至該第一區域電源供應網以及該第二區域電源供應網，用來分別提供該第一電源定義區與該第二定義區所須之電源。
根據本發明之另一實施例，另揭露一種電源繞線架構，其係應用於一具有多個電源定義區(multiple power domain)之積體電路，該電源繞線架構包含有：一全域電源供應網(global power mesh)，係位於一第一電源定義區以及一第二電源定義區之上，該全域電源供應網包含有：至少一接地線，耦接至該第一電源定義區與該第二電源定義區，用來提供該第一電源定義區與該第二電源定義區所須之地電位；至少一第一電源線，耦接至該第一電源定義區，用來提供該第一電源定義區所須之電壓；以及至少一第二電源線，耦接至該第二電源定義區，用來提供該第二電源定義區所須之電壓。
根據本發明之另一實施例，另揭露一種電源繞線之規劃方法，其係應用於一具有多個電源定義區(multiple power domain)之積體電路，該規劃方法包含有：一全域電源供應網(global power mesh)，該全域電源供應網係位於一第一電源定義區以及一第二電源定義區之上，其包含有至少一接地線、至少一第一電源線、以及至少一第二電源線，其中該第一電源線係提供該第一電源定義區所須之電壓，以及該第二電源線係提供該第二電源定義區所須之電壓，該接地線係提供該第一電源定義區與該第二電源定義區所須之地電位；將該全域電源供應網之該第一電源線與該共用接地線耦接至該第一電源定義區；以及將該全域電源供應網之該第二電源線與該共用接地線耦接至該第二電源定義區。
本發明提供使用者一種電源供應網的規劃方法以相關結構，以允許使用者依循本發明的規劃方式與結構，輕易地將具有多個電源定義區之積體電路的電源供應網設計出來；此外，本發明規劃方法亦可實作於APR工具之中，如此一來，使用者便可藉由APR工具自動地將電源供應網的電路佈局(layout)繪出，更加地提升了電路設計的效率。
請參閱第1圖，第1圖繪示了一個具有多個電源定義區的晶片100。如第1圖所示，晶片100具有兩種不同的電源定義區110、120，其中，電源定義區110以空白區域顯示之，而電源定義區120則以斜線區域顯示之。
如前所述，電源定義區110、120係對應不同的電源，以供應不同的電壓至不同電源定義區110、120上的電路。在此請注意，於之後的揭露中，本發明提供了一種電源繞線的規劃方式與其相關結構，以允許使用者更加輕易地將電源繞線設計出來。
在此請參閱第2圖，第2圖為本發明之電源繞線規劃方式之一方法實施例的流程圖。本發明規劃方法包含下列步驟：步驟200：根據電源定義區110之位置，規劃一第一區域電源供應網(local power mesh)；步驟210：根據電源定義區120之位置，規劃一第二區域電源供應網(local power mesh)；步驟220：於第一區域電源供應網與第二區域電源供應網之上，規劃一全域電源供應網(global power mesh)。
在此請注意，本發明使用區域電源供應網以及全域電源供應網，來共同建構出電源定義區110、120的電源繞線；其中，各個區域電源供應網係依據各電源定義區110、120的位置來進行建置(步驟200、步驟210)，而全域電源供應網則是均勻的分布於區域電源供應網之上(步驟220)。其中，全域電源供應網係耦接至外部電源(譬如透過晶片的I/O接腳)，以將外部電源導入晶片中，而區域電源供應網則是耦接至全域電源供應網與晶片電路(亦即所對應的電源定義區110、120之晶片內部電路)，如此一來，外部電源便會藉由全域電源供應網與區域電源供應網，而輸入至晶片電路中。
請參閱第3圖，第3圖為區域電源供應網300之一實施例的示意圖。如第3圖所示，區域電源供應網可分為兩個不同的部份區域電源供應網310、320，其位置係分別對應電源定義區110、120的位置；於本實施例中，部份區域電源供應網310係建置於電源定義區110的正上方，而部份區域電源供應網320則建置於電源定義區120的正上方，因此，部份區域電源供應網310、320便可藉由穿孔(via)耦接至下方的電源定義區110、120。
此外，如第3圖所示，部份區域電源供應網310、320係為一網狀結構。在此請特別注意，部份區域電源供應網310、320彼此並沒有互相連接(這代表部份區域電源供應網310、320互相絕緣)，以避免彼此互相短路而導致電性的不確定。每個部份區域電源供應網310、320皆包含有複數條水平電源供應線與複數條垂直電源供應線。在此請注意，由於每個部份區域電源供應網310、320僅用來供應電源定義區110、120的電源；因此，於每一條水平電源供應線與垂直電源供應線中，僅須包含有一條接地線與一條電源線。舉例來說，對於部份區域電源供應網310來說，其所包含的電源線311係用來供應電源定義區110所需要的工作電壓VDD1 ，而接地線312則是用來提供電源定義區110所須的地電位VGND ；另一方面，對於部份區域電源供應網320來說，其所包含的電源線321係用來供應電源定義區120所需要的工作電壓VDD2 ，而接地線322則是用來提供電源定義區120所須的地電位VGND 。
此外，雖然於第3圖中，電源線311與接地線312繪製的相當接近，並且電源線321與接地線322亦相當接近，然而，在此請注意，電源線311與接地線312彼此之間並無接觸(此代表電源線311與接地線312形成斷路)，以避免短路而導致電性的不確定；相同地，電源線321與接地線322彼此之間亦形成斷路，以避免短路而導致電性的不確定。
然而，前述的區域電源供應網300對於此領域具有通常知識者並不難實作；一般來說，單一個金屬層一般都是用來佈置一種方向的繞線(譬如前述的水平電源供應線或垂直電源供應線)，而相鄰兩金屬層的繞線走向則相互不同；因此，本發明可以利用相鄰的金屬層來建置前述的區域電源供應網300，此外，於相鄰金屬層中具有相同電性的電源線與接地線彼此之間亦可藉由穿孔(via)相互連接。
在此請參閱第4圖，第4圖為全域電源供應網400之一實施例的示意圖。如第4圖所示，全域電源供應網400亦為一網狀結構，每個全域電源供應網400亦包含有複數條水平電源供應線與複數條垂直電源供應線，均勻地分布於晶片電路之上。於本實施例之中，全域電源供應網400係分布於前述區域電源供應網300之上，如此一來，全域電源供應網400便可透過穿孔(via)耦接至下方的區域電源供應網300，以將外部電源導入晶片中。
相同地，由於全域電源供應網400必須同時供給整個晶片所須的電壓，因此，於全域電源供應網400的每一條水平電源供應線與垂直電源供應線中，必須包含有至少一條共用接地線403與兩條電源線401、402。其中，共用接地線403係用來提供對於區域電源供應網310、320所須的地電位VGND ，而兩條電源線401、402則分別用來供給部份區域電源供應網310、320所須的工作電壓VDD1 、VDD2 。
相同地，前述的全域電源供應網400對於此領域具有通常知識者亦不難實作；本發明亦可利用相鄰的金屬層來建置前述的全域電源供應網400，此外，於相鄰金屬層中具有相同電性的電源線與接地線彼此之間亦可藉由穿孔(via)相互連接。
在此請參閱第5圖，第5圖繪示了全域電源供應網400與區域電源供應網300的位置示意圖。如第5圖所示，全域電源供應網400係位於區域電源供應網300的上層，而區域電源供應網之中的部份電源供應網310、320又位於各電源定義區的上層。
如前所述，全域電源供應網400或區域電源供應網300各需要兩層金屬層完成之；換句話說，本發明至少需要四層金屬層，來完成前述全域電源供應網400與區域電源供應網300的建置；然而，在先進製程中，一般都至少保留有四層金屬層(如第5圖所示的M5、M6、M7、M8)，其可用來進行晶片內部各節點的導線連接，因此，本發明係利用這些金屬層來建置全域電源供應網400與區域電源供應網300；舉例來說，於金屬層M5~M8之中，區域電源供應網300可建置於較低層的金屬層M5~M6上(譬如第3圖所繪示的實施例，水平的電源供應線位於金屬層M5，而垂直的電源供應線位於金屬層M6)，而全域電源供應網400便相對應地建置於較高層的金屬層M7~M8上(相同地，如第4圖所繪示的實施例，水平的電源供應線位於金屬層M7，而垂直的電源供應線位於金屬層M8)。
在此請參閱第6圖，第6圖繪示了於全域電源供應網400與區域電源供應網300的俯視圖。於本實施例中，連接到外部電源VDD1 的電源供應線401係藉由穿孔(未繪示於圖中)連接到下層的電源線311，以將外部電源VDD1 導入到晶片電路中；連接到外部電源VDD2 的電源供應線403係藉由穿孔連接到下層的電源線321，以將外部電源VDD2 導入到晶片電路中；另一方面，連接到外部地電位VGND 的共用接地線402亦藉由穿孔連接到下層的接地線311、321，以將接地電源VGND 導入到晶片電路中。
因此，當全域電源供應網400、區域電源供應網310、320的密度夠高，就幾乎可以保證全域電源供應網400與下層部分電源供應網310、320彼此之間的連接關係，因此，當部分電源供應網310、320連接到各電源定義區110、120的內部電路時，便可確保外部電源VDD1 、VDD2 可以確實地輸入至晶片電路。
此外，這樣的架構還有一個優點。如業界所習知，相較於高層的金屬層，較低層的金屬層更常用來作為連接晶片內部節點的金屬導線佈置之用，因此，其面積便比高層金屬層的面積更來得珍貴；因此，本發明係將具有較少電源供應線(僅具有一條電源線與一接地線)的區域電源供應網300建置於較低層的金屬層M5、M6中，以佔用較少的面積；另一方面，本發明係將具有較多電源供應線(具有兩電源線與一共用接地線)的全域電源供應網400建置於限制較寬鬆的金屬層M7~M8中，如此便可較佳地將金屬層M5~M6的面積釋放出來，以進行其他金屬導線的繞線佈置之用。
揭露至此，此領域具有通常知識者應可理解前述的規劃方式與其相關結構，並將前述的規劃方式實作出來，譬如，業者可將前述的規劃方式轉換為一演算法(algorithm)，並將此演算法內建於一電源繞線的開發環境之中(譬如前述的APR工具)，以使APR工具可以支援多個電源定義區的電源繞線設計。
如前所述，於本實施例中，部分區域電源供應網310、320係對應電源定義區110、120的位置，且彼此之間形成斷路(部份區域電源供應網310、320互相絕緣)；因此，對於APR工具來說，一個較簡易的演算法為：先將區域電源供應網300均勻地分佈於整體晶片電路之上，接著再從區域電源供應網300中將對應電源定義區110、120的部分電源供應網定義出來(譬如可根據電源定義區110、120的位置，將該區域電源供應網300進行切割，使切割後的數個電源供應網彼此之間形成斷路)，以形成前述的部分區域電源供應網310、320。另一方面，對於APR工具來說，全域電源供應網400的形成方式較為簡單，僅須將全域電源供應網400均勻地分布於更上層的金屬層即可。
根據前面的揭露，業者便可自行發展出一套合適的APR工具，以允許使用者利用APR工具，自動地將電源供應網繪製出來，如此便提升了電路設計的效率。
在此請注意，前面所揭露的電路結構與規劃方式僅為本發明之一較佳實施例，而非本發明的限制。於本發明之另一實施例中，本發明亦可省略區域電源供應網300，僅建置全域電源供應網400，以將外部電源導入晶片；舉例來說，本發明可直接如第4圖所示地將全域電源供應網400建置於金屬層M5、M6中，如前所述，若全域電源供應網400的密度夠稠密，那麼便可確保位於其下層的晶片電路皆可透過插孔(via)耦接至全域電源供應網400，以接收全域電源供應網400所導入的地電位VGND 與工作電壓VDD1 、VDD2 ，如此的相對應變化，亦屬本發明的範疇。
而這樣的結構對於APR工具的設計來說，也是相當簡易。舉例來說，APR工具僅須直接將電源供應網均勻地分布於金屬層M5、M6之中即可。揭露至此，此領域具有通常知識者應可理解，並實作出其所須的APR工具以及電源供應網，故其相關的APR開發方式便不另贅述於此。
在此請注意，相較於第6圖所示的實施例，由於全域電源供應網包含有兩條電源線以及一條共用接地線，因此直接將其建置於金屬層M5~M6的做法，將消耗較大的金屬層M5、M6面積；但由於全域電源供應網僅使用一條共用接地線，來供應地電位至不同的電源定義區，因此並不會造成過大的面積消耗。
相較於習知技術，本發明提供使用者一種電源供應網的規劃方法以相關結構，以允許使用者依循本發明的規劃方式與結構，輕易地將具有多個電源定義區之積體電路的電源供應網設計出來；此外，本發明規劃方法亦可實作於APR工具之中，如此一來，使用者便可藉由APR工具自動地將電源供應網的電路佈局(layout)繪出，更加地提升了電路設計的效率。
以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更。
100．．．晶片
110、120．．．電源定義區
300．．．區域電源供應網
310、320．．．部份區域電源供應網
400．．．全域電源供應網
第1圖繪示了一個具有多個電源定義區的晶片。
第2圖為本發明之電源繞線規劃方式之一方法實施例的流程圖。
第3圖為對應第1圖晶片之一實施例的區域電源供應網示意圖。
第4圖為全域電源供應網之一實施例的示意圖。
第5圖為第3圖之區域電源供應網與第4圖之全域電源供應網的位置示意圖。
第6圖為第3圖之區域電源供應網與第4圖之全域電源供應網的俯視圖。
100．．．晶片
110、120．．．電源定義區
300．．．區域電源供應網
310、320．．．部分區域電源供應網
400．．．全域電源供應網

Claims (23)

  1. 一種電源繞線(routing)之規劃方法，其係應用於一具有多個電源定義區(multiple power domain)之積體電路，該規劃方法包含有：根據該積體電路上一第一電源定義區之位置，形成一第一部份區域電源供應網(local power mesh)；根據該積體電路上一第二電源定義區之位置，形成一第二部份區域電源供應網；形成一全域電源供應網(global power mesh)，該全域電源供應網係用來提供該第一電源定義區所須之第一電源以及該第二電源定義區所須之第二電源；將該第一部份區域電源供應網耦接至該全域電源供應網，並且將該第一部份區域電源供應網耦接至該第一電源定義區；以及將該第二部份區域電源供應網耦接至該全域電源供應網，並且將該第二部份區域電源供應網耦接至該第二電源定義區；其中，該全域電源供應網包含複數條水平電源供應線與複數條垂直電源供應線；其中，該些水平電源供應線係位於一第一金屬層及該些垂直電源供應線位於一第二金屬層；其中，該第一部份區域電源供應網與該第二部份區域電源供應網之間係相互獨立；以及其中，該第一電源的電壓值係不同於該第二電源的電壓值。
  2. 如申請專利範圍第1項所述之規劃方法，其中該第一部份區域電源供應網與該第二部份區域電源供應網係位於相同之金屬層。
  3. 如申請專利範圍第2項所述之規劃方法，其中該全域電源供應網與該第一區域電源供應網係位於不同之金屬層。
  4. 如申請專利範圍第3項所述之規劃方法，其中該全域電源供應網係位於該第一區域電源供應網之上。
  5. 如申請專利範圍第2項所述之規劃方法，其中該第一部份區域電源供應網與該第二部份區域電源供應網彼此之間形成斷路。
  6. 如申請專利範圍第1項所述之規劃方法，其中各該水平電源供應線與各該垂直電源供應線包含有至少一接地線、至少一第一電源線、以及至少一第二電源線，其中該第一電源線係提供該第一電源定義區所須之電源，以及該第二電源線係提供該第二電源定義區所須之電源。
  7. 如申請專利範圍第6項所述之規劃方法，其中該第一部份區域電源供應網包含有至少一第一區域接地線與至少一第三電源線，該第三電源線係耦接至該第一電源線以及該第一電源定義區，該第一區域接地線耦接至該全域電源供應網之接地線。
  8. 如申請專利範圍第7項所述之規劃方法，其中該第二部份區域電源供應網包含有至少一第二區域接地線與至少一第四電源線，該第四電源線係耦接至該第二電源線以及該第二電源定義區，該第二區域接地線耦接至該全域電源供應網之接地線。
  9. 如申請專利範圍第8項所述之規劃方法，其中該第一部份區域接地線與該第二部份區域接地線共享(share)該全域電源供應網之同一接地線。
  10. 如申請專利範圍第1項所述之規劃方法，其中該第一部份區域電源供應網以及該第二部份區域電源供應網之位置係分別對應於第一電源定義區以及該第二電源定義區。
  11. 如申請專利範圍第1項所述之規劃方法，其中各該步驟係利用一自動佈置與繞線(APR)工具來實施。
  12. 一種電源繞線架構，其係應用於一具有多個電源定義區(multiple power domain)之積體電路，該電源供應網(power mesh)架構包含有：一第一部份區域電源供應網(local power mesh)，其位置係對應一第一電源定義區(power domain)之位置，並且耦接至該第一電源定義區；一第二部份區域電源供應網，其位置係對應一第二電源定義區(power domain)之位置，並且耦接至該第二電源定義區；以及一全域電源供應網(global power mesh)，耦接至該第一區域電源供應網以及該第二區域電源供應網，用來分別提供該第一電源定義區與該第二定義區所須之電源；其中該第一部份區域電源供應網與該第二部份區域電源供應網係位於相同之金屬層，且該全域電源供應網與該第一區域電源供應網係位於不同之金屬層；其中，該全域電源供應網包含複數條水平電源供應線與複數條 垂直電源供應線；其中，該些水平電源供應線係位於一第一金屬層及該些垂直電源供應線位於一第二金屬層；以及其中，該第一金屬層及該第二金屬層為不同金屬層。
  13. 如申請專利範圍第12項所述之電源繞線架構，其中該全域電源供應網係位於該第一區域電源供應網之上。
  14. 如申請專利範圍第13項所述之電源繞線架構，其中該第一區域電源供應網與該第二區域電源供應網彼此之間形成斷路。
  15. 如申請專利範圍第12項所述之電源繞線架構，其中各該水平電源供應線與各該垂直電源供應線包含有至少一接地線、至少一第一電源線、以及至少一第二電源線，其中該第一電源線係提供該第一電源定義區所須之電源，以及該第二電源線係提供該第二電源定義區所須之電源。
  16. 如申請專利範圍第15項所述之電源繞線架構，其中該第一部份區域電源供應網包含有至少一第一區域接地線與至少一第三電源線，該第三電源線係耦接至該第一電源線以及該第一電源定義區，該第一區域接地線耦接至該全域電源供應網之接地線。
  17. 如申請專利範圍第16項所述之電源繞線架構，其中該部份第二區域電源供應網包含有至少一第二區域接地線與至少一第四電源線，該第四電源線係耦接至該第二電源線以及該第二電源定義區，該第二區域接地線耦接至該全域電源供應網之接地線。
  18. 如申請專利範圍第17項所述之電源繞線架構，其中該第一區域接地線與該第二區域接地線共享(share)該全域電源供應網之同一接地線。
  19. 一種電源繞線之規劃方法，其係應用於一具有多個電源定義區(multiple power domain)之積體電路，該規劃方法包含有：一全域電源供應網(global power mesh)，該全域電源供應網係位於一第一電源定義區以及一第二電源定義區之上，其包含有複數條水平電源供應線與複數條垂直電源供應線，且各該水平電源供應線與各該垂直電源供應線包含有至少一接地線、至少一第一電源線、以及至少一第二電源線，其中該第一電源線係提供該第一電源定義區所須之電壓，以及該第二電源線係提供該第二電源定義區所須之電壓，該接地線係提供該第一電源定義區與該第二電源定義區所須之地電位；將該全域電源供應網之該第一電源線與該接地線耦接至該第一電源定義區；以及將該全域電源供應網之該第二電源線與該接地線耦接至該第二電源定義區；其中，該些水平電源供應線係位於一第一金屬層及該些垂直電源供應線位於一第二金屬層；以及其中，該第一金屬層及該第二金屬層為不同金屬層。
  20. 如申請專利範圍第19項所述之規劃方法，其中該第一電源定義區與該第二電源定義區共享(share)該全域電源供應網之同一接地線。
  21. 如申請專利範圍第19項所述之規劃方法，其中各該步驟係利用一自動佈置與繞線(APR)工具來實施。
  22. 一種電源繞線架構，其係應用於一具有多個電源定義區(multiple power domain)之積體電路，該電源繞線架構包含有：一全域電源供應網(global power mesh)，係位於一第一電源定義區以及一第二電源定義區之上，該全域電源供應網包含有複數條水平電源供應線與複數條垂直電源供應線，且各該水平電源供應線與各該垂直電源供應線包含：至少一接地線，耦接至該第一電源定義區與該第二電源定義區，用來提供該第一電源定義區與該第二電源定義區所須之地電位；至少一第一電源線，耦接至該第一電源定義區，用來提供該第一電源定義區所須之電壓；以及至少一第二電源線，耦接至該第二電源定義區，用來提供該第二電源定義區所須之電壓；其中，該些水平電源供應線係位於一第一金屬層及該些垂直電源供應線位於一第二金屬層；以及其中，該第一金屬層及該第二金屬層為不同金屬層。
  23. 如申請專利範圍第22項所述之電源繞線架構，其中該第一電源定義區與該第二電源定義區共享(share)該全域電源供應網之同一接地線。
TW096143160A 2007-11-15 2007-11-15 電源供應網之規劃方法 TWI445150B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096143160A TWI445150B (zh) 2007-11-15 2007-11-15 電源供應網之規劃方法
US12/271,534 US8006218B2 (en) 2007-11-15 2008-11-14 Power mesh arrangement method utilized in an integrated circuit having multiple power domains

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096143160A TWI445150B (zh) 2007-11-15 2007-11-15 電源供應網之規劃方法

Publications (2)

Publication Number Publication Date
TW200921883A TW200921883A (en) 2009-05-16
TWI445150B true TWI445150B (zh) 2014-07-11

Family

ID=40643305

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096143160A TWI445150B (zh) 2007-11-15 2007-11-15 電源供應網之規劃方法

Country Status (2)

Country Link
US (1) US8006218B2 (zh)
TW (1) TWI445150B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10564706B2 (en) 2016-12-01 2020-02-18 Industrial Technology Research Institute Power source tolerance analysis method and system

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8375343B1 (en) * 2008-04-11 2013-02-12 Cadence Design Systems, Inc. Methods and apparatus for waveform based variational static timing analysis
US8742618B2 (en) * 2011-03-25 2014-06-03 Mediatek Inc. Method for designing power distribution network of circuit system and related circuit system
CN102857360B (zh) * 2011-06-27 2016-02-24 台达电子工业股份有限公司 电源管理系统及其方法
KR102666075B1 (ko) 2016-12-16 2024-05-14 삼성전자주식회사 메모리 장치 및 메모리 장치의 도전 라인들의 배치 방법
US10629533B2 (en) 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out
US11668735B2 (en) * 2020-07-21 2023-06-06 Qualcomm Incorporated Granular sensing on an integrated circuit
TWI767841B (zh) 2021-09-17 2022-06-11 智原科技股份有限公司 運用於積體電路的電源網結構
CN113792519B (zh) * 2021-11-18 2022-02-11 芯行纪科技有限公司 对电路进行布局规划的方法、电子设备及存储介质
US11644285B1 (en) * 2021-12-21 2023-05-09 Mark A. Pfluger Adaptive boom-mounted IR countermeasure system for rotorcraft

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4815003A (en) * 1987-06-19 1989-03-21 General Electric Company Structured design method for high density standard cell and macrocell layout of VLSI chips
US6725439B1 (en) * 1998-01-29 2004-04-20 International Business Machines Corporation Method of automated design and checking for ESD robustness
US6493859B1 (en) * 2001-10-01 2002-12-10 International Business Machines Corporation Method of wiring power service terminals to a power network in a semiconductor integrated circuit
JP2003115540A (ja) * 2001-10-04 2003-04-18 Fujitsu Ltd 半導体集積回路および半導体集積回路の製造方法
US6538314B1 (en) * 2002-03-29 2003-03-25 International Business Machines Corporation Power grid wiring for semiconductor devices having voltage islands
US6820240B2 (en) * 2002-09-25 2004-11-16 International Business Machines Corporation Voltage island chip implementation
JPWO2004068577A1 (ja) * 2003-01-27 2006-05-25 松下電器産業株式会社 半導体装置
WO2005024910A2 (en) * 2003-09-09 2005-03-17 Robert Eisenstadt Apparatus and method for integrated circuit power management
US6861753B1 (en) * 2003-10-09 2005-03-01 International Business Machines Corporation Method and apparatus for performing power routing on a voltage island within an integrated circuit chip
US7000214B2 (en) * 2003-11-19 2006-02-14 International Business Machines Corporation Method for designing an integrated circuit having multiple voltage domains
US7119578B2 (en) * 2003-11-24 2006-10-10 International Business Machines Corp. Single supply level converter
US7296251B2 (en) * 2004-05-25 2007-11-13 International Business Machines Corporation Method of physical planning voltage islands for ASICs and system-on-chip designs
US7305639B2 (en) * 2005-02-11 2007-12-04 International Business Machines Corporation Method and apparatus for specifying multiple voltage domains and validating physical implementation and interconnections in a processor chip
US7659746B2 (en) * 2005-02-14 2010-02-09 Qualcomm, Incorporated Distributed supply current switch circuits for enabling individual power domains
JP4846272B2 (ja) * 2005-06-07 2011-12-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20070094630A1 (en) * 2005-10-21 2007-04-26 Texas Instruments Incorporated Power grid design in an integrated circuit
US7694241B1 (en) * 2005-12-20 2010-04-06 Synopsys, Inc. Automated design process and method for multi-rail cells and connections
US7760011B2 (en) * 2007-08-10 2010-07-20 Texas Instruments Incorporated System and method for auto-power gating synthesis for active leakage reduction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10564706B2 (en) 2016-12-01 2020-02-18 Industrial Technology Research Institute Power source tolerance analysis method and system

Also Published As

Publication number Publication date
US20090132988A1 (en) 2009-05-21
US8006218B2 (en) 2011-08-23
TW200921883A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
TWI445150B (zh) 電源供應網之規劃方法
TWI538095B (zh) 在標準元件中之電源繞線
JP3231741B2 (ja) スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法
US8413100B2 (en) Power mesh managing method
US6802050B2 (en) Efficient layout strategy for automated design layout tools
JP2001127161A (ja) 集積回路
JP2002334933A (ja) タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法
US8473891B1 (en) System and method for integrated circuit layout editing using reference frames
TW201547001A (zh) 具有介面電路系統的積體電路及用於此介面電路系統之介面單元
US11728795B2 (en) Voltage level shifter cell and integrated circuit including the same
US6493859B1 (en) Method of wiring power service terminals to a power network in a semiconductor integrated circuit
US9653393B2 (en) Method and layout of an integrated circuit
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JP2011204085A (ja) 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置
JP2004281467A (ja) 連結可能なトランジスタセル構造
KR100696221B1 (ko) 반도체 집적 회로 및 전원 레이아웃 설계 방법
CN107122567A (zh) 模块并入前进行天线效应检查的方法
US8667445B2 (en) Power mesh management method
JP2005150338A (ja) 半導体装置およびその設計方法
JP2004103821A (ja) 半導体集積回路
JP3541782B2 (ja) 半導体集積回路の設計方法
JP4447210B2 (ja) 電源端子パターン生成方法及び半導体装置
JP2003282712A (ja) 半導体集積回路のクロック配線方法及び半導体集積回路
US20200201954A1 (en) Method of designing a layout for a semiconductor integrated circuit
JP2005217314A (ja) 半導体集積回路