JPH05114009A - ワイヤボンデイング位置座標作成方法 - Google Patents
ワイヤボンデイング位置座標作成方法Info
- Publication number
- JPH05114009A JPH05114009A JP3305204A JP30520491A JPH05114009A JP H05114009 A JPH05114009 A JP H05114009A JP 3305204 A JP3305204 A JP 3305204A JP 30520491 A JP30520491 A JP 30520491A JP H05114009 A JPH05114009 A JP H05114009A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pad
- bonding position
- position coordinates
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ワイヤボンディング位置座標を自動的に形成
する。 【構成】 半導体集積回路用ＣＡＤで設計した半導体集
積回路の設計データからスクライブライン及びパッドを
抽出したパッド図を作成し、パッド図をリードフレーム
用ＣＡＤが取り扱える形式に変換してリードフレーム用
ＣＡＤに出力し、リードフレーム用ＣＡＤは既存のリー
ドフレームの設計データからリードピンを抽出したリー
ド図を作成し、パッド図とリード図とを比較し、パッド
図とリード図とが適合するならば、そのリード図に該当
するリードフレームの各リードピン上のリード側ボンデ
ィング位置座標と、各パッドのパッド位置座標とを組み
合わせてワイヤボンディング位置座標とし、ワイヤボン
ディング位置座標をワイヤボンダが取り扱える形式に変
換して出力する。
する。 【構成】 半導体集積回路用ＣＡＤで設計した半導体集
積回路の設計データからスクライブライン及びパッドを
抽出したパッド図を作成し、パッド図をリードフレーム
用ＣＡＤが取り扱える形式に変換してリードフレーム用
ＣＡＤに出力し、リードフレーム用ＣＡＤは既存のリー
ドフレームの設計データからリードピンを抽出したリー
ド図を作成し、パッド図とリード図とを比較し、パッド
図とリード図とが適合するならば、そのリード図に該当
するリードフレームの各リードピン上のリード側ボンデ
ィング位置座標と、各パッドのパッド位置座標とを組み
合わせてワイヤボンディング位置座標とし、ワイヤボン
ディング位置座標をワイヤボンダが取り扱える形式に変
換して出力する。
Description
【０００１】
【産業上の利用分野】本発明は、ワイヤボンダに入力さ
れるワイヤボンディング位置を自動的に作成する方法に
関する。
れるワイヤボンディング位置を自動的に作成する方法に
関する。
【０００２】
【従来の技術】ワイヤボンディング位置座標は、第１ボ
ンディング位置たる半導体集積回路のパッドの位置座標
と、第２ボンディング位置たるリードフレームのリード
ピン上のボンディング位置座標とから構成される。かか
るワイヤボンディング位置座標のワイヤボンダへの入力
は、以下のようにして行われる。すなわち、半導体集積
回路のダイボンディングが完了したリードフレームをワ
イヤボンダのＸ−Ｙテーブルにセットし、オペレータが
半導体集積回路のパッドの中心に位置座標入力用のカー
ソルを一致させてこのカーソル位置をパッド位置座標と
して記憶させ、次にカーソルをリードピンのボンディン
グ位置に一致させてこのカーソル位置をリード側ボンデ
ィング位置座標として記憶させることによって行われ
る。
ンディング位置たる半導体集積回路のパッドの位置座標
と、第２ボンディング位置たるリードフレームのリード
ピン上のボンディング位置座標とから構成される。かか
るワイヤボンディング位置座標のワイヤボンダへの入力
は、以下のようにして行われる。すなわち、半導体集積
回路のダイボンディングが完了したリードフレームをワ
イヤボンダのＸ−Ｙテーブルにセットし、オペレータが
半導体集積回路のパッドの中心に位置座標入力用のカー
ソルを一致させてこのカーソル位置をパッド位置座標と
して記憶させ、次にカーソルをリードピンのボンディン
グ位置に一致させてこのカーソル位置をリード側ボンデ
ィング位置座標として記憶させることによって行われ
る。
【０００３】また、予め各パッドの位置座標と、これに
対応するリードピン上のボンディング位置座標とを組み
合わせた一覧表を作成しておき、オペレータがこれに従
って各位置座標をワイヤボンダに入力する方法もある。
対応するリードピン上のボンディング位置座標とを組み
合わせた一覧表を作成しておき、オペレータがこれに従
って各位置座標をワイヤボンダに入力する方法もある。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のワイヤボンディング位置座標の入力方法には以
下のような問題点がある。すなわち、パッド等の位置座
標の入力のためにワイヤボンダを使用しなければならな
いので、ワイヤボンダの可動率が低下する。また、オペ
レータの手作業で位置座標の入力が行われるので、手間
がかかる。特に、一覧表を見ながらの入力作業は手間が
かかる上に、誤りが生じやすい。
た従来のワイヤボンディング位置座標の入力方法には以
下のような問題点がある。すなわち、パッド等の位置座
標の入力のためにワイヤボンダを使用しなければならな
いので、ワイヤボンダの可動率が低下する。また、オペ
レータの手作業で位置座標の入力が行われるので、手間
がかかる。特に、一覧表を見ながらの入力作業は手間が
かかる上に、誤りが生じやすい。
【０００５】本発明は上記事情に鑑みて創案されたもの
で、ワイヤボンダへの位置座標の入力を簡素化可能なワ
イヤボンディング位置座標作成方法を提供することを目
的としている。
で、ワイヤボンダへの位置座標の入力を簡素化可能なワ
イヤボンディング位置座標作成方法を提供することを目
的としている。
【０００６】
【課題を解決するための手段】本発明に係るワイヤボン
ディング位置座標作成方法は、半導体集積回路を設計す
る半導体集積回路用ＣＡＤで設計した半導体集積回路の
設計データからスクライブライン及びパッドを抽出した
パッド図を作成し、当該パッド図をリードフレームを設
計するリードフレーム用ＣＡＤが取り扱える形式に変換
してリードフレーム用ＣＡＤに出力し、リードフレーム
用ＣＡＤは既存のリードフレームの設計データからリー
ドピンを抽出したリード図を作成し、前記パッド図とリ
ード図とを比較し、パッド図とリード図とが適合するな
らば、そのリード図に該当するリードフレームの各リー
ドピン上のリード側ボンディング位置座標と、各パッド
のパッド位置座標とを組み合わせてワイヤボンディング
位置座標とし、当該ワイヤボンディング位置座標をワイ
ヤボンダが取り扱える形式に変換して出力するようにな
っている。
ディング位置座標作成方法は、半導体集積回路を設計す
る半導体集積回路用ＣＡＤで設計した半導体集積回路の
設計データからスクライブライン及びパッドを抽出した
パッド図を作成し、当該パッド図をリードフレームを設
計するリードフレーム用ＣＡＤが取り扱える形式に変換
してリードフレーム用ＣＡＤに出力し、リードフレーム
用ＣＡＤは既存のリードフレームの設計データからリー
ドピンを抽出したリード図を作成し、前記パッド図とリ
ード図とを比較し、パッド図とリード図とが適合するな
らば、そのリード図に該当するリードフレームの各リー
ドピン上のリード側ボンディング位置座標と、各パッド
のパッド位置座標とを組み合わせてワイヤボンディング
位置座標とし、当該ワイヤボンディング位置座標をワイ
ヤボンダが取り扱える形式に変換して出力するようにな
っている。
【０００７】
【実施例】図１は本発明の一実施例に係るワイヤボンデ
ィング位置座標作成方法のフローチャート、図２はパッ
ド図の説明図、図３はパッド図にリード図を重ねて表示
した状態を示す説明図である。
ィング位置座標作成方法のフローチャート、図２はパッ
ド図の説明図、図３はパッド図にリード図を重ねて表示
した状態を示す説明図である。
【０００８】まず、半導体集積回路を設計する半導体集
積回路用ＣＡＤで設計した半導体集積回路の設計データ
から、半導体集積回路の外郭に相当するスクライブライ
ンＳＬとパッドＰとを抽出したパッド図（図２参照）を
作成する（図１のＳ1 参照）。ここで、半導体集積回路
の設計データには、スクライブラインＳＬとパッドＰと
のデータの他に回路パターンのデータが含まれているの
で、パッド図の作成は、設計データから回路パターンを
除去するかたちで行われる。なお、このパッド図の作成
の際に各パッドに連番のパッド番号を付与しておく。な
お、図２に示すパッド図には16個のパッドＰ1 〜Ｐ16が
ある。
積回路用ＣＡＤで設計した半導体集積回路の設計データ
から、半導体集積回路の外郭に相当するスクライブライ
ンＳＬとパッドＰとを抽出したパッド図（図２参照）を
作成する（図１のＳ1 参照）。ここで、半導体集積回路
の設計データには、スクライブラインＳＬとパッドＰと
のデータの他に回路パターンのデータが含まれているの
で、パッド図の作成は、設計データから回路パターンを
除去するかたちで行われる。なお、このパッド図の作成
の際に各パッドに連番のパッド番号を付与しておく。な
お、図２に示すパッド図には16個のパッドＰ1 〜Ｐ16が
ある。
【０００９】パッド図をリードフレームを設計するリー
ドフレーム用ＣＡＤが取り扱える形式に変換する（図１
のＳ2 参照）。例えば、半導体集積回路用ＣＡＤでは、
１つのパッドを５バイトで、リードフレーム用ＣＡＤで
は３バイトでそれぞれ表している場合、パッド図をその
ままリードフレーム用ＣＡＤに出力すると、後の作業の
精度を確保できないことがあるからである。リードフレ
ーム用ＣＡＤが取り扱える形式に変換されたパッド図
は、磁気テープ等の情報記録媒体に記録されてリードフ
レーム用ＣＡＤに与えられる。
ドフレーム用ＣＡＤが取り扱える形式に変換する（図１
のＳ2 参照）。例えば、半導体集積回路用ＣＡＤでは、
１つのパッドを５バイトで、リードフレーム用ＣＡＤで
は３バイトでそれぞれ表している場合、パッド図をその
ままリードフレーム用ＣＡＤに出力すると、後の作業の
精度を確保できないことがあるからである。リードフレ
ーム用ＣＡＤが取り扱える形式に変換されたパッド図
は、磁気テープ等の情報記録媒体に記録されてリードフ
レーム用ＣＡＤに与えられる。
【００１０】パッド図を入力されたリードフレーム用Ｃ
ＡＤには、既存のリードフレームのリードピンＬとアイ
ランドＩとを抽出したリード図が蓄積されているので、
入力されたパッド図に前記リード図を重畳して順次表示
し（図１のＳ3 、図３参照）、パッド図に適合するリー
ド図が蓄積されているか否かをチェックする（図１のＳ
4 参照）。なお、リード図では、各リードピンに連番の
ピン番号が付与されているものとする。なお、図２に示
すパッド図に対応するリード図には16本のリードＬ1 〜
Ｌ16があるものとする。
ＡＤには、既存のリードフレームのリードピンＬとアイ
ランドＩとを抽出したリード図が蓄積されているので、
入力されたパッド図に前記リード図を重畳して順次表示
し（図１のＳ3 、図３参照）、パッド図に適合するリー
ド図が蓄積されているか否かをチェックする（図１のＳ
4 参照）。なお、リード図では、各リードピンに連番の
ピン番号が付与されているものとする。なお、図２に示
すパッド図に対応するリード図には16本のリードＬ1 〜
Ｌ16があるものとする。
【００１１】ここで、パッド図とリード図とが適合する
か否かのチェックは以下のようにして行われる。パッド
図の中心（半導体集積回路の中心）とリード図の中心
（リードフレームのアイランドの中心）とを一致させた
状態で、両者を重畳してディスプレイに表示する。ボン
ディングワイヤは、パッドとリードピンのボンディング
位置とを結ぶ直線として表すことができるので、それぞ
れ対応するパッドとリードピンとを直線で結ぶ。図３で
は、パッドＰ1 とリードＬ1 とのように、同一の添番号
が付されたパッドＰとリードＬとが対応するものとす
る。すべての直線が重ならずに表示されるならば、パッ
ド図とリード図とが適合すると判断して、直線の両端の
座標、すなわちパッド座標とリード側ボンディング位置
座標との一覧をワイヤボンディング位置座標として形成
する（図１のＳ5 参照）。なお、この際、直線、すなわ
ちボンディングワイヤの長さ等の幾つかの諸条件を予め
設定しておき、この諸条件に合致する場合にのみ、ワイ
ヤボンディング位置座標を作成するようにしてもよい。
か否かのチェックは以下のようにして行われる。パッド
図の中心（半導体集積回路の中心）とリード図の中心
（リードフレームのアイランドの中心）とを一致させた
状態で、両者を重畳してディスプレイに表示する。ボン
ディングワイヤは、パッドとリードピンのボンディング
位置とを結ぶ直線として表すことができるので、それぞ
れ対応するパッドとリードピンとを直線で結ぶ。図３で
は、パッドＰ1 とリードＬ1 とのように、同一の添番号
が付されたパッドＰとリードＬとが対応するものとす
る。すべての直線が重ならずに表示されるならば、パッ
ド図とリード図とが適合すると判断して、直線の両端の
座標、すなわちパッド座標とリード側ボンディング位置
座標との一覧をワイヤボンディング位置座標として形成
する（図１のＳ5 参照）。なお、この際、直線、すなわ
ちボンディングワイヤの長さ等の幾つかの諸条件を予め
設定しておき、この諸条件に合致する場合にのみ、ワイ
ヤボンディング位置座標を作成するようにしてもよい。
【００１２】このようにして得られたワイヤボンディン
グ位置座標をワイヤボンダが取り扱うことができる形式
に変換する（図１のＳ6 参照）。そして、変換後のワイ
ヤボンディング位置座標はワイヤボンダに入力され（図
１のＳ7 参照）、当該ワイヤボンダはこのワイヤボンデ
ィング位置座標に基づいてワイヤボンディングを行う
（図１のＳ8 参照）。
グ位置座標をワイヤボンダが取り扱うことができる形式
に変換する（図１のＳ6 参照）。そして、変換後のワイ
ヤボンディング位置座標はワイヤボンダに入力され（図
１のＳ7 参照）、当該ワイヤボンダはこのワイヤボンデ
ィング位置座標に基づいてワイヤボンディングを行う
（図１のＳ8 参照）。
【００１３】なお、既存のリードフレームのリード図で
は適合するものがない場合には、パッド図を基礎データ
として、当該パッド図に対応するような新たなリードフ
レームを作成し（図１のＳ9 参照) 、この新たなリード
フレームと半導体集積回路とに対応するワイヤボンディ
ング位置座標を同様の手順で形成し、ワイヤボンディン
グを行う。
は適合するものがない場合には、パッド図を基礎データ
として、当該パッド図に対応するような新たなリードフ
レームを作成し（図１のＳ9 参照) 、この新たなリード
フレームと半導体集積回路とに対応するワイヤボンディ
ング位置座標を同様の手順で形成し、ワイヤボンディン
グを行う。
【００１４】
【発明の効果】本発明に係るワイヤボンディング位置座
標作成方法によると、半導体集積回路の設計データと、
リードフレームの設計データとからワイヤボンディング
位置座標が自動的に形成されるので、ワイヤボンダはワ
イヤボンディング位置座標を形成する必要がない。この
ため、従来のようにワイヤボンダの可動率が低下するこ
ともなく、手間がかかることもないので、実用上極めて
有用なものである。
標作成方法によると、半導体集積回路の設計データと、
リードフレームの設計データとからワイヤボンディング
位置座標が自動的に形成されるので、ワイヤボンダはワ
イヤボンディング位置座標を形成する必要がない。この
ため、従来のようにワイヤボンダの可動率が低下するこ
ともなく、手間がかかることもないので、実用上極めて
有用なものである。
【図１】本発明の一実施例に係るワイヤボンディング位
置座標作成方法のフローチャートである。
置座標作成方法のフローチャートである。
【図２】パッド図の説明図である。
【図３】パッド図にリード図を重ねて表示した状態を示
す説明図である。
す説明図である。
Ｐ パッド ＳＬ スクライブライン Ｌ リード
Claims (1)
- 【請求項１】 半導体集積回路を設計する半導体集積回
路用ＣＡＤで設計した半導体集積回路の設計データから
スクライブライン及びパッドを抽出したパッド図を作成
し、当該パッド図をリードフレームを設計するリードフ
レーム用ＣＡＤが取り扱える形式に変換してリードフレ
ーム用ＣＡＤに出力し、リードフレーム用ＣＡＤは既存
のリードフレームの設計データからリードピンを抽出し
たリード図を作成し、前記パッド図とリード図とを比較
し、パッド図とリード図とが適合するならば、そのリー
ド図に該当するリードフレームの各リードピン上のリー
ド側ボンディング位置座標と、各パッドのパッド位置座
標とを組み合わせてワイヤボンディング位置座標とし、
当該ワイヤボンディング位置座標をワイヤボンダが取り
扱える形式に変換して出力すること特徴とするワイヤボ
ンディング位置座標作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305204A JPH05114009A (ja) | 1991-10-23 | 1991-10-23 | ワイヤボンデイング位置座標作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305204A JPH05114009A (ja) | 1991-10-23 | 1991-10-23 | ワイヤボンデイング位置座標作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114009A true JPH05114009A (ja) | 1993-05-07 |
Family
ID=17942307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305204A Pending JPH05114009A (ja) | 1991-10-23 | 1991-10-23 | ワイヤボンデイング位置座標作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1944734A2 (en) | 1999-09-22 | 2008-07-16 | Fuji Jukogyo Kabushiki Kaisha | Distance correcting apparatus of surrounding monitoring system and vanishing point correcting apparatus thereof |
-
1991
- 1991-10-23 JP JP3305204A patent/JPH05114009A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1944734A2 (en) | 1999-09-22 | 2008-07-16 | Fuji Jukogyo Kabushiki Kaisha | Distance correcting apparatus of surrounding monitoring system and vanishing point correcting apparatus thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0477462B2 (ja) | ||
| US6263479B1 (en) | Method and apparatus for layout of an interface of digital and analog semiconductor integrated circuits based on positions of digital and analog functional blocks | |
| JPH05114009A (ja) | ワイヤボンデイング位置座標作成方法 | |
| CN111241775A (zh) | 集成电路版图拼接方法 | |
| JPH10256386A (ja) | マスクパターンデータの作成方法 | |
| JP3204716B2 (ja) | レイアウト編集装置及び図作成装置 | |
| JPH07152811A (ja) | Ｌｓｉ設計支援システム | |
| JP3087669B2 (ja) | 半導体集積回路の設計支援装置 | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP2776402B2 (ja) | 配線経路表示方法 | |
| JPH04344976A (ja) | 図面作成装置 | |
| JPH0567679A (ja) | Ｌｓｉ設計支援システム | |
| JPH04346239A (ja) | Ｌｓｉチップ設計装置 | |
| JP2907189B2 (ja) | 自動レイアウト装置 | |
| JPH0470977A (ja) | 基板内層データ作成方式 | |
| JPH0445559A (ja) | 自動配置配線システム | |
| JPH05189508A (ja) | 回路図入力装置 | |
| JPH041859A (ja) | ワイヤボンディング用図面生成装置 | |
| JP3248800B2 (ja) | 回路図作成装置及び回路図作成方法 | |
| JPS62260219A (ja) | メニユ−画面の入力デ−タ再生表示方式 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| JPH05266137A (ja) | 配置設計支援装置 | |
| JPH0435042A (ja) | バックアノテーション方法 | |
| JPH01217680A (ja) | 回路図データ入力方式 |