JP3204716B2 - レイアウト編集装置及び図作成装置 - Google Patents
レイアウト編集装置及び図作成装置Info
- Publication number
- JP3204716B2 JP3204716B2 JP3500192A JP3500192A JP3204716B2 JP 3204716 B2 JP3204716 B2 JP 3204716B2 JP 3500192 A JP3500192 A JP 3500192A JP 3500192 A JP3500192 A JP 3500192A JP 3204716 B2 JP3204716 B2 JP 3204716B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- pad
- frame
- editing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、レイアウト編集装置
に関し、たとえば、ＩＣ製造のアセンブリ工程で使用す
るワイヤボーディング用図面であるＷＤ図を作成するＷ
Ｄ図作成装置に関するものである。
に関し、たとえば、ＩＣ製造のアセンブリ工程で使用す
るワイヤボーディング用図面であるＷＤ図を作成するＷ
Ｄ図作成装置に関するものである。
【０００２】
【従来の技術】図４は、従来のＷＤ図作成装置の構成図
であり、図において、１はパッド図形を含んだレイアウ
トデータ、２はレイアウトデータ１からパッド図形を抽
出するパッド図形抽出部、３はパッド図形抽出部２で抽
出した各パッドにワイヤリングするリードのピン番号を
設定する結線情報設定部、４は既存フレームのデータを
格納したフレームライブラリ、５はフレームライブラリ
４よりチップに合った適合フレームを検索し、適合フレ
ームを入力するフレーム検索入力部、６は結線情報設定
部３で設定したリードのピン番号を基に、パッド抽出部
２で抽出したパッドとフレーム検索入力部５で入力した
フレームのリードを結線するオートワイヤリング部、７
はオートワイヤリング部６、あるいはマニュアルワイヤ
リング部９でワイヤリングした結線のチェックをするワ
イヤリングルールチェック部、８はワイヤリングルール
チェック部でエラーが出た結線の修正をするマニュアル
ワイヤリング部、９はＷＤ図作成装置で作成したＷＤ図
面をプロッタに出力するプロット出力部、１０はプロッ
ト出力部９で出力したＷＤ図面、１５はレイアウトデー
タを出力するレイアウトＣＡＤ装置を示す。
であり、図において、１はパッド図形を含んだレイアウ
トデータ、２はレイアウトデータ１からパッド図形を抽
出するパッド図形抽出部、３はパッド図形抽出部２で抽
出した各パッドにワイヤリングするリードのピン番号を
設定する結線情報設定部、４は既存フレームのデータを
格納したフレームライブラリ、５はフレームライブラリ
４よりチップに合った適合フレームを検索し、適合フレ
ームを入力するフレーム検索入力部、６は結線情報設定
部３で設定したリードのピン番号を基に、パッド抽出部
２で抽出したパッドとフレーム検索入力部５で入力した
フレームのリードを結線するオートワイヤリング部、７
はオートワイヤリング部６、あるいはマニュアルワイヤ
リング部９でワイヤリングした結線のチェックをするワ
イヤリングルールチェック部、８はワイヤリングルール
チェック部でエラーが出た結線の修正をするマニュアル
ワイヤリング部、９はＷＤ図作成装置で作成したＷＤ図
面をプロッタに出力するプロット出力部、１０はプロッ
ト出力部９で出力したＷＤ図面、１５はレイアウトデー
タを出力するレイアウトＣＡＤ装置を示す。
【０００３】次に動作について説明する。レイアウトＣ
ＡＤ装置１５より出力されたレイアウトデータ１からガ
ラスコートレイヤのみを読み込み、パッド図形抽出部２
で自動的にパッド図形以外を消去するとともに、自動的
に消去できなかった図形はＩＣ設計者がマウス等のボン
ディングデバイスを用いて消去する。次に、結線情報設
定部３で各パッドにワイヤリングするリードのピン番号
を設定する。フレーム検索入力部５でチップサイズに合
ったフレームを既存フレームが格納されているフレーム
ライブラリ４の中から検索し、ディスプレイ上に適合フ
レームの一覧リストを表示する。ＩＣ設計者は一覧リス
ト内からフレームを選択し、そのフレームをフレームラ
イブラリ４からＷＤ作成装置に読み込む。次に、結線情
報設定部３で設定した結線情報を基に、リードとパッド
の結線をオートワイヤリング部６で自動的に結線する。
リード間同士の結線等、オートワイヤリングできない結
線及び結線の修正は、マニュアルワイヤリング部８で手
修正で行う。次に、結線が正確に行われているかをワイ
ヤリングルールチェック部７で確認し正確にワイヤリン
グしていれば、プロット出力部９でＷＤ図１０をプロッ
タに出力する。ルールチェックでエラーが出た場合、マ
ニュアルワイヤリング部８に戻って、ワイヤの修正を行
い、ワイヤリングルールチェック部７でルールチェック
をする。ワイヤの修正でエラーがなくならない場合、フ
レーム検索入力部５に戻り、新たな適合フレームをＷＤ
作成装置に読み込み、同様の操作を繰り返す。すべての
適合フレームでルールチェックエラーがある場合、新規
にフレームを開発する。
ＡＤ装置１５より出力されたレイアウトデータ１からガ
ラスコートレイヤのみを読み込み、パッド図形抽出部２
で自動的にパッド図形以外を消去するとともに、自動的
に消去できなかった図形はＩＣ設計者がマウス等のボン
ディングデバイスを用いて消去する。次に、結線情報設
定部３で各パッドにワイヤリングするリードのピン番号
を設定する。フレーム検索入力部５でチップサイズに合
ったフレームを既存フレームが格納されているフレーム
ライブラリ４の中から検索し、ディスプレイ上に適合フ
レームの一覧リストを表示する。ＩＣ設計者は一覧リス
ト内からフレームを選択し、そのフレームをフレームラ
イブラリ４からＷＤ作成装置に読み込む。次に、結線情
報設定部３で設定した結線情報を基に、リードとパッド
の結線をオートワイヤリング部６で自動的に結線する。
リード間同士の結線等、オートワイヤリングできない結
線及び結線の修正は、マニュアルワイヤリング部８で手
修正で行う。次に、結線が正確に行われているかをワイ
ヤリングルールチェック部７で確認し正確にワイヤリン
グしていれば、プロット出力部９でＷＤ図１０をプロッ
タに出力する。ルールチェックでエラーが出た場合、マ
ニュアルワイヤリング部８に戻って、ワイヤの修正を行
い、ワイヤリングルールチェック部７でルールチェック
をする。ワイヤの修正でエラーがなくならない場合、フ
レーム検索入力部５に戻り、新たな適合フレームをＷＤ
作成装置に読み込み、同様の操作を繰り返す。すべての
適合フレームでルールチェックエラーがある場合、新規
にフレームを開発する。
【０００４】
【発明が解決しようとする課題】従来のＷＤ図作成装置
は以上のように構成されているので、レイアウトＣＡＤ
装置上で設計したチップ（特にパッドのボンディング
点）に合わせて、既存フレームの中から適合するフレー
ムを選択しなければならず、そのため、適合するフレー
ムがない場合が多々あり、新規にフレームを開発しなけ
ればならないという問題点があった。
は以上のように構成されているので、レイアウトＣＡＤ
装置上で設計したチップ（特にパッドのボンディング
点）に合わせて、既存フレームの中から適合するフレー
ムを選択しなければならず、そのため、適合するフレー
ムがない場合が多々あり、新規にフレームを開発しなけ
ればならないという問題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、既存部品（既存フレーム）に
合わせて、チップ等の他の部品の設計（たとえば、パッ
ドのボンディング点の位置設計）を行うため、既存部品
の流用率が高くなり、新規に開発する部品の量を削減す
るレイアウト編集装置を得ることを目的とする。
るためになされたもので、既存部品（既存フレーム）に
合わせて、チップ等の他の部品の設計（たとえば、パッ
ドのボンディング点の位置設計）を行うため、既存部品
の流用率が高くなり、新規に開発する部品の量を削減す
るレイアウト編集装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係わるレイア
ウト編集装置は、チップ（第１の接続部の一例）とリー
ドフレーム（第２の接続部の一例）をワイヤリングする
にあたり、各リードフレームにワイヤリングするパッド
のボンディング可能領域を示すとともに、このボンディ
ング可能領域にパッドのボンディング点が配置できるよ
うにしたものであり、以下の要素を有するものである。 （ａ）第１と第２の接続部のレイアウトを、所定の位置
関係をもたせて表示する接続部表示手段、（ｂ）上記接
続部表示手段により表示された第１の接続部における、
第２の接続部への接続可能領域を所定の規則に基づいて
判別して、表示する領域表示手段、（ｃ）上記領域表示
手段により表示された第１の接続部の接続可能領域の中
から第２の接続部への接続点を特定する編集手段。
ウト編集装置は、チップ（第１の接続部の一例）とリー
ドフレーム（第２の接続部の一例）をワイヤリングする
にあたり、各リードフレームにワイヤリングするパッド
のボンディング可能領域を示すとともに、このボンディ
ング可能領域にパッドのボンディング点が配置できるよ
うにしたものであり、以下の要素を有するものである。 （ａ）第１と第２の接続部のレイアウトを、所定の位置
関係をもたせて表示する接続部表示手段、（ｂ）上記接
続部表示手段により表示された第１の接続部における、
第２の接続部への接続可能領域を所定の規則に基づいて
判別して、表示する領域表示手段、（ｃ）上記領域表示
手段により表示された第１の接続部の接続可能領域の中
から第２の接続部への接続点を特定する編集手段。
【０００７】
【作用】この発明における領域表示手段は、ボンディン
グ可能な領域をコンピュータのディスプレイ上に描かれ
ているチップ（チップ枠とパッド）上に表示する。ま
た、編集手段はこのボンディング可能領域内にパッドの
ボンディング点（接続点）を配置するための編集をマウ
ス等のボンディングデバイスを用いて対話的に行う。
グ可能な領域をコンピュータのディスプレイ上に描かれ
ているチップ（チップ枠とパッド）上に表示する。ま
た、編集手段はこのボンディング可能領域内にパッドの
ボンディング点（接続点）を配置するための編集をマウ
ス等のボンディングデバイスを用いて対話的に行う。
【０００８】
実施例１．以下、この発明の一実施例の図について説明
する。図１において、実線枠内は、この発明のＷＤ作成
装置の構成を表し、１〜１０は図３の従来のＷＤ作成装
置の構成に示したものと同一である。図１において、１
１は各パッドのボンディング点の可能領域を表示するボ
ンディング可能領域表示部（領域表示手段の一例）、１
２はボンディング可能領域表示部１１で示した領域内に
パッドのボンディング点を配置するためのパッド編集部
（編集手段の一例）、１３はパッド編集部１２で編集し
たパッドの編集結果を出力するパッド編集結果出力部、
１４はパッド編集結果出力部で出力したパッド編集結果
出力ファイル、１５はパッド編集結果ファイル１４を読
み込み、レイアウトデータにパッド編集結果を反映させ
るレイアウトＣＡＤ装置である。
する。図１において、実線枠内は、この発明のＷＤ作成
装置の構成を表し、１〜１０は図３の従来のＷＤ作成装
置の構成に示したものと同一である。図１において、１
１は各パッドのボンディング点の可能領域を表示するボ
ンディング可能領域表示部（領域表示手段の一例）、１
２はボンディング可能領域表示部１１で示した領域内に
パッドのボンディング点を配置するためのパッド編集部
（編集手段の一例）、１３はパッド編集部１２で編集し
たパッドの編集結果を出力するパッド編集結果出力部、
１４はパッド編集結果出力部で出力したパッド編集結果
出力ファイル、１５はパッド編集結果ファイル１４を読
み込み、レイアウトデータにパッド編集結果を反映させ
るレイアウトＣＡＤ装置である。
【０００９】次に動作について説明する。パッド図形抽
出部２からフレーム検索入力部５までの動作は、従来の
ＷＤ作成装置の動作と同様である。すなわち、レイアウ
トＣＡＤ装置１５より出力されたレイアウトデータ１か
らガラスコートレイヤのみを読み込み、パッド図形抽出
部２でパッド以外の図形を消去し、パッドのみとする。
次に、結線情報設定部３で各パッドにワイヤリングする
リードのピン番号を設定する。フレーム検索入力部５で
チップサイズに合ったフレームをフレームライブラリ４
の中から検索し、ＷＤ作成装置に読み込む。
出部２からフレーム検索入力部５までの動作は、従来の
ＷＤ作成装置の動作と同様である。すなわち、レイアウ
トＣＡＤ装置１５より出力されたレイアウトデータ１か
らガラスコートレイヤのみを読み込み、パッド図形抽出
部２でパッド以外の図形を消去し、パッドのみとする。
次に、結線情報設定部３で各パッドにワイヤリングする
リードのピン番号を設定する。フレーム検索入力部５で
チップサイズに合ったフレームをフレームライブラリ４
の中から検索し、ＷＤ作成装置に読み込む。
【００１０】次に、読み込んだフレームに合わせてパッ
ドのボンディング点の位置を決定するため、まず、ボン
ディング可能領域表示部１１で各パッドのボンディング
点の配置可能な領域、すなわち、パッドのボンディング
点をこの領域内に配置すれば、ワイヤリングルールチェ
ック部７でワイヤリングのエラーがでない領域をディス
プレイ上に表示する。
ドのボンディング点の位置を決定するため、まず、ボン
ディング可能領域表示部１１で各パッドのボンディング
点の配置可能な領域、すなわち、パッドのボンディング
点をこの領域内に配置すれば、ワイヤリングルールチェ
ック部７でワイヤリングのエラーがでない領域をディス
プレイ上に表示する。
【００１１】ボンディング可能領域の求め方を以下に示
す。図２において、ＷＤ図の原点０からリード１６のリ
ード先端線分ＡＢの中点Ｐを通る直線Ｌを求める。直線
Ｌ上にあり、点Ｐからリード１６内方向に０．３ｍｍ離
れた点をＱとする。点Ｑを通り、リード先端ＡＢに平行
な直線ｍを求め、直線ｍとリード先端ＡＢと隣接する線
分ＡＣ、ＢＤの交点をそれぞれＥ、Ｆとする。次に、線
分ＥＦの中点Ｒとリード先端の中点Ｐとを通る直線ｎ上
にあり、点Ｐからリード１６内に０．３ｍｍ離れた点Ｓ
を仮ステッチ座標（リード側のワイヤの結線位置）とす
る。
す。図２において、ＷＤ図の原点０からリード１６のリ
ード先端線分ＡＢの中点Ｐを通る直線Ｌを求める。直線
Ｌ上にあり、点Ｐからリード１６内方向に０．３ｍｍ離
れた点をＱとする。点Ｑを通り、リード先端ＡＢに平行
な直線ｍを求め、直線ｍとリード先端ＡＢと隣接する線
分ＡＣ、ＢＤの交点をそれぞれＥ、Ｆとする。次に、線
分ＥＦの中点Ｒとリード先端の中点Ｐとを通る直線ｎ上
にあり、点Ｐからリード１６内に０．３ｍｍ離れた点Ｓ
を仮ステッチ座標（リード側のワイヤの結線位置）とす
る。
【００１２】次に図３において、リード先端線分ＡＢの
両端Ａ、Ｂから５０μｍ内側の点をそれぞれＴ、Ｕとす
る。直線ＳＴ、直線ＳＵとチップの端及びチップ端から
０．２８３ｍｍ離れ、チップ端に平行な直線Ｋとで囲ま
れた領域をＸとする。領域Ｘと仮ステッチ座標Ｓを中点
とし、半径が２．５ｍｍの円内との交わり部分をパッド
のボンディング可能領域Ｙとする。
両端Ａ、Ｂから５０μｍ内側の点をそれぞれＴ、Ｕとす
る。直線ＳＴ、直線ＳＵとチップの端及びチップ端から
０．２８３ｍｍ離れ、チップ端に平行な直線Ｋとで囲ま
れた領域をＸとする。領域Ｘと仮ステッチ座標Ｓを中点
とし、半径が２．５ｍｍの円内との交わり部分をパッド
のボンディング可能領域Ｙとする。
【００１３】パッドのボンディング可能領域Ｙの表示方
法は、まず、可能領域を表示したいパッドをマウスでク
リックする。クリックしたパッドの結線情報（結線する
リードのピン番号）を調べ、前述したような規則に従っ
てそのリードのボンディング可能領域を表示する。
法は、まず、可能領域を表示したいパッドをマウスでク
リックする。クリックしたパッドの結線情報（結線する
リードのピン番号）を調べ、前述したような規則に従っ
てそのリードのボンディング可能領域を表示する。
【００１４】次に、パッド編集部１２で、パッドのボン
ディング点をボンディング可能領域に配置する。パッド
編集は、パッドの移動、複写、消去をマウスを用いて、
対話的に行う。以上のパッドのボンディング可能領域の
表示及びパッドの編集を各パッドに対して行う。
ディング点をボンディング可能領域に配置する。パッド
編集は、パッドの移動、複写、消去をマウスを用いて、
対話的に行う。以上のパッドのボンディング可能領域の
表示及びパッドの編集を各パッドに対して行う。
【００１５】すべてのパッドのボンディング点が可能領
域内に配置できれば、パッド編集結果出力部１３でパッ
ド編集結果出力ファイル１４を作成しレイアウトＣＡＤ
装置１５にパッド編集結果を返す。
域内に配置できれば、パッド編集結果出力部１３でパッ
ド編集結果出力ファイル１４を作成しレイアウトＣＡＤ
装置１５にパッド編集結果を返す。
【００１６】以上のように、この実施例では、ＩＣ製造
のアセンブリ工程で使用するワイヤボンディング用図面
（ＷＤ図）の作成に於いて、各リードフレームにワイヤ
リングするパッドのボンディング可能領域を表示するボ
ンディング可能領域表示手段と、そのボンディング可能
領域内に、パッドのボンディング点が入るようにパッド
図形を移動するパッド編集手段と、パッド編集後のデー
タを出力するパッド編集結果出力手段を備えたＷＤ図作
成装置を説明した。
のアセンブリ工程で使用するワイヤボンディング用図面
（ＷＤ図）の作成に於いて、各リードフレームにワイヤ
リングするパッドのボンディング可能領域を表示するボ
ンディング可能領域表示手段と、そのボンディング可能
領域内に、パッドのボンディング点が入るようにパッド
図形を移動するパッド編集手段と、パッド編集後のデー
タを出力するパッド編集結果出力手段を備えたＷＤ図作
成装置を説明した。
【００１７】実施例２．上記実施例１においては、リー
ドフレームとチップをワイヤリングする場合を示した
が、この発明はＩＣのレイアウト編集ばかりでなく、第
１の接続部と第２の接続部を接続する場合に、第１の接
続部の接続点を既存の第２の接続部のレイアウトに応じ
て編集する場合に適用することができる。
ドフレームとチップをワイヤリングする場合を示した
が、この発明はＩＣのレイアウト編集ばかりでなく、第
１の接続部と第２の接続部を接続する場合に、第１の接
続部の接続点を既存の第２の接続部のレイアウトに応じ
て編集する場合に適用することができる。
【００１８】
【発明の効果】以上のように、この発明によれば、接続
可能領域を表示し、この領域内に接続点を配置できるよ
うに構成したので、既存部品に合わせて、レイアウト設
計が可能であり、新規部品の開発量を削減することがで
きるという効果がある。
可能領域を表示し、この領域内に接続点を配置できるよ
うに構成したので、既存部品に合わせて、レイアウト設
計が可能であり、新規部品の開発量を削減することがで
きるという効果がある。
【図１】この発明の実施例によるＷＤ図作成装置の構成
図である。
図である。
【図２】フレームの仮ステッチ座標Ｓの求め方を示す図
である。
である。
【図３】パッドのボンディング可能領域Ｙの求め方を示
す図である。
す図である。
【図４】従来のＷＤ図作成装置の構成図である。
１ レイアウト ２ パッド図形抽出部 ３ 結線情報設定部 ４ フレームライブラリ ５ フレーム検索入力部 ６ オートワイヤリング部 ７ ワイヤリングルールチェック部 ８ マニュアルワイヤリング部 ９ プロット出力部 １０ ＷＤ図 １１ ボンディング可能領域表示部 １２ パッド編集部 １３ パッド編集結果出力部 １４ パッド編集結果出力ファイル １５ レイアウトＣＡＤ装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 H01L 21/60
Claims (2)
- 【請求項１】 以下の要素を有するレイアウト編集装置 （ａ）第１と第２の接続部のレイアウトを、所定の位置
関係をもたせて表示する接続部表示手段、 （ｂ）上記接続部表示手段により表示された第１の接続
部における、第２の接続部への接続可能領域を、上記第２の接続部の先端線分の中心を通る直線上にある
上記第２の接続部上の点から上記第２の接続部の先端線
分の両端から内側にある上記先端線分上の２点にそれぞ
れ延びた２直線と、 上記第１の接続部の端と、 上記第１の接続部の端から内側に上記第１の接続部の端
と平行に延びる直線と、 上記第２の接続部上の上記点を中心とした円とで囲まれ
た領域として判別する判別手段、 （ｃ）上記判別手段により判別した上記接続可能領域を
表示する領域表示手段、（ｄ） 上記領域表示手段により表示された第１の接続部
の接続可能領域の中から第２の接続部への接続点を特定
する編集手段。 - 【請求項２】 レイアウトデータを記憶するレイアウト
ＣＡＤ装置と、 上記レイアウトＣＡＤ装置に記憶されたレイアウトデー
タからパッド図形を抽出するパッド図形抽出部と、 上記パッド図形抽出部により抽出されたパッド図形にリ
ードの結線情報を設定する結線情報設定部と、 フレームデータを格納するフレームライブラリと、 上記フレームライブラリに格納されたフレームデータを
検索し、検索されたフレームデータを入力するフレーム
検索入力部と、 上記フレーム検索入力部に入力されたフレームデータに
基づいてフレームを表示し、表示したフレームに、上記
結線情報設定部により設定された結線情報に基づいて、
パッドの接続可能領域を、上記リードの先端線分の中心
を通る直線上に ある上記リード上の点から上記リードの
先端線分の両端から内側にある上記先端線分上の２点に
それぞれ延びた２直線と、上記パッドの端と、上記パッ
ドの端から内側に上記パッドの端と平行に延びる直線
と、上記リード上の上記点を中心とした円とで囲まれた
領域として、表示するボンディング可能領域表示部と、 上記ボンディング可能領域表示部で表示された接続可能
領域に上記パッドの接続点を配置編集するパッド編集部
と、 上記パッド編集部により編集された編集結果をレイアウ
トデータとして上記レイアウトＣＡＤ装置へ記憶させる
ために上記レイアウトＣＡＤ装置へ出力するパッド編集
結果出力部と、 上記パッド編集部により編集された編集結果に基づいて
上記パッド図形と上記リードとの結線図を作成するオー
トワイヤリング部と、 上記オートワイヤリング部により作成された上記結線図
の結線をチェックするワイヤリングルールチェック部
と、 上記ワイヤリングルールチェック部によりチェックされ
た結果、上記結線がエラーになった場合に手修正で上記
結線図を修正させるマニュアルワイヤリング部と、 上記オートワイヤリング部により作成された上記結線図
と上記マニュアルワイヤリング部により修正させられた
上記結線図とのうち１の結線図を出力するプロッタ出力
部とを備え、 上記ワイヤリングルールチェック部は、上記マニュアル
ワイヤリング部により修正させられた上記結線図の結線
をチェックし、上記プロッタ出力部は、上記ワイヤリン
グルールチェック部によりチェックされた、上記オート
ワイヤリング部により作成された上記結線図と上記マニ
ュアルワイヤリング部により修正させられた上記結線図
とのうち１の結線図を出力することを特徴とする図作成
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3500192A JP3204716B2 (ja) | 1992-02-21 | 1992-02-21 | レイアウト編集装置及び図作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3500192A JP3204716B2 (ja) | 1992-02-21 | 1992-02-21 | レイアウト編集装置及び図作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05233760A JPH05233760A (ja) | 1993-09-10 |
| JP3204716B2 true JP3204716B2 (ja) | 2001-09-04 |
Family
ID=12429880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3500192A Expired - Fee Related JP3204716B2 (ja) | 1992-02-21 | 1992-02-21 | レイアウト編集装置及び図作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204716B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707989B2 (ja) * | 1994-12-20 | 1998-02-04 | 日本電気株式会社 | Ｌｓｉ設計支援システム |
| JP2003297870A (ja) | 2002-04-04 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置の設計支援装置 |
-
1992
- 1992-02-21 JP JP3500192A patent/JP3204716B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05233760A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7353482B2 (en) | Routing display facilitating task of removing error | |
| US8166443B2 (en) | Method of shield line placement for semiconductor integrated circuit, design apparatus for semiconductor integrated circuit, and design program for semiconductor integrated circuit | |
| US6170079B1 (en) | Power supply circuit diagram design system | |
| JP3204716B2 (ja) | レイアウト編集装置及び図作成装置 | |
| JP3042443B2 (ja) | マスクパターンデータの作成方法 | |
| US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
| JP2848284B2 (ja) | 回路設計支援方法およびその装置 | |
| JP3757057B2 (ja) | ボンディング座標を記録した記録媒体の作成方法 | |
| JPH02236779A (ja) | スキャンパス接続方式 | |
| JP3128908B2 (ja) | 配線レイアウト設計のためのエディタ | |
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| US7870526B2 (en) | Aid apparatus, computer-readable recording medium in which design aid program is stored, and interactive design aid apparatus | |
| JPH07152811A (ja) | Ｌｓｉ設計支援システム | |
| JPH10228496A (ja) | レイアウト情報生成装置及びレイアウト情報生成方法 | |
| JPH06196562A (ja) | Ｌｓｉ設計用ｃａｄ装置 | |
| JP3270274B2 (ja) | 評価支援システム | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JP2822675B2 (ja) | Ｌｓｉチップ設計システム | |
| JP2988435B2 (ja) | リードフレームの設計方法およびプログラムを記録した記録媒体 | |
| JP2524649B2 (ja) | 半導体ｉｃの自動接続方法 | |
| JPH08221265A (ja) | ソフトウエア開発支援装置 | |
| JPH0470977A (ja) | 基板内層データ作成方式 | |
| JPH04346239A (ja) | Ｌｓｉチップ設計装置 | |
| CN116383256A (zh) | 一种作业指导文件的制作方法及pcba的生产方法 | |
| JPH0417071A (ja) | Ｌｓｉ設計支援システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010619 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |