JP2848284B2 - 回路設計支援方法およびその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は回路設計支援方法お
よびその装置に関し、特にＣＡＤを用いエンジニアリン
グワークステーション上で回路図を作成編集する回路図
エディタ機能を有する回路設計支援方法およびその装置
に関する。

【０００２】

【従来の技術】ＩＣの高密度化、高集積化にともない１
チップの回路規模が大きくなり、数十万ゲートから成る
大規模なプロセッサＩＣ等が次々と開発されている。こ
の種の大規模ＩＣの回路図は、エジニアリングワークス
テーション（ＥＷＳ）上で人間が会話的に回路図を作成
する回路図エディタで作成することが一般的に広く行わ
れている。しかし、回路図エディタで上述のような大規
模ＩＣの回路図を入力する場合、１枚の図面上に全回路
図を入力することは、入力作業や図面確認の困難性を生
じさせるため、その対策として階層構造やページ分割を
用いて入力することができるようになっている。

【０００３】ここで、階層構造とは回路を機能毎のブロ
ックにまとめその各々を１つの回路図で部品として定義
し、別の回路図でその部品を使えるようにするものであ
る。この場合、部品として定義した回路図は、これを部
品として用いた回路図の下の階層であるという。また、
ページ分割とは、ある階層の回路図をいくつかに分割し
て入力することであり、分割した結果の個々の回路図を
ページと呼ぶ。

【０００４】従来のこの種の回路図エディタを含む回路
設計支援方法では、上述のような入力方式により、回路
図の入力や、機能ブロック毎の確認が容易となっている
が、それと同時に、回路図全体の接続状態の確認が困難
になるという問題を生じている。

【０００５】この対策として、複数にページ分割されて
設計された回路図に対して、そのページ間の接続情報を
表示するための複数ページ間接続情報表示機能が各種提
案されている。

【０００６】この複数ページ間接続情報表示機能を有す
る従来の一般的な第１の回路設計支援方法の回路図表示
の一例を示す図６を参照すると、この第１の回路設計支
援方法は、表示画面の複数のウインドウ上に１ページ毎
に回路図表示を行い、目視により確認するか、または１
つのネットここでは例として端子Ｂ接続線を選択すると
別のウインドウ上に接続された端子Ｂ接続線対応のネッ
トが１０１のようにハイライト表示されることにより接
続情報を確認する。

【０００７】複数ページ間接続情報表示機能を有する特
開昭６４−４１０７３号公報記載の従来の第２の回路設
計支援方法の回路図表示の一例を示す図７を参照する
と、この第２の回路設計支援方法は、複数ページに渡っ
ている各構成素子の接続関係を認識して編集し、ページ
間接続情報を付加して展開する。すなわち図示のように
接続状態のリストと、回路図上のページ間端子の周辺に
接続先のページ番号および座標を表示し、これらページ
間接続情報により端子の接続を確認する。

【０００８】また、複数ページ間接続情報表示機能を有
する特開平３−４２７７７号公報記載の従来の第３の回
路設計支援方法は、任意の２素子を選択し、その２素子
間の結線の有無をチェックする。

【０００９】さらに、複数ページ間接続情報表示機能を
有する特開平１−１４７６７２号公報記載の従来の第４
の回路設計支援方法の回路図表示の一例を示す図８を参
照すると、この第４の回路設計支援方法は、１画面に全
ページを分割して端子のみを表示し、その接続情報を表
示された同一信号名を結ぶ直線によって示す。

【００１０】

【発明が解決しようとする課題】上述した従来の第１の
回路設計支援方法は、選択したページ間端子に接続され
たネットをハイライトする表示方法を用いても、予め接
続先存在ページを知らない場合は、全てのページを開い
て確認をする必要があるという欠点があった。

【００１１】従来の第２の回路設計支援方法は、接続先
存在ページを知ることができるが、他のページを開かな
くてはその端子に接続される素子を確認することは困難
であるという欠点があった。

【００１２】また、従来の第３の回路設計支援方法は、
選択した２素子間の接続のチェックは容易であったが、
片方の素子だけを選択し、その素子の接続先を検索する
ことは困難であるという欠点があった。

【００１３】さらに、従来の第４の回路設計支援方法
は、第２の回路設計支援方法と同様に、接続先を知るこ
とはできるが、他のページを人手で開かなくては、その
端子に接続される素子を確認できないという欠点があっ
た。

【００１４】

【課題を解決するための手段】本発明の回路設計支援方
法は、入力手段と表示手段と複数のページから成る回路
図の接続情報を格納した記憶手段とを備え回路図の座標
および接続情報と複数のページのページ番号とページ間
端子の信号名とこのページ間端子に接続される被接続素
子の情報とから複数ページから成る回路図情報を編集す
る回路設計支援装置の回路設計支援方法において、編集
対象ページの回路図を前記表示手段に表示する第１のス
テップと、表示された前記編集対象ページの回路図上で
接続情報の検索を希望する検索対象ページ間端子を選択
し、初期値として編集対象回路の図面枠と選択された前
記検索対象ページ間端子の名称である検索対象ページ間
端子名とその座標と端子の向きとを前記記憶手段に格納
する第２のステップと、前記編集対象ページの接続デー
タを読込む第３のステップと、ページ間端子名と接続対
象ネット名とを同一に設定し、前記記憶手段から読み出
したネットの各々について前記検索対象ページ間端子名
と比較対象のネット名との一致を調べることにより、前
記検索対象ページ間端子に接続される相手先ページのペ
ージ間端子とこのページ間端子に接続される被接続素子
の抽出を行い、この被接続素子のピンの位置と形状およ
び最大，最小座標とを格納する第４のステップと、前記
被接続素子が存在するページのページ番号を前記記憶手
段に格納する第５のステップと、全ての前記被接続素子
の抽出の終了後前記第２のステップで格納した端子の向
きで仮想ネットを伸ばし、前記図面枠を超えた部分で前
記検索対象ページ間端子の近傍に抽出された前記被接続
素子を配置し、この被接続素子のピンと前記仮想ネット
を接続してネットを生成し、前記第５のステップで格納
したページ番号を前記被接続素子の付近もしくは上方に
付加するマージ処理を行いマージ処理回路図を生成する
第６のステップと、前記マージ処理回路図を前記表示手
段上で前記編集対象ページの回路図と同一画面上に表示
する第７のステップとを含むことを特徴とするものであ
る。

【００１５】本発明の回路設計支援装置は、入力手段
と、表示手段と、複数のページから成る回路図の接続情
報を格納した記憶手段と、編集作業を実行する中央処理
手段とを備え、回路図の座標および接続情報と複数のペ
ージのページ番号とページ間端子の信号名とこのページ
間端子に接続される被接続素子の情報とから複数ページ
から成る回路図情報を編集する回路設計支援装置におい
て、前記中央処理手段が、前記表示手段の表示画面上の
第１のページの回路図で前記記憶手段から読み出したネ
ットの各々について検索対象ページ間端子名と比較対象
のネット名との一致を調べることにより前記入力手段に
より選択した検索対象ページ間端子に接続される第２の
ページの被接続素子を抽出し同一画面上に表示する検索
表示制御手段を備えて構成されている。

【００１６】

【発明の実施の形態】次に、本発明の実施の形態の回路
図支援方法を実行する回路図支援装置をブロックで示す
図２を参照すると、この図に示す本実施の形態の回路設
計支援装置は、キーボードやマウス等の入力装置２と、
編集作業を実行する中央処理部３と、全ページの接続情
報とページ番号を記憶したメモリ部４と、編集対象の入
力回路図１および編集結果の出力回路図５を表示するデ
ィスプレイ等の表示部６とを備える。

【００１７】次に、図２を参照して本実施の形態の動作
について説明すると、まず、表示部６に、編集対象の回
路図である入力回路図１を表示させ、キーボードやマウ
ス等の入力装置２により、接続先の検索を希望するペー
ジ間端子を選択する。中央処理部３はメモリ部４に記憶
されている他のページの接続情報とページ番号とを読込
み、選択したページ間端子に接続される被接続素子を抽
出し、編集対象ページに抽出したこの被接続素子をマー
ジし編集結果の出力回路図５を生成して表示部６に表示
する。この時追加表示した上記被接続素子の側に、その
被接続素子の存在するページ番号も確認できるように同
時に表示する。

【００１８】次に本発明の第１の実施の形態の回路図支
援方法の処理手順をフローチャートで示す図１を併せて
参照して説明すると、まず、表示部６に編集対象となる
１ページ分の入力回路図１の表示を行う（ステップＳ
１）。表示された回路図上で、入力装置２により、接続
情報を知りたいページ間端子すなわち検索対象ページ間
端子を選択する（ステップＳ２）。この場合、検索対象
ページ間端子は１つであっても複数であっても、あるい
は表示されている全てのページ間端子に対してでも良
い。次に、メモリ部４より、所望ページの接続データの
読込みを行い（ステップＳ３）、上記検索対象ページ間
端子に接続される相手先のページ間端子と、それに接続
される被接続素子の抽出を行う（ステップＳ４）。ま
た、抽出された被接続素子が存在するページのページ番
号をメモリ部４に格納しておく（ステップＳ５）。全て
の素子の抽出が終わったら、始めに選択した検索対象ペ
ージ間端子の側に抽出された被接続素子を配置し、ネッ
トを引くというマージ処理を行い（ステップＳ６）、マ
ージされた回路図を同一画面上に表示する（ステップＳ
７）。

【００１９】入力回路図１および上記処理結果の一例を
それぞれ示す図４を参照すると、（Ａ）に示す入力回路
図１の回路データを入力すると、表示イメージは（Ｂ）
のようになる。この表示画面上でマージされた部分は始
めに表示されていた部分と実際には異なるページに存在
するため、区別できるように異なる色を使用する。ま
た、同一画面上に表示する場合で余白がない場合は、表
示画面外に被接続素子を配置した後縮小表示を行うこと
により、全体を一度に観察できるようにする。これで、
接続情報を知ることはできるが、さらに、マージした被
接続素子１１（ｓｈｅｅｔ２）を入力装置２で選択する
ことにより、現在表示中のページを表示画面から廃棄
し、選択した被接続素子１１が存在するページを開き、
（Ｃ）のように、新たにそのページで編集を行う処理に
移る（ステップＳ８）。

【００２０】ステップＳ２での検索対象ページ間端子の
選択後の処理から、ステップＳ７の表示を行うまでの詳
細をフローチャートで示す図３を参照すると、まず、ス
テップＳ２で検索対象ページ間端子を選択した後、初期
値として編集対象回路の図面枠（最大，最小座標）と、
選択された検索対象ページ間端子名とその座標と、端子
の向きとをメモリ部４に格納する（ステップＳ１１）。
この端子の向きは、最後に素子をマージする部分で仮想
ネットを引く時に、どの方向にネットを伸ばすかを判定
する際に必要となるもので、端子の座標とそれに接続さ
れるネットの端点または変化点の座標により求められ
る。

【００２１】次に、複数ページの中から１ページを読込
み（ステップＳ１２）、一つ一つネットを拾い出し、ネ
ット名と検索対象ページ間端子名が一致するかを調べる
（ステップＳ１２〜Ｓ１８）。ここで、一般的な回路図
エディタの場合、ページ間端子とその端子に接続するネ
ットが同一名でデータを保持しているため、ここでは説
明の便宜上、「ページ間端子＝接続対象ネット名」とい
う前提で説明する。（もし、ページ間端子とネット名が
同一名でない場合は、ページ間端子の接続対象ネットの
名前を抽出する処理をこの前に行う。）端子名と比較対
象のネット名が一致する場合は、そのネットに接続され
る素子のピンの位置と、素子の形状、および最大，最小
座標と、ページ番号とを格納し（ステップＳ１６）、一
致しない場合は、ステップＳ２で選択された次の検索対
象端子を調べる処理に移る（ステップＳ１７）。全ての
端子、全てのネットについて処理を行った後、次のペー
ジの検索に入る（ステップＳ１９）。上記の処理を繰返
し、全ページの検索が終了したら、被接続素子のマージ
を行う（ステップＳ２０〜Ｓ２５）。この場合、被接続
素子の配置順序は、ステップＳ２で選択した検索対象ペ
ージ間端子の順でも、ステップＳ１１で格納した検索対
象ページ間端子を配置する座標の順でも、ネット検索時
に検索対象ページ間端子名のソートを行ったならばその
順番でも良い。

【００２２】まず、始めのマージ対象となる被接続素子
をステップＳ１１で格納した端子の向きで仮想ネットを
伸ばし、図面枠を超えた部分で被接続素子を配置し、ピ
ンと仮想ネットを接続し、ステップＳ１６で格納したペ
ージ番号を上記被接続素子の付近もしくは上方に付加す
る。この時、次から配置する被接続素子が重ならないよ
うに配置した時の座標を予約しておく。１つのページ間
端子に複数の被接続素子が接続される場合、２番目の素
子からは、ステップＳ１６で格納した被接続素子の最
大，最小座標および既にに配置された素子の上記予約座
標を考慮して配置を行い、図面枠外にある仮想ネットか
らピンまでネットを伸ばして接続する（ステップＳ２
０）。また、編集対象ページと同一ページで被接続素子
が見つかった場合は、検索対象ページ間端子同志で仮想
ネットを用いて図面枠内で接続を行う。この処理を選択
した全ての検索対象ページ間端子について行い、終了し
た時点でマージされた部分を含めて全体を、表示部６に
て表示を行う（ステップＳ７）。

【００２３】本発明の弟２の実施の形態をフローチャー
トで示す図５を参照すると、この図に示す本実施の形態
の処理は階層を持つ回路図に対する応用例であり、図２
におけるステップＳ２の検索対象ページ間端子の選択部
分をステップＳ３２のマクロのピンの選択、またはマク
ロ自体の選択に置換し、そのピンに接続される下位階層
の回路図を読込み（ステップＳ３３）、被接続素子を抽
出（ステップＳ３４）し、表示ページへのマージを行い
（ステップＳ３６）、表示を行う（ステップＳ３７）。
この場合、マクロ中の素子を１画面に表示するための拡
大表示を行っても良い。また、見えない部分については
スクロール操作により観察できるようにする。

【００２４】

【発明の効果】以上説明したように、本発明の回路設計
支援装置は、表示された編集対象ページの回路図上で検
索対象ページ間端子を選択するステップと、検索対象ペ
ージ間端子に接続される相手先ページの被接続素子の抽
出を行うステップと、マージ処理回路図を表示手段上で
上記編集対象ページの回路図と同一画面上に表示するス
テップとを含むので、ページを跨いだ素子の接続状態を
視覚的に観察することができ、回路図作成・編集・確認
作業の効率を向上できるという効果がある。

【００２５】また、検索には人手を介さず手早く正確に
行うことができるため、編集時のミスの低減を図ること
ができ回路図設計の信頼性が向上するという効果があ
る。

【図面の簡単な説明】

【図１】本発明の回路設計支援本方法の第１の実施の形
態の処理手順を示すフローチャートである。

【図２】本実施の形態の処理を実行する本発明の回路設
計支援装置の一実施の形態を示すブロック図である。

【図３】図１のフローチャートの細部を示すフローチャ
ートである。

【図４】本実施の形態における入力回路図と処理結果の
表示の一例を示す説明図である。

【図５】本発明の回路設計支援本方法の第２の実施の形
態の処理手順を示すフローチャートである。

【図６】従来の第１の回路設計支援方法の表示の一例を
示す説明図である。

【図７】従来の第２の回路設計支援方法の表示の一例を
示す説明図である。

【図８】従来の第４の回路設計支援方法の表示の一例を
示す説明図である。

【符号の説明】

１ 入力回路図 ２ 入力装置 ３ 中央処理部 ４ メモリ部 ５ 出力回路図 ６ 表示部 １１ 被接続素子

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力手段と表示手段と複数のページから
   成る回路図の接続情報を格納した記憶手段とを備え回路
   図の座標および接続情報と複数のページのページ番号と
   ページ間端子の信号名とこのページ間端子に接続される
   被接続素子の情報とから複数ページから成る回路図情報
   を編集する回路設計支援装置の回路設計支援方法におい
   て、 編集対象ページの回路図を前記表示手段に表示する第１
   のステップと、 表示された前記編集対象ページの回路図上で接続情報の
   検索を希望する検索対象ページ間端子を選択し、初期値
   として編集対象回路の図面枠と選択された前記検索対象
   ページ間端子の名称である検索対象ページ間端子名とそ
   の座標と端子の向きとを前記記憶手段に格納する第２の
   ステップと、 前記編集対象ページの接続データを読込む第３のステッ
   プと、ページ間端子名と接続対象ネット名とを同一に設定し、
   前記記憶手段から読み出したネットの各々について前記
   検索対象ページ間端子名と比較対象のネット名との一致
   を調べることにより、 前記検索対象ページ間端子に接続
   される相手先ページのページ間端子とこのページ間端子
   に接続される被接続素子の抽出を行い、この被接続素子
   のピンの位置と形状および最大，最小座標とを格納する
   第４のステップと、 前記被接続素子が存在するページのページ番号を前記記
   憶手段に格納する第５のステップと、 全ての前記被接続素子の抽出の終了後前記第２のステッ
   プで格納した端子の向きで仮想ネットを伸ばし、前記図
   面枠を超えた部分で前記検索対象ページ間端子の近傍に
   抽出された前記被接続素子を配置し、この被接続素子の
   ピンと前記仮想ネットを接続してネットを生成し、前記
   第５のステップで格納したページ番号を前記被接続素子
   の付近もしくは上方に付加するマージ処理を行いマージ
   処理回路図を生成する第６のステップと、 前記マージ処理回路図を前記表示手段上で前記編集対象
   ページの回路図と同一画面上に表示する第７のステップ
   とを含むことを特徴とする回路設計支援方法。
2. 【請求項２】 入力手段と、表示手段と、複数のページ
   から成る回路図の接続情報を格納した記憶手段と、編集
   作業を実行する中央処理手段とを備え、回路図の座標お
   よび接続情報と複数のページのページ番号とページ間端
   子の信号名とこのページ間端子に接続される被接続素子
   の情報とから複数ページから成る回路図情報を編集する
   回路設計支援装置において、 前記中央処理手段が、前記表示手段の表示画面上の第１
   のページの回路図で前記記憶手段から読み出したネット
   の各々について検索対象ページ間端子名と比較対象のネ
   ット名との一致を調べることにより前記入力手段により
   選択した検索対象ページ間端子に接続される第２のペー
   ジの被接続素子を抽出し同一画面上に表示する検索表示
   制御手段を備えることを特徴とする回路設計支援装置。
3. 【請求項３】 入力手段と表示手段と複数の階層から成
   る回路図の接続情報を格納した記憶手段とを備え回路図
   の座標および接続情報と複数の階層のマクロのページ番
   号とマクロピンの信号名とこのマクロピンに接続される
   被接続素子の情報とから複数階層から成る回路図情報を
   編集する回路設計支援装置の回路設計支援方法におい
   て、 編集対象階層の回路図を前記表示手段に表示する第１の
   ステップと、 表示された前記編集対象階層の回路図上で接続情報の検
   索を希望する検索対象マクロのピンまたはマクロを選択
   する第２のステップと、 前記記憶手段から前記検索対象マクロのピンに接続する
   下位階層の接続データを読込む第３のステップと、検索対象マクロのピン名と接続対象ネット名とを同一に
   設定し、前記記憶手段から読み出したネットの各々につ
   いて前記検索対象マクロのピン名と比較対象のネット名
   との一致を調べることにより、 前記検索対象マクロのピ
   ンに接続される相手先階層のマクロのピンとこのマクロ
   のピンに接続される被接続素子の抽出を行う第４のステ
   ップと、 前記被接続素子が存在するページのページ番号を前記記
   憶手段に格納する第５のステップと、 全ての前記被接続素子の抽出の終了後前記検索対象マク
   ロのピンの近傍に抽出された前記被接続素子を配置しネ
   ットを生成するマージ処理を行いマージ処理回路図を生
   成する第６のステップと、 前記マージ処理回路図を前記表示手段上で前記編集対象
   階層の回路図と同一画面上に表示する第７のステップと
   を含むことを特徴とする回路設計支援方法。