JPH06196562A - Ｌｓｉ設計用ｃａｄ装置 - Google Patents

Ｌｓｉ設計用ｃａｄ装置

Info

Publication number
JPH06196562A
JPH06196562A JP4357795A JP35779592A JPH06196562A JP H06196562 A JPH06196562 A JP H06196562A JP 4357795 A JP4357795 A JP 4357795A JP 35779592 A JP35779592 A JP 35779592A JP H06196562 A JPH06196562 A JP H06196562A
Authority
JP
Japan
Prior art keywords
pad
lead
unit
frame
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4357795A
Other languages
English (en)
Inventor
Takayuki Matsui
隆幸 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4357795A priority Critical patent/JPH06196562A/ja
Publication of JPH06196562A publication Critical patent/JPH06196562A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リード側のワイヤの結線位置を変更すること
ができると共に、この結線位置の変更に伴って変化する
パッド配置可能領域をその都度再表示することのできる
ＬＳＩ設計用ＣＡＤ装置を得る。 【構成】 ＬＳＩチップ・フレーム間結線図を作成する
ＬＳＩ設計用ＣＡＤ装置において、リードに結線するワ
イヤの位置を指定することにより各リードに結線される
パッドの配置可能な領域を再表示するパッド配置可能領
域再表示実行部を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＬＳＩチップ・フレ
ーム間結線図を作成するＬＳＩ設計用ＣＡＤ装置に関す
るものである。
【０００２】
【従来の技術】図１１は従来のＬＳＩ設計用ＣＡＤ装置
の構成を示すブロック図であり、図において、１はＬＳ
Ｉチップのレイアウト図のデータを格納したレイアウト
データファイル、２はレイアウトデータファイル１を読
み込み、パッド図形を抽出するパッド図形抽出部、３は
パッド図形抽出部２において抽出した各パッドにワイヤ
リングするリードのピン番号を設定する結線情報設定
部、４はＬＳＩチップに合うフレームを検索し、探索し
たフレームを読み込むフレーム検索読込み部である。
【０００３】５はフレーム検索読込み部４で読み込んだ
フレームの各リードに結線するパッドの配置可能領域を
表示するパッド配置可能領域表示部、６はパッド配置可
能領域表示部５で表示したパッド配置可能領域にパッド
を配置するためのパッド編集部、７はパッド編集部６で
編集したパッド情報をレイアウトパターン（レイアウト
ＣＡＤデータ）に反映させるためのパッド編集情報出力
部である。
【０００４】８は結線情報設定部３で設定したリードの
ピン番号を参照し、各パッドとリードとをワイヤリング
するオートワイヤリング部、９はオートワイヤリング部
８でワイヤリングしたワイヤが規格値を満たしているか
否かをチェックするワイヤチェック部、１０はワイヤチ
ェック部９で規格値を満たしていないと判断したワイヤ
を修正するワイヤ修正部、１１はＬＳＩチップ・フレー
ム間結線図をプロッタに出力する図面出力部、１２はパ
ッド編集情報出力部７で出力したパッド編集情報を格納
したパッド編集結果格納ファイルである。
【０００５】図１２は従来のパッド配置可能領域の求め
方を示す説明図であり、２１はリード、２２はチップ、
２３はリードの外形線分であるリード先端線分、Ｓはリ
ードに結線するワイヤの結線位置、Ｅはリード先端線分
２３の端点とワイヤとのリード先端線分２３との交点の
最小距離、ＤはＬＳＩチップの端からの最長距離を示し
ている。
【０００６】次に動作について説明する。ＬＳＩチップ
のレイアウト図作成ツールより出力されたレイアウト図
のデータを格納したレイアウトデータファイル１をパッ
ド図形抽出部２で読み込み、パッド図形（外形線）をデ
ィスプレイに表示する。
【０００７】次に、結線情報設定部３により各パッドに
結線するリードピン番号を、マウスでパッド図形を指定
することにより設定する。フレーム検索読込み部４で
は、ＬＳＩチップのサイズ、使用するフレームのピン数
により、チップに合うフレームを既存フレームから検索
し一覧リストを表示する。
【０００８】さらに、その一覧リストからフレームを選
択し、フレームを読み込む。
【０００９】次に、パッド配置可能領域表示部５で各リ
ードに結線するパッドの配置可能領域をディスプレイ上
に表示する。
【００１０】パッド配置可能領域とは、各リード毎に表
示され、この領域内にパッドが存在すればこのパッドと
対応するリードを金線で結線したときにワイヤの断線、
ワイヤ間での接触などがなくワイヤリングできる領域で
ある。
【００１１】図１２に基づいてパッド配置可能領域の求
めかたを説明する。
【００１２】まず、リード２１にワイヤを結線する位置
Ｓ（ステッチ位置）を求める。
【００１３】次に、ワイヤの長さがＬ以下になり、ワイ
ヤがリード先端線分２３の両端から内側にＥだけ入った
部分と交わり、しかもチップエッジからＤだけ離れた領
域にワイヤの結線位置が配置される領域（図１２の斜線
領域）を求める。
【００１４】次にパッド編集部６で対応するパッド配置
可能領域内にパッドが存在しなければパッドを領域内に
配置する。
【００１５】また、パッド編集情報出力部７では、パッ
ド編集部６で再配置したパッドの情報をレイアウト図作
成ツールに反映させるため、パッド編集結果格納ファイ
ル１２に出力する。
【００１６】オートワイヤリング部８では、結線情報設
定部３で各パッドに設定したリードピン番号を参照し
て、パッドとリード間の結線を自動で行う。
【００１７】ワイヤチェック部９では、ワイヤが規格値
を満たして結線されているかをチェックし、規格値を満
たしていないワイヤをワイヤ修正部１０でマウスを使用
して修正する。
【００１８】最後に、図面出力部１１でＬＳＩチップ・
フレーム間結線図をプロッタに出力する。
【００１９】なお、図１２の結線位置Ｓ（ステッチ位
置）は、リード位置から求め固定である。
【００２０】
【発明が解決しようとする課題】従来のＬＳＩ設計用Ｃ
ＡＤ装置は以上のように構成されており、パッド配置可
能領域はリード側のワイヤの結線位置を固定にして求め
ていたため、結線位置を変更した場合のパッド配置可能
領域を表示することができない問題点があった。
【００２１】また、１フレームに対するパッド配置可能
領域しか表示できず、複数フレームを使用してＬＳＩチ
ップ・フレーム間結線図を作成することができない問題
点があった。
【００２２】請求項１の発明は、リード側のワイヤの結
線位置を変更することができると共に、この結線位置の
変更に伴って変化するパッド配置可能領域をその都度再
表示することのできるＬＳＩ設計用ＣＡＤ装置を得るこ
とを目的とする。
【００２３】請求項２の発明は、複数フレームを使用し
てＬＳＩチップ・フレーム間結線図を作成することので
きるＬＳＩ設計用ＣＡＤ装置を得ることを目的とする。
【００２４】請求項３の発明は、各パッドに結線される
リード側のワイヤの結線位置であるステッチ位置の配置
可能領域を表示することのできるＬＳＩ設計用ＣＡＤ装
置を得ることを目的とする。
【００２５】請求項４の発明は、リード側のワイヤの結
線位置を変更することができると共に、この結線位置の
変更に伴って変化するパッド配置可能領域をその都度再
表示することができ、さらに複数フレームを使用してＬ
ＳＩチップ・フレーム間結線図を作成することのできる
ＬＳＩ設計用ＣＡＤ装置を得ることを目的とする。
【００２６】
【課題を解決するための手段】請求項１の発明に係るＬ
ＳＩ設計用ＣＡＤ装置は、リードに結線するワイヤの位
置を指定することにより各リードに結線されるパッドの
配置可能な領域を再表示するパッド配置可能領域再表示
実行部を備えたものである。
【００２７】請求項２の発明に係るＬＳＩ設計用ＣＡＤ
装置は、フレーム検索読込み部により検索し読み込んだ
複数のフレームに対し共通するパッド配置可能な領域を
検出し表示するパッド配置重合領域検索表示部を備えた
ものである。
【００２８】請求項３の発明に係るＬＳＩ設計用ＣＡＤ
装置は、結線情報設定部において各パッドに対し設定さ
れたリードのピン番号を基に上記各パッドに結線される
リード側のワイヤの結線位置であるステッチ位置の配置
可能領域を表示するリード側結線可能領域表示部を備え
たものである。
【００２９】請求項４の発明に係るＬＳＩ設計用ＣＡＤ
装置は、リードに結線するワイヤの位置を指定すること
により各リードに結線されるパッドの配置可能な領域を
再表示するパッド配置可能領域再表示実行部と、フレー
ム検索読込み部により検索し読み込んだ複数のフレーム
に対し共通するパッド配置可能な領域を検出し表示する
パッド配置重合領域検索表示部を備えたものである。
【００３０】
【作用】請求項１の発明におけるＬＳＩ設計用ＣＡＤ装
置は、リード側のワイヤの結線位置を変更したときに結
線位置の変更に伴って変化するパッド配置可能領域をそ
の都度再表示することを可能にする。
【００３１】請求項２の発明におけるＬＳＩ設計用ＣＡ
Ｄ装置は、複数のフレームを読み込むことができ、これ
ら複数のフレームに対し共通するパッド配置可能なパッ
ド配置可能領域を検出し表示してＬＳＩチップ・フレー
ム間結線図を作成することを可能にする。
【００３２】請求項３の発明におけるＬＳＩ設計用ＣＡ
Ｄ装置は、各パッドに結線されるリード側のワイヤの結
線位置であるステッチ位置のリード側結線可能領域を表
示することでステッチ位置の設定を容易にする。
【００３３】請求項４の発明におけるＬＳＩ設計用ＣＡ
Ｄ装置は、リード側のワイヤの結線位置を変更したとき
に結線位置の変更に伴って変化するパッド配置可能領域
をその都度再表示することを可能にすると共に、複数の
フレームを読み込み、これら複数のフレームに対し共通
するパッド配置可能なパッド配置可能領域を検出し表示
するＬＳＩチップ・フレーム間結線図を作成することを
可能にする。
【００３４】
【実施例】実施例１．以下、請求項１の発明の一実施例
を図について説明する。図１はこの実施例のＬＳＩ設計
用ＣＡＤ装置の構成を示すブロック図である。
【００３５】図１において、１はＬＳＩチップのレイア
ウト図のデータを格納したレイアウトデータファイル、
２はレイアウトデータファイル１を読み込み、パッド図
形を抽出するパッド図形抽出部、３はパッド図形抽出部
２において抽出した各パッドにワイヤリングするリード
のピン番号を設定する結線情報設定部、４はＬＳＩチッ
プに合うフレームを検索し、探索したフレームを読み込
むフレーム検索読込み部、５はフレーム検索読込み部４
で読み込んだフレームの各リードに結線するパッドの配
置可能領域を表示するパッド配置可能領域表示部であ
る。
【００３６】１３はステッチ位置を変更したときにその
変更したステッチ位置に対するパッド配置可能領域を再
表示するパッド配置可能領域再表示実行部、６はパッド
配置可能領域表示部５で表示したパッド配置可能領域に
パッドを配置するためのパッド編集部、７はパッド編集
部６で編集したパッド情報をレイアウトパターン（レイ
アウトＣＡＤデータ）に反映させるためのパッド編集情
報出力部である。
【００３７】８は結線情報設定部３で設定したリードの
ピン番号を参照し、各パッドとリードとをワイヤリング
するオートワイヤリング部、９はオートワイヤリング部
８でワイヤリングしたワイヤが規格値を満たしているか
否かをチェックするワイヤチェック部、１０はワイヤチ
ェック部９で規格値を満たしていないと判断したワイヤ
を修正するワイヤ修正部、１１はＬＳＩチップ・フレー
ム間結線図をプロッタに出力する図面出力部、１２はパ
ッド編集情報出力部７で出力したパッド編集情報を格納
したパッド編集結果格納ファイルである。
【００３８】図２はパッド配置可能領域再表示実行部１
３の動作を示すフローチャートである。
【００３９】図３はステッチ位置を変更した場合のパッ
ド配置可能領域の再表示を説明する説明図であり、図３
において、２１はリード、２２はチップ、２４はチップ
２２上にある信号の入出力端子であるパッド、Ｓは変更
前のステッチ点、２５はステッチ点Ｓに対するパッド配
置可能領域、２６はステッチ点Ｔに対するパッド配置可
能領域である。
【００４０】この実施例では、ステッチ位置を変更した
ときにはそのステッチ位置に対するパッド配置可能領域
がパッド配置可能領域再表示実行部１３により再表示さ
れるものであり、図２のフローチャートに基づいてパッ
ド配置可能領域再表示実行部１３の動作を説明すると、
まず、結線しようとするリード２１のパッド配置可能領
域２５内に全てのパッド２４が存在するか否かを調べる
（ステップＳＴ１）。
【００４１】次に、１パッドでも対応するパッド配置可
能領域２５内に入っていないときにはそのパッド配置可
能領域２５に対応するステッチ点Ｓを選択し（ステップ
ＳＴ２）、さらにステッチ点の位置を新たなステッチ位
置Ｔに変更する（ステップＳＴ３）。
【００４２】そして、変更したステッチ位置Ｔに対応す
るパッド配置可能領域２６を再表示し（ステップＳＴ
４）、全てのパッドが対応するパッド配置可能領域２６
内に入っているか否かを判断し（ステップＳＴ５）、対
応するパッドがパッド配置可能領域２６内になければス
テップＳＴ３に戻り、全てのパッドが対応するパッド配
置可能領域２６内に入るまでステップＳＴ３からステッ
プＳＴ５までの処理を繰り返す。
【００４３】実施例２．以下、請求項２の発明の一実施
例を図について説明する。
【００４４】この実施例は、複数フレームに対する共通
のパッド配置可能領域（各フレームに対するパッド配置
可能領域の重なり部分）を表示できるようにし、同一チ
ップに対して異なる２つのフレーム（フレームＡ，フレ
ームＢ）を使用してチップ・フレーム間結線図を作成す
るものである。
【００４５】図４はこの実施例のＬＳＩ設計用ＣＡＤ装
置の構成を示すブロック図である。
【００４６】図４において、図１と同一または相当の部
分については同一の符号を付し説明を省略する。
【００４７】１５は結線情報設定部３とフレーム検索読
込み部４とパッド配置可能領域表示部５とから構成され
るパッド配置重合領域検索表示部である。
【００４８】図５はパッド配置重合領域検索表示部１５
の動作を示すフローチャートである。
【００４９】図６はパッド配置重合領域検索表示部１５
における共通パッド配置可能領域の検索および表示の説
明図であり、３１はチップ、３２はチップ３１上のパッ
ド、３３はパッド３２と結線されるフレームＡの１番ピ
ン、３４はフレームＡの１番ピンのパッド配置可能領
域、３５はパッド３２と結線されるフレームＢの２番ピ
ン、３６はフレームＢの２番ピンのパッド配置可能領
域、３７はフレームＡの１番ピン３３のパッド配置可能
領域３４とフレームＢの２番ピン３５のパッド配置可能
領域３６とに共通のパッド配置可能領域である。
【００５０】図５に示すフローチャートに基づいて動作
を説明すると、まず、フレームＡに対して結線するリー
ドのピン番号を各パッドに設定する（ステップＳＴ１
１）。図６に示すパッド３２をフレームＡの１番ピン３
３に結線する場合、ピン番号を「３３」に設定する。
【００５１】次に、フレームＡを読み込む（ステップＳ
Ｔ１２）。さらに同様の処理をフレームＢについても行
い（ステップＳＴ１３）、フレームＢに対して結線する
リードのピン番号を各パッドに設定し（ステップＳＴ１
１）、パッド３２をフレームＢの２番ピン３５に結線す
る場合には、ピン番号を「３５」に設定する。
【００５２】そして、フレームＢを読み込む（ステップ
ＳＴ１２）。
【００５３】このようにしてフレームＡとフレームＢを
読み込んだ後、フレームＡとフレームＢとに共通するパ
ッド配置可能領域を表示する（ステップＳＴ１４）。
【００５４】すなわち、パッド３２が配置されるべき領
域３７は、パッド３２をフレームＡに結線するときに配
置されていなければならない領域３４と、フレームＢに
結線するときに配置されていなければならない領域３６
との重なり部分であるから、この重なった部分の領域３
７を表示する。
【００５５】実施例３．以下、請求項３の発明の一実施
例を図について説明する。
【００５６】この実施例は各パッドに対するリード線の
結線可能領域を表示するようにしたものである。
【００５７】図７はこの実施例のＬＳＩ設計用ＣＡＤ装
置を示すブロック図であり、図１と同一または相当の部
分については同一の符号を付し説明を省略する。
【００５８】図７において、パッド配置可能領域表示部
５はリード側結線可能領域表示部５ａを備えている。
【００５９】図８は表示される結線可能領域の説明図で
あり、４１はチップ、４２はチップ４１上のパッド、４
３はパッド４２に結線されるリード、４４はパッド４２
とリード４３とを結線する際のリード側結線可能領域、
４５はリード外形線のリード先端線分、Ｅはリード先端
線分４５の端点と、ワイヤ，リード先端線分４５の交点
の最小距離、Ｆはリード４３の外形線とワイヤ結線位置
の最小距離、Ｌはワイヤの最大ワイヤ長である。
【００６０】パッド配置可能領域表示部５のリード側結
線可能領域表示部５ａは、図８に示すリード側結線可能
領域４４を表示し、この場合のリード側結線可能領域４
４の表示方法は、パッド４２に対し設定したリード４３
のピン番号を参照し、そのリード４３の結線可能領域を
表示する。
【００６１】この結線可能領域は、最大ワイヤ長Ｌ以下
であり、かつリード先端線分４５の端点からＥだけ内側
であり、またリード外形線からＦだけ内側部分の領域で
あり、この領域がリード側結線可能領域４４として表示
される。
【００６２】実施例４．以下、請求項４の発明の一実施
例を図について説明する。
【００６３】図９はこの実施例のＬＳＩ設計用ＣＡＤ装
置を示すブロック図、図１０は動作を説明するためのフ
ローチャートである。
【００６４】図９において図１および図４と同一または
相当の部分、さらに図１０において図２および図５と同
一または相当の部分については同一の符号を付し説明を
省略する。
【００６５】この実施例では、実施例１で説明したステ
ッチ位置を変更し、パッド配置可能領域を再表示する機
能と、実施例２で説明した複数フレームに対する共通の
パッド配置可能領域を表示する機能を共に備え、ステッ
チ位置が変更できると共に複数フレームの共通のパッド
配置可能領域の最大領域を求めることができるものであ
る。
【００６６】
【発明の効果】以上のように、請求項１の発明によれ
ば、リードに結線するワイヤの位置を指定することによ
り各リードに結線されるパッドの配置可能な領域を再表
示するパッド配置可能領域再表示実行部を備えるように
構成したので、リード側に接続するワイヤの結線位置を
変更したときに、この結線位置の変更に伴って変化する
パッド配置可能領域をその都度再表示することのできる
ＬＳＩ設計用ＣＡＤ装置が得られる効果がある。
【００６７】請求項２の発明によれば、フレーム検索読
込み部により検索し読み込んだ複数のフレームに対し共
通するパッド配置可能な領域を検出し表示するパッド配
置重合領域検索表示部を備えるように構成したので、複
数フレームを使用してＬＳＩチップ・フレーム間結線図
を作成することのできるＬＳＩ設計用ＣＡＤ装置が得ら
れる効果がある。
【００６８】請求項３の発明によれば、結線情報設定部
において各パッドに対し設定されたリードのピン番号を
基に上記各パッドに結線されるリード側のワイヤの結線
位置であるステッチ位置の配置可能領域を表示するステ
ッチ位置配置可能領域表示部を備えるように構成したの
で、各パッドに結線されるリード側のワイヤの結線位置
であるステッチ位置の配置可能領域を表示することので
きるＬＳＩ設計用ＣＡＤ装置が得られる効果がある。
【００６９】請求項４の発明によれば、リードに結線す
るワイヤの位置を指定することにより各リードに結線さ
れるパッドの配置可能な領域を再表示するパッド配置可
能領域再表示実行部と、フレーム検索読込み部により検
索し読み込んだ複数のフレームに対し共通するパッド配
置可能な領域を検出し表示するパッド配置重合領域検索
表示部を備えるように構成したので、リード側に結線さ
れるワイヤの結線位置を変更したときに、この結線位置
の変更に伴って変化するパッド配置可能領域をその都度
再表示することができ、さらに複数フレームを使用して
ＬＳＩチップ・フレーム間結線図を作成することのでき
るＬＳＩ設計用ＣＡＤ装置が得られる効果がある。
【図面の簡単な説明】
【図１】請求項１の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置を示すブロック図である。
【図２】請求項１の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置のパッド配置可能領域再表示実行部の動作を
示すフローチャートである。
【図３】請求項１の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置においてステッチ位置を変更した場合のパッ
ド配置可能領域の再表示を説明する説明図である。
【図４】請求項２の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置を示すブロック図である。
【図５】請求項２の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置のパッド配置重合領域検索表示部の動作を示
すフローチャートである。
【図６】請求項２の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置のパッド配置重合領域検索表示部により表示
される複数フレームに対する共通パッド配置可能領域を
示す説明図である。
【図７】請求項３の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置を示すブロック図である。
【図８】請求項３の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置において表示されるリード側の結線可能領域
の説明図である。
【図９】請求項４の発明の一実施例によるＬＳＩ設計用
ＣＡＤ装置を示すブロック図である。
【図１０】請求項４の発明の一実施例によるＬＳＩ設計
用ＣＡＤ装置におけるパッド配置重合領域検索表示部の
動作を示すフローチャートである。
【図１１】従来のＬＳＩチップ・フレーム間結線図作成
装置の構成を示すブロック図である。
【図１２】従来のＬＳＩチップ・フレーム間結線図作成
装置におけるＬＳＩチップ・フレーム間結線図作成動作
を示す説明図である。
【符号の説明】
１ レイアウトデータファイル ２ パッド図形抽出部 ３ 結線情報設定部 ４ フレーム検索読込み部 ５ パッド配置可能領域表示部 ５ａ リード側結線可能領域表示部 ６ パッド編集部 ７ パッド編集情報出力部 １３ パッド配置可能領域再表示実行部 １５ パッド配置重合領域検索表示部 ２１ リード ２４，３２，４２ パッド ２５，２６，３４，３６，３７ パッド配置可能領域 ４４ リード側結線可能領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ＬＳＩチップの入力端子であるパッド図
    形情報をレイアウトデータファイルから抽出するパッド
    図形抽出部と、そのパッド図形抽出部により抽出した各
    パッドに結線するリードのピン番号を設定する結線情報
    設定部と、ＬＳＩチップに合ったフレームを検索し読み
    込むフレーム検索読込み部と、そのフレーム検索読込み
    部により検索したフレームに対するパッドの配置可能な
    領域を表示するパッド配置可能領域表示部と、そのパッ
    ド配置可能領域表示部により表示されたパッド配置可能
    領域にパッドを移動するパッド編集部と、編集結果を出
    力するパッド編集情報出力部とを備えたＬＳＩ設計用Ｃ
    ＡＤ装置において、リードに結線するワイヤの位置を指
    定することにより各リードに結線されるパッドの配置可
    能な領域を再表示するパッド配置可能領域再表示実行部
    を有することを特徴とするＬＳＩ設計用ＣＡＤ装置。
  2. 【請求項２】 ＬＳＩチップの入力端子であるパッド図
    形情報をレイアウトデータファイルから抽出するパッド
    図形抽出部と、そのパッド図形抽出部により抽出した各
    パッドに結線するリードのピン番号を設定する結線情報
    設定部と、ＬＳＩチップに合ったフレームを検索し読み
    込むフレーム検索読込み部と、そのフレーム検索読込み
    部により検索したフレームに対するパッドの配置可能な
    領域を表示するパッド配置可能領域表示部と、そのパッ
    ド配置可能領域表示部により表示されたパッド配置可能
    領域にパッドを移動するパッド編集部と、編集結果を出
    力するパッド編集情報出力部とを備えたＬＳＩ設計用Ｃ
    ＡＤ装置において、上記フレーム検索読込み部により検
    索し読み込んだ複数のフレームに対し共通するパッド配
    置可能な領域を検出し表示するパッド配置重合領域検索
    表示部を有したことを特徴とするＬＳＩ設計用ＣＡＤ装
    置。
  3. 【請求項３】 ＬＳＩチップの入力端子であるパッド図
    形情報をレイアウトデータファイルから抽出するパッド
    図形抽出部と、そのパッド図形抽出部により抽出した各
    パッドに結線するリードのピン番号を設定する結線情報
    設定部と、ＬＳＩチップに合ったフレームを検索し読み
    込むフレーム検索読込み部と、そのフレーム検索読込み
    部により検索したフレームに対するパッドの配置可能な
    領域を表示するパッド配置可能領域表示部と、そのパッ
    ド配置可能領域表示部により表示されたパッド配置可能
    領域にパッドを移動するパッド編集部と、編集結果を出
    力するパッド編集情報出力部とを備えたＬＳＩ設計用Ｃ
    ＡＤ装置において、上記結線情報設定部において各パッ
    ドに対し設定されたリードのピン番号を基に上記各パッ
    ドに結線されるリード側のワイヤの結線位置であるステ
    ッチ位置のリード側結線可能領域を表示するリード側結
    線可能領域表示部を有したことを特徴とするＬＳＩ設計
    用ＣＡＤ装置。
  4. 【請求項４】 ＬＳＩチップの入力端子であるパッド図
    形情報をレイアウトデータファイルから抽出するパッド
    図形抽出部と、そのパッド図形抽出部により抽出した各
    パッドに結線するリードのピン番号を設定する結線情報
    設定部と、ＬＳＩチップに合ったフレームを検索し読み
    込むフレーム検索読込み部と、そのフレーム検索読込み
    部により検索したフレームに対するパッドの配置可能な
    領域を表示するパッド配置可能領域表示部と、そのパッ
    ド配置可能領域表示部により表示されたパッド配置可能
    領域にパッドを移動するパッド編集部と、編集結果を出
    力するパッド編集情報出力部とを備えたＬＳＩ設計用Ｃ
    ＡＤ装置において、リードに結線するワイヤの位置を指
    定することにより各リードに結線されるパッドの配置可
    能な領域を再表示するパッド配置可能領域再表示実行部
    と、上記フレーム検索読込み部により検索し読み込んだ
    複数のフレームに対し共通するパッド配置可能な領域を
    検出し表示するパッド配置重合領域検索表示部を有した
    ことを特徴とするＬＳＩ設計用ＣＡＤ装置。
JP4357795A 1992-12-25 1992-12-25 Ｌｓｉ設計用ｃａｄ装置 Pending JPH06196562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4357795A JPH06196562A (ja) 1992-12-25 1992-12-25 Ｌｓｉ設計用ｃａｄ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4357795A JPH06196562A (ja) 1992-12-25 1992-12-25 Ｌｓｉ設計用ｃａｄ装置

Publications (1)

Publication Number Publication Date
JPH06196562A true JPH06196562A (ja) 1994-07-15

Family

ID=18455965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4357795A Pending JPH06196562A (ja) 1992-12-25 1992-12-25 Ｌｓｉ設計用ｃａｄ装置

Country Status (1)

Country Link
JP (1) JPH06196562A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116151160A (zh) * 2023-03-01 2023-05-23 上海合见工业软件集团有限公司 一种提取gds文件中引脚的方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116151160A (zh) * 2023-03-01 2023-05-23 上海合见工业软件集团有限公司 一种提取gds文件中引脚的方法及系统
CN116151160B (zh) * 2023-03-01 2023-06-23 上海合见工业软件集团有限公司 一种提取gds文件中引脚的方法及系统

Similar Documents

Publication Publication Date Title
JPH0477462B2 (ja)
JPH06196562A (ja) Ｌｓｉ設計用ｃａｄ装置
JP3204716B2 (ja) レイアウト編集装置及び図作成装置
JPH0997272A (ja) 回路設計支援方法およびその装置
JP2020197759A (ja) データ編集装置、データ編集方法、コンピュータプログラム、及び、電子カルテシステム
JP3757057B2 (ja) ボンディング座標を記録した記録媒体の作成方法
JP3556336B2 (ja) プログラムの作成装置及び作成方法
JPH08221265A (ja) ソフトウエア開発支援装置
JP2859787B2 (ja) レイアウトエディタにおける結線方法
JP2756251B2 (ja) 文字処理装置
JP2536402B2 (ja) 異種図面入力方式
JPH0322088A (ja) エンジニアリング・ワーク・ステーション回路図エディタ
JP3248800B2 (ja) 回路図作成装置及び回路図作成方法
JP2003044540A (ja) レイアウト検証装置
JPH08123831A (ja) 回路図データ編集方法
JP3154790B2 (ja) 光学的文字読取装置
JPH118313A (ja) レイアウト検証装置及びレイアウト検証方法
JPH07129080A (ja) Ｓｆｃ入力方式
JPH11274220A (ja) ビデオワイヤボンダシステムとその操作方法
JP2003132114A (ja) Ｃａｄシステム
JPH04288623A (ja) 編集装置
JPH06168291A (ja) 接続先一覧表によるフローチャートマクロの接続方式
JPH04165469A (ja) 回路図面表示装置
JPH0850608A (ja) 配線経路表示方法
JPH02217967A (ja) プリント配線板設計システムの部品配置方式