JPS62291126A - パタ−ン認識マ−ク - Google Patents

パタ−ン認識マ−ク

Info

Publication number
JPS62291126A
JPS62291126A JP61135647A JP13564786A JPS62291126A JP S62291126 A JPS62291126 A JP S62291126A JP 61135647 A JP61135647 A JP 61135647A JP 13564786 A JP13564786 A JP 13564786A JP S62291126 A JPS62291126 A JP S62291126A
Authority
JP
Japan
Prior art keywords
mark
pattern recognition
point
recognition mark
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61135647A
Other languages
English (en)
Inventor
Hisashi Oguro
小黒 寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP61135647A priority Critical patent/JPS62291126A/ja
Publication of JPS62291126A publication Critical patent/JPS62291126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85132Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 この発明は、位置等を認識するためのパターン認識マー
クに係り、特に自動ワイヤーボンディング装置等におい
て、配線ワイヤーの接続位置を自動的に設定するために
回路基板のIC搭載場所の近傍等に設けておくパターン
ai織マーりに関する。
〔従来の技術〕
回路基板上に固定されたIC等の半導体チップの電極と
、回路基板電極とを自動ワイヤーボンディング装置を用
いて接続する場合、第2図に示すように、回路基板のI
C搭載場所3の近辺にパターン認識マーク1を形成して
おくと共に、このマーク1の中心座標を装置に予めメモ
リーしておき、個々のICを接続する毎に、このパター
ンを認識し、位置補正してリード端子4との間にワイヤ
ーボンディングを行っている。
このパターン認識マークとしては、従来は、第4図(1
)、(2)、(3)に示すような形状のものが用いられ
ている。第4図(1)は十字形状のものであり、角部1
)が位置検出点として用いられている。第4図(2)は
L字形のものであり、同じく角部21が位置検出点とし
て用いられる。第4図13)は 字状のものであり、同
じく角部31が位置検出点として用いられている。
〔発明が解決しようとする問題点〕
これらのパターン認識マークは、印刷等の手段による厚
膜法或いは、蒸着等の薄膜法により形成されるものであ
るが、その形状は自動的に認識されるものであるため、
特徴のあるものでなければならず、またそのパターンの
エツジ或いは角部を利用して正確な位置決めを行うもの
であるため、常に正確な位置決めが可能なパターンでな
ければならない。
このパターンは、従来、エツチングにより形成されてい
たが、設計上の位置と、エツチング後の実際の位置には
どうしてもずれがでてきてしまい、正しい位置決めが難
しくなるという問題点を有している。即ち、エツチング
の場合、オーバーエツチングがあるとその角部は正規の
位置からずれてしまうことになる。
また、マークの表面に凹凸がある場合には、その反射率
の関係で、誤認識される場合もあり、これも誤動作の原
因の1つとなっている。
この発明は、」一連の問題点を解決するためになされた
ものであり、正確な位置決めが可能なパターン認識マー
クを提供することを目的とする。
〔問題点を解決するだめの手段及び作用〕上述の問題点
を解決するため、この発明においては、パターン認識マ
ークとして、例えば十字状マークの中心を十字状に除去
したようなマークの中央部にマーク部分が除去された形
状のパターンを設けたことを特徴とする。
この除去形状部分のパターンの中心部を基準として位置
決めを行うことにより、正確な位置決めが可能となる。
〔実施例〕
以下、第1図を参照して、この発明の一実施例を説明す
る。この発明の第一実施例ではパターン認識マーク1は
全体が十字形をしており、その中にやはり十字形の白ヌ
キ部分2が形成されたものである。パターン認識マーク
1のサイズは、例えばa=500±100μm、、b=
300±100μm、c−50〜125μm程度である
この白ヌキ部分の十字形の中心点5を位置検出点として
用いる。このパターン認識マーク1は、例えば、薄膜又
は厚膜法によって作られた金属膜をエツチング等によっ
てパターンニングすることにより形成される。ところが
位置検出点5は、左右、上下共対称な位置に設けられて
いるため、オーバーエツチングがあっても、上下、左右
とも同じように、オーバーエツチングされるとすれば中
心点としての点5は、それ程ずれて認識されることはな
い。このマーク1は通常は2値化した画面では中央部が
暗く、外が明るい画面として装置のモニターに表示して
いるが、勿論この逆として表示しても良い。
また、全体の形状も、特に十字形とする必要はなく、要
は、白ヌキの十字形が明確に形成されるものであれば良
いが、パターンg識マークとしての識別性を考えると第
1図に示すような十字形のものが好適であった。
実際の使用は、第2図と共に説明した従来例どおりであ
って良い。
勿論黒地に白ヌキのものではなく、逆のパターン、つま
り白地に黒ヌキのものでもよい。
本発明のパターン認識マークの他の実施例を第3図に示
す。
第3図(1)はパターン認識マークに斜状の十字形を白
ヌキした例であり、同(2)は丸印状の白ヌキをした例
であり、同(3)はL字形に十字状の白ヌキを形成した
例である。勿論中心部の指示はこの外に、三角形や四角
形等のものでもよく、対象形のものであれば適宜のもの
を使用することができる。そしてまたこれらの黒地に白
ヌキの代りに、白地に黒ヌキのものを使用してもよい。
〔発明の効果〕
以上述べたように、本発明のパターン認識マークによれ
ば、製造過程でオーバーエツチング等が起きても、位置
検出点は正確に検知することができ、正確なワイヤーボ
ンディングが可能となる。
その結果、パターン認識精度が従来の±30μm程度か
ら±15μm程度へ向上し、その結果、配線不良の発生
率も約1/2に低減した。
【図面の簡単な説明】
第1図はこの発明の一実施例のパターン認識マークを示
す図であり、第2図はパターン認識マークの配置であり
、第3図は本発明の他の実施例であり、第4図は従来の
パターン認識マークである。 1−パターン認識マーク 2−白ヌキ部分 3− IC搭載場所 4−パターン認識マーク位置 5−位置検出点

Claims (2)

    【特許請求の範囲】
  1. (1)自動ワイヤーボンディング装置によって配線を行
    うIC搭載基板上に設けるパターン認識マークにおいて
    、その中心にマーク部分が除去されたことにより形成さ
    れる目印部分を有することを特徴とするパターン認識マ
    ーク。
  2. (2)前記目印部分は十字マーク部分に形成された十字
    状であることを特徴とする特許請求の範囲第1項記載の
    パターン認識マーク。
JP61135647A 1986-06-11 1986-06-11 パタ−ン認識マ−ク Pending JPS62291126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61135647A JPS62291126A (ja) 1986-06-11 1986-06-11 パタ−ン認識マ−ク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61135647A JPS62291126A (ja) 1986-06-11 1986-06-11 パタ−ン認識マ−ク

Publications (1)

Publication Number Publication Date
JPS62291126A true JPS62291126A (ja) 1987-12-17

Family

ID=15156687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61135647A Pending JPS62291126A (ja) 1986-06-11 1986-06-11 パタ−ン認識マ−ク

Country Status (1)

Country Link
JP (1) JPS62291126A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132235A (ja) * 1990-09-21 1992-05-06 Olympus Optical Co Ltd 混成集積回路用配線基板
KR100941106B1 (ko) 2007-03-19 2010-02-10 미쓰비시덴키 가부시키가이샤 전극 패턴 및 와이어본딩 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132235A (ja) * 1990-09-21 1992-05-06 Olympus Optical Co Ltd 混成集積回路用配線基板
KR100941106B1 (ko) 2007-03-19 2010-02-10 미쓰비시덴키 가부시키가이샤 전극 패턴 및 와이어본딩 방법

Similar Documents

Publication Publication Date Title
JPH044525B2 (ja)
JPS62291126A (ja) パタ−ン認識マ−ク
JP2595962B2 (ja) 半導体装置
KR100716552B1 (ko) 다이 어태치 방법
JP2871696B2 (ja) 集積回路装置
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JPH03104252A (ja) テープキャリアの製造方法
JPS6215909B2 (ja)
JP3480641B2 (ja) パターンの検査方法
JPH085826Y2 (ja) Icカード用モジュール基板
JPH0219976B2 (ja)
JPH04171709A (ja) 半導体装置
JPH09223722A (ja) 位置認識マーク及びtabテープ及び半導体装置及びプリント基板
JP3480642B2 (ja) パターンの検査方法
JPH087041A (ja) 文字認識方法および装置
JPS6412091B2 (ja)
JP2000138146A (ja) アライメントマーク及び半導体ウエハ
JP2939582B2 (ja) パターンの位置合わせ方法
JP2000201000A (ja) 回路基板の位置決め方法及び回路基板
JPS61234555A (ja) 半導体装置
JPH055605A (ja) 液晶パネルにおける位置計測方法
JPH0436109Y2 (ja)
JPH0334336A (ja) ワイヤボンディング方法
JPS5927095B2 (ja) フルオ−トワイヤボンディングのパタ−ン検出方法
JP2979682B2 (ja) マップを利用した半導体装置の組立方法