JPS6412091B2 - - Google Patents
Info
- Publication number
- JPS6412091B2 JPS6412091B2 JP16751880A JP16751880A JPS6412091B2 JP S6412091 B2 JPS6412091 B2 JP S6412091B2 JP 16751880 A JP16751880 A JP 16751880A JP 16751880 A JP16751880 A JP 16751880A JP S6412091 B2 JPS6412091 B2 JP S6412091B2
- Authority
- JP
- Japan
- Prior art keywords
- coordinates
- sample
- reference pattern
- samples
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000523 sample Substances 0.000 description 25
- 238000004364 calculation method Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は電子部品の位置検出方法に関し、特に
セルフテイーチング方式における基準座標の設定
方法の改良に関する。
セルフテイーチング方式における基準座標の設定
方法の改良に関する。
IC，LSI或いはハイブリツドIC等電子部品の製
造工程の中で、ダイス・ボンデイング工程、ワイ
ヤ・ボンデイング工程等の加工工程及び各種検査
工程においては、半導体素子（以下チツプと略記
する）上のボンデイング・パツドや基板上のリー
ド・パツド等の位置を正確に検出しなければなら
ない。
造工程の中で、ダイス・ボンデイング工程、ワイ
ヤ・ボンデイング工程等の加工工程及び各種検査
工程においては、半導体素子（以下チツプと略記
する）上のボンデイング・パツドや基板上のリー
ド・パツド等の位置を正確に検出しなければなら
ない。
上記位置検出の一般的な方法は、加工装置また
は検査装置のステージの所定位置に被処理試料を
静置した時の該試料を構成する基板及び基板上に
搭載されたチツプ表面の基準パターンが位置すべ
き座標を基準座標として予め設定しておき、実際
に上記所定位置に置かれた被処理試料の基準パタ
ーンを検知してその位置座標と前記基準座標との
ずれ量を検出し、このずれ量より当該試料各部の
位置座標を算出する。
は検査装置のステージの所定位置に被処理試料を
静置した時の該試料を構成する基板及び基板上に
搭載されたチツプ表面の基準パターンが位置すべ
き座標を基準座標として予め設定しておき、実際
に上記所定位置に置かれた被処理試料の基準パタ
ーンを検知してその位置座標と前記基準座標との
ずれ量を検出し、このずれ量より当該試料各部の
位置座標を算出する。
上記基準座標を設定するには予め基準位置に関
するデータを作成しこれを記憶装置に格納してお
く方法もあるが、昨今では多種類にわたる試料の
基準座標を容易に設定し得るセルフテイーチング
方式が多く用いられている。
するデータを作成しこれを記憶装置に格納してお
く方法もあるが、昨今では多種類にわたる試料の
基準座標を容易に設定し得るセルフテイーチング
方式が多く用いられている。
セルフテイーチング方式とは、特定種類の試料
を処理する際に最初の試料に対し、ステージ上方
に設けられた撮像系の検知窓内の特定の位置に対
応して表示される照準マークに、ステージを操作
して上記基準パターン等の検知対象の像を位置合
せすることにより、その検知対象の位置座標を検
出し記憶する方法である。
を処理する際に最初の試料に対し、ステージ上方
に設けられた撮像系の検知窓内の特定の位置に対
応して表示される照準マークに、ステージを操作
して上記基準パターン等の検知対象の像を位置合
せすることにより、その検知対象の位置座標を検
出し記憶する方法である。
上述のようにして基準パターン及びボンデイン
グ・パツド、リード・パツド等の基準座標が決定
されれば、以降は被処理試料の基準パターンの位
置座標の上記基準座標とのずれ量を検出すること
により、他の部分については演算によつて容易に
その位置座標を知ることができる。
グ・パツド、リード・パツド等の基準座標が決定
されれば、以降は被処理試料の基準パターンの位
置座標の上記基準座標とのずれ量を検出すること
により、他の部分については演算によつて容易に
その位置座標を知ることができる。
このようにセルフテイーチング方式は多種の試
料を扱う場合に非常に柔軟性に富むやり方である
が、試料の基準パターンの位置座標は同種の試料
であつても第１図に示すように多数個の試料間で
はばらつきがあるので、検知窓の大きさに余裕を
持たせねばならない。基準座標を定めるのに用い
た最初の試料の基準パターンの位置がたとえ分布
の端つまり図のＡ，Ｂ，Ｃ，Ｄ点にあつても以降
の全試料の基準パターンが検知窓内に包含される
ためには、検知窓の大きさは分布の最大幅の凡そ
２倍を必要とする。その例として最初の基準パタ
ーンの位置がＡ点に来た場合の検知窓（破線で示
す）１の大きさ及び位置を示す。
料を扱う場合に非常に柔軟性に富むやり方である
が、試料の基準パターンの位置座標は同種の試料
であつても第１図に示すように多数個の試料間で
はばらつきがあるので、検知窓の大きさに余裕を
持たせねばならない。基準座標を定めるのに用い
た最初の試料の基準パターンの位置がたとえ分布
の端つまり図のＡ，Ｂ，Ｃ，Ｄ点にあつても以降
の全試料の基準パターンが検知窓内に包含される
ためには、検知窓の大きさは分布の最大幅の凡そ
２倍を必要とする。その例として最初の基準パタ
ーンの位置がＡ点に来た場合の検知窓（破線で示
す）１の大きさ及び位置を示す。
そのため撮像系は以降の試料位置検出の都度分
布範囲の凡そ４倍の面積の検知窓全域にわたつて
映像信号を送出することになり、これを受けて位
置座標を算出する位置検出系の演算量も凡そ４倍
となる。このように従来のセルフテイーチング方
式による位置検出は取り扱うデータ量が必要以上
に多く、それに伴い演算所要時間も無駄が多い。
布範囲の凡そ４倍の面積の検知窓全域にわたつて
映像信号を送出することになり、これを受けて位
置座標を算出する位置検出系の演算量も凡そ４倍
となる。このように従来のセルフテイーチング方
式による位置検出は取り扱うデータ量が必要以上
に多く、それに伴い演算所要時間も無駄が多い。
本発明の目的はセルフテイーチング方式による
位置検出に要するデータ量及び演算時間を圧縮す
ることにあり、そのため本発明は複数個の試料の
基準パターンの位置座標データの平均値を基準座
標として用いることを特徴とする。
位置検出に要するデータ量及び演算時間を圧縮す
ることにあり、そのため本発明は複数個の試料の
基準パターンの位置座標データの平均値を基準座
標として用いることを特徴とする。
以下本発明を実施例により説明する。
本発明の一実施例として本発明の位置検出方法
を用いてワイヤ・ボンデイングを行なう例を揚げ
て説明する。第２図は上記一実施例に用いたワイ
ヤ・ボンデイング装置のシステム構成の要部を示
すブロツク図であつて、２は基板３上にチツプ４
を搭載した試料、５は試料を載置するステージ、
６はステージ５の駆動装置、７はITVカメラの
ような撮像装置、８はそのドライバ、９は位置検
出系、１０は演算回路、１１は制御系、１２は中
央処理装置（CPU）、１３は記憶装置、１４はバ
ス（Bus）である。このワイヤ・ボンデイング装
置は自動機であつて、試料２は搬送装置（図示せ
ず）により連続的にステージ５上に供給されるも
のである。
を用いてワイヤ・ボンデイングを行なう例を揚げ
て説明する。第２図は上記一実施例に用いたワイ
ヤ・ボンデイング装置のシステム構成の要部を示
すブロツク図であつて、２は基板３上にチツプ４
を搭載した試料、５は試料を載置するステージ、
６はステージ５の駆動装置、７はITVカメラの
ような撮像装置、８はそのドライバ、９は位置検
出系、１０は演算回路、１１は制御系、１２は中
央処理装置（CPU）、１３は記憶装置、１４はバ
ス（Bus）である。このワイヤ・ボンデイング装
置は自動機であつて、試料２は搬送装置（図示せ
ず）により連続的にステージ５上に供給されるも
のである。
上記ワイヤ・ボンデイング装置を用いてワイ
ヤ・ボンデイングを行なうに先立ち、まず基準パ
ターンの基準座標を次のようにして決定する。
ヤ・ボンデイングを行なうに先立ち、まず基準パ
ターンの基準座標を次のようにして決定する。
ステージ５上の所定位置に供給された第１番目
の試料２―１の基準パターンをITVカメラ７で
撮像し、ドライバ８で映像信号に変換する。位置
検出系９はこの映像信号を受けて認識論理演算を
行なつて基準パターンを認識し、その位置座標
（X1，Y1）を算出し、演算回路１０はこの位置座
標（X1，Y1）を一時記憶する。以下同様の操作
を指定された数Ｎ個の試料について行ない、演算
回路１０はＮ個の試料の基準パターンの位置座標
（Xi，Yi〔ｉ＝1，2，……，Ｎ〕）の平均値（ｉ，
Ｙｉ）を算出し、制御系１１はこの（ｉ，
ｉ）を基準座標として記憶装置１３に格納する。
の試料２―１の基準パターンをITVカメラ７で
撮像し、ドライバ８で映像信号に変換する。位置
検出系９はこの映像信号を受けて認識論理演算を
行なつて基準パターンを認識し、その位置座標
（X1，Y1）を算出し、演算回路１０はこの位置座
標（X1，Y1）を一時記憶する。以下同様の操作
を指定された数Ｎ個の試料について行ない、演算
回路１０はＮ個の試料の基準パターンの位置座標
（Xi，Yi〔ｉ＝1，2，……，Ｎ〕）の平均値（ｉ，
Ｙｉ）を算出し、制御系１１はこの（ｉ，
ｉ）を基準座標として記憶装置１３に格納する。
第３図は試料２の上面図であつて、基準パター
ンは通常基板３及びチツプ４の表面にそれぞれ２
個設けられている。同図において基板３表面には
基準パターン１４，１４′が、チツプ４表面には
基準パターン１５，１５′がそれぞれリード・パ
ツド１６及びボンデイング・パツド１７と高精度
の相対的位置関係を保持して形成されている。従
つて上述の基準座標（ｉ，ｉ）は基準パター
ン１４，１４′及び１５，１５′のそれぞれについ
て検出し、記憶する。
ンは通常基板３及びチツプ４の表面にそれぞれ２
個設けられている。同図において基板３表面には
基準パターン１４，１４′が、チツプ４表面には
基準パターン１５，１５′がそれぞれリード・パ
ツド１６及びボンデイング・パツド１７と高精度
の相対的位置関係を保持して形成されている。従
つて上述の基準座標（ｉ，ｉ）は基準パター
ン１４，１４′及び１５，１５′のそれぞれについ
て検出し、記憶する。
このようにして求めた基準座標（ｉ，ｉ）
は、基準パターン個々の位置座標（Xi，Yi）は
ばらついても、試料数Ｎを例えば10個と或る程度
以上大きくすれば、基準パターン全体の位置の分
布中心とほぼ一致する。従つて第４図に示すよう
に検知窓１の中心Ｐの座標として上述のようにし
て求めた基準座標（ｉ，ｉ）を制御系１１か
らドライバ８に指令する。このようにすれば検知
窓１の大きさは基準パターンの位置座標の分布幅
とほぼ等しい大きさとしてよく、従来の検知窓１
の大きさ（面積）と比較し約1/4に小さくできる。
その結果映像信号は約1/4に減少し、これに伴な
い演算量及び演算所要時間も1/4に減少する。
は、基準パターン個々の位置座標（Xi，Yi）は
ばらついても、試料数Ｎを例えば10個と或る程度
以上大きくすれば、基準パターン全体の位置の分
布中心とほぼ一致する。従つて第４図に示すよう
に検知窓１の中心Ｐの座標として上述のようにし
て求めた基準座標（ｉ，ｉ）を制御系１１か
らドライバ８に指令する。このようにすれば検知
窓１の大きさは基準パターンの位置座標の分布幅
とほぼ等しい大きさとしてよく、従来の検知窓１
の大きさ（面積）と比較し約1/4に小さくできる。
その結果映像信号は約1/4に減少し、これに伴な
い演算量及び演算所要時間も1/4に減少する。
本発明は上述の一実施例に限定されるものでは
なく、更に種々変形して実施し得る。
なく、更に種々変形して実施し得る。
例えば基準座標を求めるための試料を上記一実
施例においては最初のＮ個を用いて自動的に基準
パターン位置を検出するようにしたのに代えて、
使用する試料の番号或いは基板、チツプの番号を
外部から指定するようにし、それにより凡その基
準パターン位置を指示するようにしてもよい。ま
た基準座標を求めるための複数の試料のうち、最
初の試料のみは従来通りステージ操作で基準パタ
ーンを照準マークに合せてもよい。
施例においては最初のＮ個を用いて自動的に基準
パターン位置を検出するようにしたのに代えて、
使用する試料の番号或いは基板、チツプの番号を
外部から指定するようにし、それにより凡その基
準パターン位置を指示するようにしてもよい。ま
た基準座標を求めるための複数の試料のうち、最
初の試料のみは従来通りステージ操作で基準パタ
ーンを照準マークに合せてもよい。
また連続作業の場合には、装置の状態に経時変
化を生じる場合がある。この経時変化により基準
座標の修正を必要とするような場合には、一定時
間或いは外部から指定した時期にあらためて基準
座標を求めて、前のものと入れ替えるようにして
もよい。
化を生じる場合がある。この経時変化により基準
座標の修正を必要とするような場合には、一定時
間或いは外部から指定した時期にあらためて基準
座標を求めて、前のものと入れ替えるようにして
もよい。
装置の経時変化以外に試料の状態が変動する場
合もある。例えば前工程の装置の状態の経時変化
や、試料のロツト間変動等により基準パターンの
位置の分布が変動することがある。このような場
合には、基準座標を固定せず、現在処理しようと
する試料の直前のＮ個の試料の基準パターンの位
置座標の平均値を基準座標として用いるようにし
てもよい。
合もある。例えば前工程の装置の状態の経時変化
や、試料のロツト間変動等により基準パターンの
位置の分布が変動することがある。このような場
合には、基準座標を固定せず、現在処理しようと
する試料の直前のＮ個の試料の基準パターンの位
置座標の平均値を基準座標として用いるようにし
てもよい。
上述の３つの変形例は基準座標算出のために用
いる試料を常に更新するようにした例であるが、
これに変えて、先に求めたデータを捨てることな
く、新たな試料に関する位置データを逐次累積し
全体の平均値を基準座標として用いてもよい。
いる試料を常に更新するようにした例であるが、
これに変えて、先に求めたデータを捨てることな
く、新たな試料に関する位置データを逐次累積し
全体の平均値を基準座標として用いてもよい。
更に基板２に対するリード・パツド１６の相対
位置関係は比較的高精度である等の理由により、
チツプ４表面のパターンの位置のずれ量のみを補
正すればよい場合には、チツプ４表面の基準パタ
ーン１５，１５′に対してのみ本発明を適用する
ようにしてもよい。
位置関係は比較的高精度である等の理由により、
チツプ４表面のパターンの位置のずれ量のみを補
正すればよい場合には、チツプ４表面の基準パタ
ーン１５，１５′に対してのみ本発明を適用する
ようにしてもよい。
また本発明は前述の一実施例に示したワイヤ・
ボンデイングにおける位置検出のみならず、ダイ
ス・ボンデイングや検査等位置検出を必要とする
場合すべてに適用し得るものであること、及び前
記一実施例における試料は半導体装置であつて
も、また混成集積回路装置のいずれであつてもよ
いことは容易に理解できよう。
ボンデイングにおける位置検出のみならず、ダイ
ス・ボンデイングや検査等位置検出を必要とする
場合すべてに適用し得るものであること、及び前
記一実施例における試料は半導体装置であつて
も、また混成集積回路装置のいずれであつてもよ
いことは容易に理解できよう。
なお、前記一実施例においては、基準パターン
をリード・パツド及びボンデイング・パッドとは
別に設けた例を揚げて説明したが、基準パターン
としてリード・パツド或いはボンデイング・パツ
ドを適宜選択して用いてもよいことは特に言うま
でもない。
をリード・パツド及びボンデイング・パッドとは
別に設けた例を揚げて説明したが、基準パターン
としてリード・パツド或いはボンデイング・パツ
ドを適宜選択して用いてもよいことは特に言うま
でもない。
以上説明したごとく本発明よれば、検知窓の大
きさ及び中心の位置を基準パターンの分布域及び
分布中心とほぼ一致させることができるので、基
準パターンの認識に要する時間を著しく短縮でき
る。
きさ及び中心の位置を基準パターンの分布域及び
分布中心とほぼ一致させることができるので、基
準パターンの認識に要する時間を著しく短縮でき
る。
第１図は従来の電子部品の位置検出方法の説明
に供するための図、第２図〜第４図は本発明の一
実施例を示す図であつて、第２図は一実施例に用
いた装置のシステム構成を示す要部ブロツク図、
第３図は試料の要部上面図、第４図は検知窓を説
明するための図である。 図において、１は検知窓、２は試料、１４，１
４′，１５，１５′は基準パターン、Xi，Yiは基
準パターンの検出された位置座標、ｉ，ｉは
基準パターンの基準座標を示す。
に供するための図、第２図〜第４図は本発明の一
実施例を示す図であつて、第２図は一実施例に用
いた装置のシステム構成を示す要部ブロツク図、
第３図は試料の要部上面図、第４図は検知窓を説
明するための図である。 図において、１は検知窓、２は試料、１４，１
４′，１５，１５′は基準パターン、Xi，Yiは基
準パターンの検出された位置座標、ｉ，ｉは
基準パターンの基準座標を示す。
Claims (1)
- １ 基板上に少なくとも１個の半導体素子を搭載
してなる試料のうちから任意に選ばれた試料を所
定位置に静置し、該試料上の基準パターンの位置
座標をセルフテイーチング方式により検知し、該
検知された位置座標を基準座標として記憶し、前
記所定位置における他の試料上の前記基準パター
ンの前記基準座標からの位置ずれ量を検出する電
子部品の位置検出方法において、前記基準座標と
して２個以上の試料について求めた前記基準パタ
ーンの位置座標の平均値を用いることを特徴とす
る電子部品の位置検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16751880A JPS5791531A (en) | 1980-11-28 | 1980-11-28 | Detecting method for position of electronic part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16751880A JPS5791531A (en) | 1980-11-28 | 1980-11-28 | Detecting method for position of electronic part |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5791531A JPS5791531A (en) | 1982-06-07 |
| JPS6412091B2 true JPS6412091B2 (ja) | 1989-02-28 |
Family
ID=15851169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16751880A Granted JPS5791531A (en) | 1980-11-28 | 1980-11-28 | Detecting method for position of electronic part |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5791531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0356381A (ja) * | 1989-07-25 | 1991-03-11 | Hitachi Elevator Eng & Service Co Ltd | エレベータ据付用ウインチ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57188835A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Recognizing method for position |
| JPS59210648A (ja) * | 1983-05-16 | 1984-11-29 | Toshiba Corp | 半導体ワイヤボンデイング方法 |
| JPS61119054A (ja) * | 1984-11-14 | 1986-06-06 | Rohm Co Ltd | 自動ワイヤボンデイング装置 |
-
1980
- 1980-11-28 JP JP16751880A patent/JPS5791531A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0356381A (ja) * | 1989-07-25 | 1991-03-11 | Hitachi Elevator Eng & Service Co Ltd | エレベータ据付用ウインチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5791531A (en) | 1982-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6216341B1 (en) | Surface mounting method of electronic components | |
| US7324684B2 (en) | Bonding apparatus | |
| TW200821156A (en) | Screen printing equipment, and method for image recognition and alignment | |
| JPS6412091B2 (ja) | ||
| US5862974A (en) | Wire bonding method and apparatus | |
| KR0161332B1 (ko) | 본딩좌표의 티칭방법 및 티칭수단 | |
| JP2570585B2 (ja) | プローブ装置 | |
| JPH07263897A (ja) | 部品認識装置及び部品実装装置 | |
| JPH0212847A (ja) | 集積回路装置 | |
| JP2999298B2 (ja) | 画像認識手段による電子部品の位置検出装置 | |
| JPH06260794A (ja) | 電子部品の位置認識方法および位置認識装置 | |
| KR100326256B1 (ko) | 와이어본딩을 위한 정렬패턴의 탐색 방법 | |
| JPH08293700A (ja) | 実装機の位置補正方法及びその装置 | |
| JPH05265027A (ja) | 位置決め方法及びその装置 | |
| JP2000340584A (ja) | チップマウント方法及び装置 | |
| JP2002216130A (ja) | 画像認識方法と画像認識装置、及び部品実装装置 | |
| JPS6375503A (ja) | リ−ド付部品位置決め装置 | |
| JP3226712B2 (ja) | 半導体ペレット高さ計測装置およびその計測方法 | |
| JP2965155B2 (ja) | 位置決め方法 | |
| JPH0380345B2 (ja) | ||
| JPH11168297A (ja) | 作業機での作業位置の判定方法と補正方法、それらを用いた作業機 | |
| JP3007458B2 (ja) | ワイヤボンディング方法 | |
| JPH11163037A (ja) | インナリードボンディング方法及びインナリードボンディング装置 | |
| JPH0897241A (ja) | リードボンディング位置の検出順位決定方法、およびその装置 | |
| JPH0373547A (ja) | ワイヤボンディング装置 |